JPS63182571A - 電位差測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電位差測定装置に関し、特にオツシロスコープ
に管面表示される信号等の２点間の電位差を測定する電
位差測定装置に関する。

（従来技術） 電位差測定の従来の方法は電圧計、ディジタルマルチメ
ータ等を用いて測定する方法が用いられる。

この他の方法としてオツシロスコーグの管面上に被測定
信号を表示させ、管面の目盛を読み取る方法も用いられ
ている。

（発明が解決しようとする問題点） しかし、上記の後者によるときは管面上に表示した波形
から直接、電圧を読み取れることは少なく、感度を考慮
して換算したシ、目盛との位置関係で読み取り難い場合
がある問題があった。

本発明は上記の問題点を解消した電位差測定装置、特に
時間軸上で指定された２点間の電位差を測定することが
できる電位差測定装置を提供することを目的とする。

（問題点を解決するための手段） 本発明は上記の問題点を解決するために次の如く構成し
た。

ディジタル／アナログ変換手段と、ディジタル／アナロ
グ変換手段により変換されたアナログ信号のレベルと被
測定電圧のレベルとを比較するアナログ比較手段と、第
１測定点においてアナログ比較手段からの出力を取り込
む第１検出手段と、第２測定点においてアナログ比較手
段からの出力を取り込む第２検出手段とを有している。

さらに、第１検出手段に取り込んだ入力に伴って第１測
定点側１ビットと第２検出手段に取り込んだ入力に伴っ
て第２測定点側１ビットとの変換を引き続く１掃引以上
の期間毎に逐次比較によって行ない、かつ第１測定点側
の変換結果を順次格納する第１レジスタと第２測定点側
の変換結果を順次格納する第２レジスタと第１および第
２両レジスタの内容の差を演算する演算手段とを有する
制御演算手段を備え、第１レジスタの内容と第２レジス
タの内容とを交互にディジタル／アナログ変換手段に与
えるようにした。

（作用） 上記のように構成された本発明において、制御演算手段
の第１レジスタの内容、第２レジスタの内容とがディジ
タル／アナログ変換手段に交互に供給さ扛、アナログ信
号に変換される。このアナログ信号と被測定電圧とがア
ナログ比較器で比較さｎる。第１測定点におけるアナロ
グ比較器の出力が第１検出手段に取り込まれ、第２測定
点におけるアナログ比較器の出力が第２検出手段に取り
込ま扛る。第１検出手段、第２検出手段により取り込ま
扛たアナログ比較器からの出力は制御演算手段に供給さ
れて、その出力に伴って逐次比較によ）被測定電圧の第
１測定点における値と第２測定点における値が１掃引以
上の期間毎に１ビツトづつディジタルデータに変換され
、この変換結果が順次第１レジスタに、第２レジスタに
格納される。またこの場合に前者の変換のときに第１レ
ジスタの内容が、後者の変換のときに第２レジスタの内
容がディジタル／アナログ変換手段に供給されている。

さらに演算手段により第１レジスタの内容と第２レジス
タの内容との差が演算される。

この演算結果よシ、被測定電圧の第１測定点の電位と第
２測定点の電位との差が得られる。

（発明の実施例） 以下、本発明を実施例により説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

被測定信号はバッファ増幅器１を介して、アナログ比較
器２に供給し、Ｄ／Ａ変換器３により変換されたアナロ
グ信号と比較する。アナログ比較器２の出力はＤフリッ
プフロッグ４１および４２にデータとして供給する。ま
た、その両端が測定点を示す測定点区間信号はクロック
信号としてＤフリップフロップ４．に供給し、インバー
タ６を介した測定点区間信号はクロック信号としてＤフ
リップフロップ４２に供給する。

Ｄフリップフロップ４および４２のＱ出力は制御 御演算回路５へ供給する。制御演算回路５はＤフリップ
フロップ４および４□のＱ出力が反転したととを受けて
、逐次比較方式によって被測定信号をディジタルデータ
に変換する。制御演算回路５における各ビットの変換時
における変換出力はＤ／Ａ変換器３に供給し、Ｄ／Ａ変
換器３にてアナログ信号に変換する。

制御演算回路５の主要部は第２図に示す如く。

レジスタ５１〜５３．シフタ５４．オアゲート５５およ
び５６．制御タイミング信号発生回路５７．スイッチＳ
Ｗ１〜ＳＷ４からなっている。なおレジスタ５１はＤフ
リップフロップ４１に対応し、後記する第１測定点にお
ける値を格納するレジスタであシ、レジスタ５はＤフリ
ラグフロッグ４□に対応し、後記する第２測定点におけ
る値を格納するレジスタであシ、レジスタ５３はＤ／Ａ
ｉ換器３に供給するデ−タを格納するレジスタである。

ほかにレジスタ５１の内容とレジスタ５□の内容とを減
算し、電位差に対応したディジタルデータを格納する図
示しない減算器およびレジスタを備えている。

上記の如く構成された本実施例の作用を説明する。第３
図（、）は被測定電圧波形の一例を、第３図（ｂ）は測
定点区間信号であシ、たとえばオンシロスコープの掃引
信号よシ作成した信号である。測定点区間信号は高電位
の信号であり、その立上９時を第１測定点、立下シ時を
第２測定点とする。

制御演算回路５から出力されたディジタルデータけＤ　
／　Ａ変換器３にてアナログ信号に変換され。

バッファ増幅器１を介して供給された被測定電圧とアナ
ログ比較器２で比較される。

第１測定点において、アナログ比較器２の出力がＤフリ
ップフロップ４１に読み込まれ、第２測定点において、
アナログ比較器２の出力がＤフリップフロップ４゜に読
み込まれる。アナログ比較器２は〔被測定電圧値）　Ｄ
　／　Ａ変換器３からのアナログ電圧値〕のとき高電位
出力を発生する。制御演算回路５はＤフリップフロップ
４１．４２（７）Ｑ出力をＡ／Ｄ変換出力ビット数に対
応した回数読み込み、逐次比較がなされる。

この逐次比較のために制御演算回路５は次の如く作用す
る。（＆）まず制御タイミング信号発生回路５７からの
クリア出力により、レジスタ５．および５２はクリアさ
れると共に、Ｄフリップフロップ４１および４２はリセ
ットされる。（ｂ）つぎにシフトクロックを受けてシフ
タ５４のＭＳＨに１″が取り込まれる。

（ｃ）レジスタ５　の内容とシフタ５４の内容とがオア
ダート５５にて論理和演算され、スイッチＳＷ２のみが
オン状態にされてレジスタ５３にセットさｎる。

したがって−８ピツトの場合で例示すｎばレジスタ５３
には１０００００００”が置数されることになシ、”１
０００００００″がＤ／Ａ変換されてアナログ比較器に
おいて被測定電圧と比較される。この比較は実質的に第
１測定点でなされる。（ｄ）この比較の結果はＤフリッ
プフロップ４．に取ｊ５込マれる。

此の場合にＤフリップフロップ４１のＱ出力が高電位で
あ扛ば、この結果スイッチＳＷ１がオン状態にされ、か
つロードＡ信号が出力されて、オアゲート５の出力がレ
ジスタ５．にセットされる。この状態においてはレジス
タ５．に”１０００００００”が置数された状態にされ
、第１測定点の時点において被測定電圧が”１００００
０００　”のアナログ変換値よシ大きいことを示し、Ｍ
ＳＢが１”にセットされた状態になる。また第１測定点
における比較の結果、Ｄフリツｆ７０ツブ４．のＱ出力
が高電位になっていないときはオアダート５５の出力は
レジスタ５１に転送されない。したがってレジスタ５１
には’ｏｏｏｏｏｏｏｏ”が置数されている状態にされ
る。

この状態においては第１測定点において被測定電圧が”
１０００００００″のアナログ変換値よシ小さい場合を
示し＋　ＭＳＢがＯ″にセットされた状態になる。

引き続く第２測定点において、（ｅ）レジスタ５２の・
内シトシフタ５４の内容とがオアゲート５６にて論理和
演算され、スイッチＳＷ３のみがオン状態にされてレジ
スタ５３にセットされる。したがって上記した（ｃ）の
場合と同様にアナログ比較器２において被測定電圧と実
質的に第２測定点で比較される。（ｆ）比較の結果はＤ
フリップフロップ４□に取り込まれる。

この場合にＤフリップフロップ４□のＱ出力が高を位で
あれば、この結果スイッチ隅がオン状態にされ、かつロ
ードＢ信号が出力されて、オアダート５　の出力がレジ
スタ５□にセットされる。この状態においてはレジスタ
５□に”１０００００００″が置数さ扛た状態にされ、
第２測定点において被測定電圧が１０００００００　”
のアナログ変換値よシ大きいことを示し、遊＄が１″に
セットされた状態になる。また第２測定点における比較
の結果、Ｄフリップ７０ツブ４□のＱ２出力が高電位に
なっていないときはオアゲート５６の出力はレジスタ５
２に転送されない。したがってレジスタ５２には”ｏｏ
ｏｏｏｏｏｏ″が置数されている状態にされる。

この状態においては第２測定点において被測定電圧が１
０００００００″のアナログ変換値よシ少さい場合に示
し、ＭＳＢが０”にセットさｔた状態になる。

つぎに（ｇ）制御タイミング信号発生回路５７からすセ
ラトノぐルスが出力され、Ｄフリップフロップ４１およ
び４□がリセットされる。次に（ｈ）シフタ５４の内容
をＬＳＢ側に１ビツトシフトさせると共に、シフタ５４
のＭＳＨには０”が取り込まれる。引き続いて次のビッ
トを変換するべく上記した（ｃ）〜（ｈ）が実行され、
本例では８ビツトの変換がそれぞれ終了したとき、第３
図に示す第１測定点におけるレベルｍが８ビツトのディ
ジタルデータに変換されてレジスタ５１に、第２測定点
におけるレベルｎが８ビツトのディジタルデータに変換
されてレジスタ５２にセットされた状態となる。つぎに
（１）レジスタ５１の内容とレジスタ５２の内容との差
をとることにより、第１測定点における電位と第２測定
点における電位と、の電位差が得られることになる。

即ち、引き続く第１測定点毎に１ビツト、引き続く第２
測定点毎に１ビツトと、順次変換されて、上記例では１
６測定点区間、すなわち１６掃引の期間で変換されるこ
とになる。したがって一定の時間で１ビツトづつ変換さ
れていくため、バッファ増幅器１およびアナログ比較器
２の長時間ドリフトは無視できる。

なお、上記は制御演算回路５にレジスタ５．〜５３、オ
アダー）　５５．５．　、スイッチＳＷ、〜隅を用いた
場合を例示したが、これに代ってコンピュータにて行な
わせることもできる。この場合のステップは次の如くで
ある。ここでレジスタ５１をＲＥＧ（イ）、レジスタ５
２をＲＥＧ←）とする。

ステップＳ１；変換するビット数にカウンタを設定する
。

ステップ３２：　ＲＥＧ（ト）のＭＳＢを立ててＤ　／
　Ａ変換器３へ出力する。

ステップＳ３；リセットパルスをＤ７リツプフロツプ４
１へ出力する。

ステップＳ４；Ｄフリップフロップ４．のＱ出力が反転
していればＲＥＧ（イ）の内容はそのままにしておき１
反転していなければＲＥＧ（イ）のＭＳＢをクリアする
。

ステップＳ５：　ＲＥＧ（−）の周Ｂを立ててＤ　／　
Ａ変換器３へ出力する。

ステップＳ６；リセットパルスをＤフリップフロップ４
２へ出力する。

ステップＳ、；Ｄフロップフロップ４□のＱ出力が反転
していればＲＥＧ（−）の内容はそのままにしておき１
反転していなければＲＥＧ　ｆ←）のＭＳＢをクリアす
る。

ステツｆＳ８；前記カウンタの計数値を（−１）し、計
数値が”０”か否かをチェックする。計数値が”０″な
らステップＳ、２を実行する。

ステラ１８．；次の重みのビットを立ててＲＥＧ（イ）
の内容をＤ／Ａ変換器３に出力する。

ステップＳ、。；リセットパルスを出力り、Ｄフリップ
フロップ４１のＱ出力の反転をみる。反転していればそ
のまま、反転していなければステップＳ９にて立てたビ
ットをクリアする。

ステップＳ、、：ＲＥＧ←）側もステップｓ９．　ｓ、
。

と同じ処理を行ない、ステップＳ８の実行を行なう。

ステップＳ＠［ＲＥＧ（ト）の内容］　−［ＲＥＧ（−
）の内容〕の計算を行なう。

（発明の効果） 以上説明した如く本発明によれば、オツシロスコープ管
面上の任意の第１測定点および第２測定点における被測
定電圧を１掃引以上の期間にわたって１ビツトづつディ
ジタルデータに逐次比較により変換することができる。

このため変換された電圧の差によりミ位差を得ることが
できる。またアナログ比較器、増幅器等の長時間ドリフ
トは無視できる。さらにまた、測定点区間を順次変化す
ること、たとえば第１測定点に対し第２測定点を近接さ
せた状態から順次能していくことにより被測定電圧を順
次ディジタル値に変換して記憶するデイジタルストレー
ジオツシロスコープのＡ　／　Ｄ変換器として用いるこ
ともできる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図。 第２図は本発明の一実施例における制御演算回路の主要
部を示すブロック図。 第３図は本発明の一実施例の作用の説明に供する波形図
。 ２・・・アナログ比較器、３・・・Ｄ／Ａ変換器、４゜
および４２・・・Ｄフリップフロップ、訃・・制御演算
回路、５〜５　・・・レジスタ、５４・・・シフタ、５
５および５　・・・オアゲート、５７・・・制御タイミ
ング信号発生口路。

Claims (1)

【特許請求の範囲】
1. オツシロスコープによる被測定電圧の電位差測定装置で
   あつて、ディジタル／アナログ変換手段と、前記ディジ
   タル／アナログ変換手段により変換されたアナログ信号
   のレベルと前記被測定電圧のレベルとを比較するアナロ
   グ比較手段と、第１測定点において前記アナログ比較手
   段からの出力を取り込む第１検出手段と、第２測定点に
   おいて前記アナログ比較手段からの出力を取り込む第２
   検出手段と、前記第１検出手段に取り込んだ入力に伴つ
   て前記第１測定点側１ビットと前記第２検出手段に取り
   込んだ入力に伴つて前記第２測定点側１ビットとの変換
   を引き続く１掃引以上の期間毎に逐次比較によつて行な
   い、かつ前記第１測定点側の変換結果を順次格納する第
   １レジスタと前記第２測定点側の変換結果を順次格納す
   る第２レジスタと前記第１および第２両レジスタの内容
   の差を演算する演算手段とを有する制御演算手段とを備
   え、前記第１レジスタの内容と前記第２レジスタの内容
   とを交互に前記ディジタル／アナログ変換手段に与える
   ことを特徴とする電位差測定装置。