KR950009827Y1 - 디지탈/아날로그 변환기의 비직선성 테스트 회로 - Google Patents

디지탈/아날로그 변환기의 비직선성 테스트 회로 Download PDF

Info

Publication number
KR950009827Y1
KR950009827Y1 KR2019930002370U KR930002370U KR950009827Y1 KR 950009827 Y1 KR950009827 Y1 KR 950009827Y1 KR 2019930002370 U KR2019930002370 U KR 2019930002370U KR 930002370 U KR930002370 U KR 930002370U KR 950009827 Y1 KR950009827 Y1 KR 950009827Y1
Authority
KR
South Korea
Prior art keywords
digital
signal
analog
output
converter
Prior art date
Application number
KR2019930002370U
Other languages
English (en)
Other versions
KR940021425U (ko
Inventor
배정한
Original Assignee
Lg일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg일렉트론 주식회사, 문정환 filed Critical Lg일렉트론 주식회사
Priority to KR2019930002370U priority Critical patent/KR950009827Y1/ko
Publication of KR940021425U publication Critical patent/KR940021425U/ko
Application granted granted Critical
Publication of KR950009827Y1 publication Critical patent/KR950009827Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

디지탈/아날로그 변환기의 비직선성 테스트 회로
제1도는 종래의 디지탈/아날로그 변환기의 비직선성 테스트 회로도,
제2도는 본 고안의 디지탈/아날로그 변환기의 비직선성 데스트 회로도,
제3도는 제2도의 상세 회로도
제4도는 제2도의 디지탈/아날로그 변환기에 대한 가능한 모든 입력코드와 회로의 동작상태를 도시한 설명도
* 도면의 주요부분에 대한 부호의 설명
10 : 테스터 20 : 디지탈/아날로그 변환기
30 : 기준 아날로그/디지탈변환기 40 : ±1LSB 에러판정부
50 : 선택신호 발생부
본 고안은 디지탈 신호를 아날로그 신호로 변환하는 디지탈/아날로그 변환기의 테스트 회로에 관한 것으로,특히 ±1 최하위 비트의 한계에러 특성을 갖는 제품에 대한 테스트 시간을 단축시키며 아날로그 신호와 디지탈신호의 동기없이 테스트를 수행하는데 적당하도록 한 디지탈/아날로그 변환기의 비직선성 테스트 회로에 관한것이다.
제1도는 종래의 디지탈/아날로그 변환기의 데스트 회로도로서, 이에 도시된 바와 같이 아날로그 신호와 디지탈 신호를 모두 처리할 수 있는 테스터(1)의 디지탈 출력신호를 피측정용 디지탈/아날로그 변환기(2)에 입력하고, 상기 디지탈/아날로그 변환기(2)로 부터 출력되는 변환된 아날로그 신호를 다시 테스터(1)에 입력한다.
상기와 같이 구성된 종래의 디지탈/아날로그 변환기의 비직선성 테스트 회로는 테스터(1)에서 피측정용 디지탈/아날로그 변환기(2)의 비직선성 테스트에 필요한 디지탈 신호를 순차적으로 인가하면 디지탈/아날로그 변환기(2)는 이 디지탈 신호에 대응하는 아날로그 신호로 변환하여 출력하며, 테스터(1)는 이 디지탈/아날로그 변환기(2)에서 출력되는 아날로그 신호를 입력하여 순차적으로 기록한 뒤에 테스터(1) 내부의 콤퓨터가 측정된 아날로그 신호를 비직선성 산출방식에 의거하여 연산한 후 비직선성 에러를 검출하게 된다.
그러나, 이러한 디지탈/아날로그 변환기(2)의 비직선성 결과를 산출하기 위한 연산을 위하여 많은 테스트 시간이 요구되며, 디지탈/아날로그 변환기(2)의 테스트를 위하여 아날로그 신호와 디지탈 신호를 연동시켜 처리할 수 있는 고기능, 고가의 테스트 장비가 필요하게 된다.
본 고안은 상기와 같은 종래의 디지탈/아날로그 변환기 테스트 회로에 따르는 결함을 해결하기 위하여, 디지탈/아날로그 변환기의 테스트시 ±1 최하위 비트(Least Signifiant Bit)의 한계에러특성을 갖는 제품에 대한 테스트 시간을 단축시키며, 아날로그 신호와 디지탈 신호의 동기없이도 테스트를 수행할 수 있게 한 디지탈/아날로그 변환기의 비직선성 테스트 회로를 안출한 것으로. 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 디지탈/아날로그 변환기의 비직선성 테스트 회로도로서, 이에 도시한 바와 같이, n비트의 디지탈/아날로그 변환기(20)에 대한 비직선성 테스트를 위하여, 그 디지탈/아날로그 변환기(20)에 대한 입력코드를 발생시키는 테스터(10)의 디지탈 출력을 디지탈/아날로그 변환기(20)와 선택신호 발생부(50)에 인가하고 상기 디지탈/아날로그 변환기(20)에서 출력되는 아날로그 신호를 n+4비트의 기준 아날로그/디지탈 변환기(30)에 인가하며, 상기 기준 아날로그/디지탈 변환기(30)의 출력중 상위 n비트와 오아게이트(56)에 인가된 하위 4비트를 ±1LSB 에러 판정부(40)에 입력하며, 상기 선택신호 발생부(50)의 출력신호를 ±1LSB 에러 판정부(40)에 인가한다.
한편, 제3도는 상기 제2도의 회로에 대한 상세 회로도로서, 이에 도시한 바와 같이 선택신호 발생부(50)는상기 테스터(10)로부터 출력되어 디지탈/아날로그 변환기(20)에서 입력되는 4비트의 디지탈 코드 신호를 입력받아 특정한 코드 "1", "10", "11", "100", "111", "1000"임을 배타적 오아게이트(21∼4) 및 오아게이트(27∼22)에 의해 논리조합하여 검출한 후 그 검출에 따른 저전위의 선택신호를 출력하게 구성하고, 상기 ±1LSB에러 판정부(40)는 기준 아날로그/디지탈 변환기(30)에서 출력되는 상위 4비트의 출력신호(Q4∼Q7)가 상기특정한 코드 "1", "10", "11", "100", "111", "1000"의 ±1LSB 범위내에 있는지 배타적 오아게이트(28,34), 낸드게이트(29,35), 앤드게이트(38,44,48,57∼62). 배타적 노아게이트(31,37,40,43), 노아게이트(32,41,46) 및 오아게이트(30,33,36,39,42,45,47,49)에 의해 논리조합하여 검출한 후 상기 선택신호 발생부(50)의 선택신호에 따라 반전버퍼(50∼55)를 통해 양품/불량품 판정신호를 출력하게 구성한다.
상기와 같이 구성한 본 고안의 회로에 대하여 그 작용과 효과를 상세히 설명하면 다음과 같다.
먼저, 디지탈/아날로그 변환기(20)에 대한 입력코드를 발생하는 테스터(10)는 디지탈/아날로그 변환기(20)에서 변환할 4비트의 입력코드를 순차적으로 발생시켜 그 디지탈/아날로그 변환기(20)에 입력한다. 즉,0000→ O001 → 0010 → 0011 →…→1111 까지 입력한다.
이때, 그 디지탈/아날로그 변환기(20)는 입력되는 4비트의 디지탈 신호를 아날로그 신호로 변환하여 8비트의 기준 아날로그/디지탈 변환기(30)의 입력에 인가한다. 따라서 그 기준 아날로그/디지탈 변환개(30)는 그 디지탈/아날로그 변환기(20)에서 출력되는 아날로그 신호를 8비트의 디지탈 신호로 변환하여 출력하게 된다.
여기서, 기준 아날로그/디지탈 변환기(30)는 아날로그/디지탈 변환의 정밀도를 높이기 위하여 4비트의 디지탈/아날로그 변환기(20)보다 4비트 큰 8비트용으로, 그의 하위 4비트의 출력(Q0∼Q3)은 저전위로 되어 오아게이트(56)의 출력신호(s)가 저전위로 되고, 이에 따라 상위 4비트의 출력(Q4∼Q7)을 이용하여 비직선성 테스트를 하게 된다.
4비트 디지탈/아날로그 변환기(20)가 정확하게 디지탈신호를 대응하는 아날로그신호로 변환을 하였다면, 디지탈/아날로그 변환기(20)의 4비트 입력코드, 즉 테스터(10)의 4비트 출력코드와 8비트 기준 아날로그/디지탈변환기(30)의 상위 4비트 출력(Q4∼Q7) 코드는 동일하게 된다.
그러나, 여기에서는 4비트 디지탈/아날로그 변환기(20)의 비직선성 한졔를 ±1LSB로 하였으므로 4비트 디지탈/아날로그 변환기(20)의 입력(Do∼D3)코드와 8비트 기준 아날로그/디지탈 변환기(30)의 상위 4비트 출력(Q4∼Q7)코드가 ±1LSB의 차이 이내에 있으면 양품으로 판정할 수 있게 된다.
1) 디지탈/아날로그 변환기(20)에 "1"이 입력되는 경우 ;
입력코드에 따른 선택신호 발생부(50)에서 배타적 오아게이트(20.21)의 출력이 모드 "로우"로 되어 오아게이트(27)의 출력만 "로우"로 되고, 오아게이트(22∼26)는 그의 입력중 최소한 어느 하나가 "하이"로 되어 "하이"의 출력상태를 갖는다.
따라서, 이때 ±1LSB 에러 판정부(40)에서 반전버퍼(55)만 출력 인에이블 상태로 되고, 나머지 반전 버퍼(50∼54)는 디스에이블 된다, 따라서, 이때 오아게이트(49)의 출력이 "로우"이면 반전버퍼(55)의출력은 "하이"가되어 양품 판정신호로 출력되는데, 그 오아게이트(49)가 "로우"의 신호를 출력하기 위해서는 8비트 기준 아날로그/디지탈 변환기(30)의 출력(Q5,,Q4)이 "1"의 土1LSB범의내에 있는 경우이다.
즉, 디지탈/아날로그 변환기(20)의 입력의 코드가 "1"이므로 디지탈/아날로그 변환기(20)가 ±1LBS의에러를 하용한다면 입력코드 "1"보다 ±1LSB가 되는 출력(Q7∼Q4)코드의 범위는 0000, 0001, 0010의 3개의 코드인 경우이다.
따라서, 8비트 기준 아날로그/디지탈 변환기(30)가 이 3코드중 어느 하나를 출력하면, ±1LSB 에러 판정부(40)의 앤드게이트(48, 62)에서 모두 "로우"가 출력되어 오아게이트(49)에서 "로우"가 출력되고, 이 "로우"출력은 반전버퍼(55)를 통하여 "하이"로 반전되어, 디지탈/아날로그 변환기(20)의 입력코드가 "1"일 경우의 비직선성 에러가 ±1LSB 이내에 존재함을 나타내는 양품 판정신호로 출력된다.
그러나, 이때 8비트 기준 아날로그/디지탈 변환기(30)의 상위출력(Q7∼Q4)이 "11"로 출력되면. 앤드게이트(48)에서 "하이"가 출력되어 오아게이트(49)에서 "하이"가 출력되고, 이 "하이" 출력은 반전버펴(55)를 통해"로우"로 반전되어, 디지탈/아날로그 변환기(20)의 입력코드가 "1"일 경우의 비직선성 에러가 ±1LSB를 벗어남을 나타내는 불량품 판정신호로 출력된다.
2) 디지탈/아날로그 변환기(20)에 "10"이 입력되는 경우 , 선택신호 발생부(50)의 오아게이트(26)에서만 "로우"를 출력하여 ±1LSB 에러 판정부(40)의 반전버퍼(54)가 인에이블되게 한다. 이때 그 입력코드 "10"의 ±1LSB의 범위는 0001,0010,0011이며, 8비트 아날로그/디자탈 변환기(30)의 출력(Q7-Q4)코드가 상기3개의 코드중 어느 하나로 출력될 경우에만 노아게이트(46) 및 앤드게이트(61)에서 "로우"가 출력되어 오아게이트(47)에서 "로우"가 출력되고, 이 "로우"출력은 반전버퍼(54)를 통해 "하이"로 반전되어 양품 판정신호로 출력된다.
이와 같은 방법으로 디지탈/아날로그 변환기(20)에 입력될 수 있는 전 코드가 입력되면서 기준 아나로그/디지탈 변환기(30)의 출력상태가 에러의 한계인 ±1LSB범위내에 있는가를 검출하여 범위내에 있는 경우에는 고전위의 양품 판점신호를 출력하고 범위내에 있지 않는 경우에는 저전위의 불량품 판점신호를 출력하게 된다.
한편, 제4도는 상기 4비트 디지탈/아날로그 변환기(20)에 대한 가능한 모든 입력코드와 그에 따른 회로의동작상태를 나타낸 것이다.
이상에서 상세히 설명한 바와 같이 본 고안은 디지탈/아날로그 변환기의 테스트시 ±1 최하위 비트의 한계에러특성을 갖는 제품에 대한 테스트 시간을 단축시키며, 아날로그신호와 디지탈 신호의 동기 없이도 테스트를 수행할 수 있게 하는 호과가 있게 된다.

Claims (1)

  1. (정정) 디지탈 신호를 아날로그 신호로 변환하는 디지탈/아날로그 변환기(20)에 대한 비직선성 테스트를위하여 상기 디지탈/아날로그 변환기(20)에 입력 가능한 4비트의 디지탈 신호를 순차적으로 발생시키는 테스터(10)와, 상기 디지탈/아날로그 변환기(20)의 출력 아날로그 신호를 입력받아 8비트의 디지탈 신호로 변환하는 기준 아날로그/디지탈 변환기(30)와, 상기 테스터(10)에서 출력되는 4비트의 신호가 특정코드"0l", "10", "11", "100", "111", "1000"임을 논리조합에 의해 검출한 후 그 검출에 따른 선택신호를 출력하는 선택신호 발생부(50)와, 상기 기준 아날로그/디지탈 변환기(30)의 상위 4비트 출력신호가 상기 특정코드 "1", "10", "11", "100", "111", "1000"의 ±1LSB 범위내에 있는지 논리조합에 의해 검출 한 후 그 검출신호를 상기 선택신호 발생부 (50)의 선택신호에 따라 양품/불량품 판정신호로 출력하는 ±1LSB 에러 판청부(40)로 구성하여 된 것을 특징으로 하는 디지탈/아날로그 변환기의 비직선성 테스트 회로
KR2019930002370U 1993-02-20 1993-02-20 디지탈/아날로그 변환기의 비직선성 테스트 회로 KR950009827Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930002370U KR950009827Y1 (ko) 1993-02-20 1993-02-20 디지탈/아날로그 변환기의 비직선성 테스트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930002370U KR950009827Y1 (ko) 1993-02-20 1993-02-20 디지탈/아날로그 변환기의 비직선성 테스트 회로

Publications (2)

Publication Number Publication Date
KR940021425U KR940021425U (ko) 1994-09-24
KR950009827Y1 true KR950009827Y1 (ko) 1995-11-22

Family

ID=19351038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930002370U KR950009827Y1 (ko) 1993-02-20 1993-02-20 디지탈/아날로그 변환기의 비직선성 테스트 회로

Country Status (1)

Country Link
KR (1) KR950009827Y1 (ko)

Also Published As

Publication number Publication date
KR940021425U (ko) 1994-09-24

Similar Documents

Publication Publication Date Title
US4580126A (en) Method of testing analog/digital converter and structure of analog/digital converter suited for the test
US5712633A (en) Conversion characteristic test circuit for analog/digital converter and method thereof
US4937579A (en) Method of converting analog signals into digital signals and system for carrying out the method
KR950009827Y1 (ko) 디지탈/아날로그 변환기의 비직선성 테스트 회로
US4843307A (en) Voltage difference measuring equipment
Ehsanian et al. A new digital test approach for analog-to-digital converter testing
US4272721A (en) Analog-to-digital converter alignment circuit
US4924314A (en) Semiconductor device containing video signal processing circuit
KR100206919B1 (ko) 아날로그/디지탈 변환기의 전기적 특성 테스트 장치
JPS63299411A (ja) Ｄａコンバ−タテスト法
JP4610753B2 (ja) Ａｄコンバータ
JP3265286B2 (ja) Ａ／ｄ変換器のテスト装置
KR950007255Y1 (ko) 디지탈/아날로그 변환기의 inl에러 측정회로
JPH11195987A (ja) グリッチノイズの検査方法および装置ならびに記録媒体
Leme et al. Error detection and analysis in self-testing data conversion systems employing charge-redistribution techniques
JPH0621816A (ja) Ｄ／ａコンバータテスト回路
KR950001137Y1 (ko) 디지탈/아날로그 변환기의 dnl에러 측정회로
JPH11326465A (ja) Ａｄ・ｄａコンバータ内蔵半導体集積回路およびそのテスト方法
JPH10209865A (ja) Ａｄ変換器のテスト回路
JPH06258402A (ja) テスト回路内蔵集積回路
JPS61253934A (ja) Ａ／ｄ変換器の試験装置
JPH06260939A (ja) 逐次比較型ａ／ｄ変換回路
KR20000007224A (ko) 디지털/아날로그 변환기 테스트 장치
JPS60185429A (ja) Ｄａ変換器における直線性誤差補正回路
Chiorboli et al. Test of subranging A/D converters with digital correction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041116

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee