JPS63299411A - Ｄａコンバ−タテスト法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 不発明はＤＡコンバータのテスト法に係り、特。

にＤＡコンバータの出力が直接ＩＣのピンに出て２．。

いない場合に好適なテスト法に関する。

〔従来の技術〕

従来のＤＡコンバータ（以下ＤＡＣと略す）の゛テスト
は、シグネティクス・リニア・ＬＳＩ−デ。

−タ・アフリケーション・マニュアル（１９８５）、”
Ｐ４−５２とＰ４−５４の相対精度（几ｅｌａｔｉｖｅ
　Ａｃｃｕｒａｃｙ　）　。

の項に述べられているテスト法のように外付回路′を用
いて行うか、又はＤＡコンバータの出カレベ。

ルを直接測定して行っていた。

（発明が解決しようとする問題点）　　　　　　　１０
上記従来技術は、ＤＡＣがＩＣ内部の回路的に・閉じた
部分で使用され、その出力がＩＣ外部に出・てこない場
合には、ＤＡＣのテスト法には使用で・きない。、 特に近年においては、ＩＣチップ上にディジタ、。

ル回路とアナログ回路を集積し、人出力はディジ。

タル化される傾向がある為、内部のアナログ回路。

を直接テストすることが不可能な場合が発止して。

いる。

不発明の目的はＪ）ＡＣの出力がＩＣ外部に直接２．。

出ていない場合のＤＡＣの機能テストをディジタ。

ル信号を用いて効率よく行うことにある。

（問題点を解決するための手段） 上記目的は、ＩＣ内部に１対の被テス）ＤＡＣ’の出力
レベル同志を比較するレベル比較器を設け５て、比較結
果をディジタル信号に変換してＩＣ外。

部に出力する方法によって達成される。

〔作用〕

ｈａ記レベル比較器に与えられる二つの入力信号。

のレベル差は前記一対のＤＡＣに与えられる各々１０の
アドレス信号によってコントロールできる為、。

前記レベル比較器の出力期待値は、同様に一対の・ＤＡ
Ｃに与えられる各々のアドレス信号によって・決定でき
る。従って１）ＡＣに与えるディジット値・号に対応す
るレベル比較の出力期待値と実際に出１５力されるレベ
ル比較器の出力値をＩＣ外部で比較。

利足すれば前記一対の１）ＡＣの機能テストをディ。

ジタル信号のみでテストできる。

〔実施例〕

以下、不発明の一実施例を第１図、第２図によ。。

・　３　・ り説明する。

ＤＡＣｌの正極出力ＶＯＡ−ＰとＤＡＣ２の正極。

出力Ｖ　ＯＢ　−Ｐは差動ゲート５の正極人力９と、負
′極入力１０にそれぞれ接続され、Ｉ）ＡＣｌの負極出
゛力■。え−、とＤＡＣ２の負極出力ｖｏｅ−Ｎは差動
ゲ５−トロの正極人力１１と負極人力１２にそれぞれ接
゛続され、差動ゲート５，６の正極出力１３．１５は次
段。

の差動ゲート７．８の正極入力１７．１９に接続され、
゛差動ゲート５，６の負極出力１４．１６は差動ゲート
　。

７．８の負極入力１８．２０に接続され、差動グー）７
，１０８の正極出力２１，２２はＩＣ２３の出力ピンＶ
ｐｉｎ＋’ＶＮ＆Ｂに接続され、ＤＡＣｌのディジット
人力Ｓ、・〜Ｓ、はＩ　Ｃ２１の入力ビンＡ・〜Ａ雪に
、ＤＡＣ２のディジット人力Ｓ・〜Ｓ＋はＩ　Ｃ２１の
入力ビンＢ０〜・Ｂ、にそれぞれ接続されている。　　
　　　　　　Ｉ）１）Ａｃ１とＤＡＣ２は同一回路で構
成しである。

為、そのディジット入力ビンＡ−”ＡｍとＢ・〜Ｂ、Ｋ
。

同一ディジット値を与えた場合の正極出力Ｖｏｉ−ｐ。

とＶＯ［ｌ−Ｆとの出力レベルの差、および負極出力。

■０人−ＮとＶＯＢ−Ｎとの差は）ディジットＡ＠−ｇ
お２（。

よびＢ・〜１の１デイジツト分の変化に対するＤＡ’Ｃ
１，２の出力レベルの変化に比べて十分小ざい。。

又、前記１ディジット分のＬ）ＡＣ１１２の出力レペ。

ルの変化量は、レベル比較器３．４で感知できるし゛ベ
ル差よりも大きく取っである。　　　　　　　　′今、
第２図−（ａ）　＋　ｔｂｔに示すディジット波形をＤ
Ａ。

Ｃ１とＤＡＣ２に与えると、その出力Ｖｏム−Ｆ＋　　
。

Ｖｏｈ　−ｐｉ　＋　Ｖ　０Ｂ−Ｐ　Ｉ　Ｖ　（１Ｂ　
−Ｎ　Ｋ　ｋ＊　ソｔＬ（”　し、（Ｃ）ｔ（ｅ）　＊
（ｄ）＋’（ｆ）に示す波形が出力され、この時差動ゲ
ート５の。

入力９と１０および差動ゲート６の入力１１と１２と１
０に与えられる差動レベル波形はそれぞれ（ｇ）　、　
（ｈ）で。

与えられる波形となる。従って、レベル比較器３．。

４の出力成形はそれぞれ（ｉ）　ｙ　（Ｊ）となる。　
　　　。

ここで、ＤＡＣｌ（あるいは１）ＡＣ２）に与え。

られた任意のディジット値に対するその出力レベ１５ル
が、ＤＡＣ２（あるｂはｕＡｃｔ）の出力レベ。

ルに対してほぼ１デイジツトに相当する出力レベ。

ル値以上に変動していると出力成形（ｊ）　＋　（ＪＪ
が期待。

清適りに出力されないためにＤＡＣｌ、（あるいは。

ＤＡＣ２）の不良を感知することができる。　　２゜・
　４　　・ 本実施例によれば、ディジタル的に１デイジツ。

トの精度でＤＡＣの相対Ｎ度のシクンが可能とな。

るＯ 〔発明の効果〕 不発明によれば、 （１）ディジタル的にＤＡＣの相対精度のテスト。

が可能となる為、精度の高い測定器が不必要。

となる。

（２）ＤＡＣがディジタル回路と混在して使用さ。

れ、その出力がＩＣピンに出力できない場合１０でもデ
ィジタル的にＤＡＣの機能テストが可″能となる。

【図面の簡単な説明】

第１図は不発明の一実施例のブロック図、第２・図は本
発明の一実施例の動作を示す波形図である６５１．２・
・・１）Ａコンバータ、 ３．４・・・レベル比較器、 ５ｒ６＋７＋８・・差動ゲート、 −〕＼ （已→ ＶｏＡ−ｐ　−Ｖｏａ−ｐ−丁］−丁一り丁］−丁−Ｖ
ＯＡ−１１−ＶｏＡ−ｐｕｆ七「シ ＶＰＡβ ＭＳ ＣＦ−） （ｈ） （Ａ、） （ハ

Claims (1)

【特許請求の範囲】
1. １、複数のＤＡコンバータを有する半導体集積回路にお
   いて、前記複数のＤＡコンバータ中の任意の第１のＤＡ
   コンバータの出力レベルと任意の他の第２のＤＡコンバ
   ータの出力レベルとを比較するレベル比較器を設け、前
   記レベル比較器の出力期待値が確定されるように、前記
   第１と第２ＤＡコンバータに与えるそれぞれのディジッ
   ト間にディジット差を持たせて、前記レベル比較器に出
   力される出力値と前記出力期待値とを比較判定して、前
   記第１と第２のＤＡコンバータの機能テストを行うこと
   を特徴とするＤＡコンバータテスト法。