JP3532617B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP3532617B2 JP3532617B2 JP18187794A JP18187794A JP3532617B2 JP 3532617 B2 JP3532617 B2 JP 3532617B2 JP 18187794 A JP18187794 A JP 18187794A JP 18187794 A JP18187794 A JP 18187794A JP 3532617 B2 JP3532617 B2 JP 3532617B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- signal
- reference voltage
- output
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、被試験用論理ＩＣであ
るＡ／Ｄコンバータ内蔵のロジックＩＣの論理比較試験
を行うＩＣ試験装置に関する。
るＡ／Ｄコンバータ内蔵のロジックＩＣの論理比較試験
を行うＩＣ試験装置に関する。
【０００２】
【従来の技術】従来から被試験用論理ＩＣを試験するＩ
Ｃ試験装置は、Ｈ状態（ハイレベル状態）、Ｌ状態（ロ
ーレベル状態）、Ｚ状態（高インピーダンス状態）の
他、ドント・ケア（判断しない）の４現象の測定であっ
た。従来のＩＣ試験装置を図４に示す。被試験用論理Ｉ
Ｃ１の出力信号をＨ基準電圧用コンパレータ（ハイレベ
ル基準電圧用コンパレータ）２とＬ基準電圧用コンパレ
ータ（ローレベル基準電圧用コンパレータ）３とに与え
る。この明細書では正論理回路で説明する。Ｈ基準電圧
用コンパレタではＨ基準電圧（ハイレベル基準電圧）と
電圧比較し、Ｈ基準電圧より高いときはＨ信号で低いと
きにはＬ信号の、Ｈ状態信号を送出する。Ｌ基準電圧用
コンパレータではＬ基準電圧（ローレベル基準電圧）と
電圧比較しＬ基準電圧より低いときはＨ信号で高いとき
はＬ信号の、Ｌ状態信号を送出する。
Ｃ試験装置は、Ｈ状態（ハイレベル状態）、Ｌ状態（ロ
ーレベル状態）、Ｚ状態（高インピーダンス状態）の
他、ドント・ケア（判断しない）の４現象の測定であっ
た。従来のＩＣ試験装置を図４に示す。被試験用論理Ｉ
Ｃ１の出力信号をＨ基準電圧用コンパレータ（ハイレベ
ル基準電圧用コンパレータ）２とＬ基準電圧用コンパレ
ータ（ローレベル基準電圧用コンパレータ）３とに与え
る。この明細書では正論理回路で説明する。Ｈ基準電圧
用コンパレタではＨ基準電圧（ハイレベル基準電圧）と
電圧比較し、Ｈ基準電圧より高いときはＨ信号で低いと
きにはＬ信号の、Ｈ状態信号を送出する。Ｌ基準電圧用
コンパレータではＬ基準電圧（ローレベル基準電圧）と
電圧比較しＬ基準電圧より低いときはＨ信号で高いとき
はＬ信号の、Ｌ状態信号を送出する。
【０００３】Ｈ基準電圧用コンパレタ２の出力するＨ状
態信号はバッファゲート４Ａを通してＨラッチ素子７Ｈ
に送出されると共に、インバータ４Ｂを通してＡＮＤゲ
ート６に送られる。Ｌ基準電圧用コンパレータ３の出力
するＬ状態信号はバッファゲート５Ａを通してＬラッチ
素子７Ｌに送出されると共に、インバータ５Ｂを通して
ＡＮＤゲート６に送られる。上記のバッファゲート４Ａ
及び５Ａは、ファンイン・ファンアウトの関係から省略
してもよい。ＡＮＤゲート６から出力されるＺ状態信号
はＺラッチ素子７Ｚに送出される。ＡＮＤゲート６から
のＺ状態信号はＺ状態（高インピーダンス状態）か否か
の信号である。つまりＺ状態の信号レベルは必ずＬ基準
電圧より高く、Ｈ基準電圧より低い信号レベルにあるの
で、この場合が合格であり、他の状態、即ちＨ状態やＬ
状態の場合は不合格となる。ラッチ７は、Ｈラッチ素子
７Ｈ、Ｌラッチ素子７Ｌ及びＺラッチ素子７Ｚで構成さ
れ、バッファゲート４Ａとバッファゲート５Ａ及びＡＮ
Ｄゲート６の出力信号を、それぞれストローブパルス１
０の信号で一時記憶する。
態信号はバッファゲート４Ａを通してＨラッチ素子７Ｈ
に送出されると共に、インバータ４Ｂを通してＡＮＤゲ
ート６に送られる。Ｌ基準電圧用コンパレータ３の出力
するＬ状態信号はバッファゲート５Ａを通してＬラッチ
素子７Ｌに送出されると共に、インバータ５Ｂを通して
ＡＮＤゲート６に送られる。上記のバッファゲート４Ａ
及び５Ａは、ファンイン・ファンアウトの関係から省略
してもよい。ＡＮＤゲート６から出力されるＺ状態信号
はＺラッチ素子７Ｚに送出される。ＡＮＤゲート６から
のＺ状態信号はＺ状態（高インピーダンス状態）か否か
の信号である。つまりＺ状態の信号レベルは必ずＬ基準
電圧より高く、Ｈ基準電圧より低い信号レベルにあるの
で、この場合が合格であり、他の状態、即ちＨ状態やＬ
状態の場合は不合格となる。ラッチ７は、Ｈラッチ素子
７Ｈ、Ｌラッチ素子７Ｌ及びＺラッチ素子７Ｚで構成さ
れ、バッファゲート４Ａとバッファゲート５Ａ及びＡＮ
Ｄゲート６の出力信号を、それぞれストローブパルス１
０の信号で一時記憶する。
【０００４】ラッチ７に一時記憶されたそれぞれの信号
は、論理比較回路８で予め準備された期待値パターンと
比較される。論理比較回路８はＨ論理比較素子、Ｌ論理
比較素子及びＺ論理比較素子で構成される。そして期待
値がＨ論理の場合は論理比較回路８のＨゲートが開かれ
てＨ論理比較素子で良否が判定される。同様に期待値が
Ｌ論理の場合はＬゲートが、期待値が高インピーダンス
Ｚの場合はＺゲートが開かれて、それぞれＬ論理比較素
子及びＺ論理比較素子で良否が判定される。Ｈ論理比較
素子、Ｌ論理比較素子及びＺ論理比較素子のそれぞれの
出力信号はＯＲゲートを通して論理比較結果出力端子９
から論理比較結果信号が送出される。
は、論理比較回路８で予め準備された期待値パターンと
比較される。論理比較回路８はＨ論理比較素子、Ｌ論理
比較素子及びＺ論理比較素子で構成される。そして期待
値がＨ論理の場合は論理比較回路８のＨゲートが開かれ
てＨ論理比較素子で良否が判定される。同様に期待値が
Ｌ論理の場合はＬゲートが、期待値が高インピーダンス
Ｚの場合はＺゲートが開かれて、それぞれＬ論理比較素
子及びＺ論理比較素子で良否が判定される。Ｈ論理比較
素子、Ｌ論理比較素子及びＺ論理比較素子のそれぞれの
出力信号はＯＲゲートを通して論理比較結果出力端子９
から論理比較結果信号が送出される。
【０００５】上述したように従来のＩＣ試験装置の論理
比較試験は、Ｈ基準電圧及びＬ基準電圧に対して被試験
用論理ＩＣ１の出力状態がＨ状態（ハイレベル状
態）、Ｌ状態（ローレベル状態）、Ｚ状態（高イン
ピーダンス状態）及びドント・ケア（判断しない）の
４現象の判定を行って被試験用論理ＩＣ１の良否を判定
した。例えば、Ｈ状態の試験では３．ＯＶ以上を合格
（パス）、以下を不合格（フェイル）、Ｌ状態の試験
では０．８Ｖ以下を合格、以上を不合格、Ｚ状態の試
験では０．８Ｖから３．０Ｖを合格、以外を不合格とし
た。
比較試験は、Ｈ基準電圧及びＬ基準電圧に対して被試験
用論理ＩＣ１の出力状態がＨ状態（ハイレベル状
態）、Ｌ状態（ローレベル状態）、Ｚ状態（高イン
ピーダンス状態）及びドント・ケア（判断しない）の
４現象の判定を行って被試験用論理ＩＣ１の良否を判定
した。例えば、Ｈ状態の試験では３．ＯＶ以上を合格
（パス）、以下を不合格（フェイル）、Ｌ状態の試験
では０．８Ｖ以下を合格、以上を不合格、Ｚ状態の試
験では０．８Ｖから３．０Ｖを合格、以外を不合格とし
た。
【０００６】
【発明が解決しようとする課題】ところで、最近のＩＣ
（集積回路）の発展はめざましく、ロジック回路のＩＣ
から最近はアナログ回路とデジタル回路混載のＩＣが多
くなり、しかもＡ／Ｄコンバータ内蔵のＩＣも出現して
いる。Ａ／Ｄコンバータは、分解能の問題、ノイズの問
題や入力電圧等からＬＳＢ（最下位ビット）がＨ状態か
Ｌ状態か不定で、ふらつく場合が多い。この不定状態を
Ｘ状態とここでは規定する。このＸ状態（不定状態）は
特に桁数の多い１２ビット以上のＡ／Ｄコンバータには
よく見られ、カタログにも明記されていることがある。
（集積回路）の発展はめざましく、ロジック回路のＩＣ
から最近はアナログ回路とデジタル回路混載のＩＣが多
くなり、しかもＡ／Ｄコンバータ内蔵のＩＣも出現して
いる。Ａ／Ｄコンバータは、分解能の問題、ノイズの問
題や入力電圧等からＬＳＢ（最下位ビット）がＨ状態か
Ｌ状態か不定で、ふらつく場合が多い。この不定状態を
Ｘ状態とここでは規定する。このＸ状態（不定状態）は
特に桁数の多い１２ビット以上のＡ／Ｄコンバータには
よく見られ、カタログにも明記されていることがある。
【０００７】上記のＡ／Ｄコンバータ内蔵のＩＣを従来
のＩＣ試験装置でテストする場合には、Ａ／Ｄコンバー
タの出力信号のＬＳＢが不定のＸ状態のために、ＬＳＢ
はドント・ケアとして判断せずにパスし、ＩＣの他のデ
ータを測定し良否判定をしていた。つまりＬＳＢがＨ状
態であろうがＬ状態であろうがＺ状態であろうが、なに
も判定せずにパスしていた。
のＩＣ試験装置でテストする場合には、Ａ／Ｄコンバー
タの出力信号のＬＳＢが不定のＸ状態のために、ＬＳＢ
はドント・ケアとして判断せずにパスし、ＩＣの他のデ
ータを測定し良否判定をしていた。つまりＬＳＢがＨ状
態であろうがＬ状態であろうがＺ状態であろうが、なに
も判定せずにパスしていた。
【０００８】しかしながら、Ｘ状態はＨ状態かＬ状態か
のどちらかのはずであり、中間の状態つまりＺ状態を示
せばそのＩＣは不良のはずである。つまり何らかの故障
があるはずである。
のどちらかのはずであり、中間の状態つまりＺ状態を示
せばそのＩＣは不良のはずである。つまり何らかの故障
があるはずである。
【０００９】図３にＡ／Ｄコンバータ出力信号の取り得
る状態図を示す。期待値がＨでデバイスの出力状態が
Ｈ状態のときは判定結果は合格（パス）であり、それ以
外のＬ状態やＺ状態では不合格（フェイル）となる。期
待値がＬでデバイスの出力状態がＬ状態のときは判定
結果は合格であり、それ以外のＨ状態やＺ状態では不合
格となる。ところで、ＬＳＢでのＸ状態（不定状態）の
場合に取り得る状態は３つある。図３でのＬ状態、
Ｈ状態とＺ状態である。この発明は、Ｘ状態に於いて
はＬ状態とＨ状態とは合格とし、Ｚ状態は不合格
とするものである。前述のように従来デバイスの出力状
態がＸ状態の場合は、ドント・ケアとしてパスさせ、判
断を行っていなかったし、判断できるＩＣ試験装置も無
かった。ここにデバイスの不良要因が潜在していること
が予測されていたのである。
る状態図を示す。期待値がＨでデバイスの出力状態が
Ｈ状態のときは判定結果は合格（パス）であり、それ以
外のＬ状態やＺ状態では不合格（フェイル）となる。期
待値がＬでデバイスの出力状態がＬ状態のときは判定
結果は合格であり、それ以外のＨ状態やＺ状態では不合
格となる。ところで、ＬＳＢでのＸ状態（不定状態）の
場合に取り得る状態は３つある。図３でのＬ状態、
Ｈ状態とＺ状態である。この発明は、Ｘ状態に於いて
はＬ状態とＨ状態とは合格とし、Ｚ状態は不合格
とするものである。前述のように従来デバイスの出力状
態がＸ状態の場合は、ドント・ケアとしてパスさせ、判
断を行っていなかったし、判断できるＩＣ試験装置も無
かった。ここにデバイスの不良要因が潜在していること
が予測されていたのである。
【００１０】この発明は、被試験論理回路ＩＣであるＡ
／Ｄコンバータ内蔵ＩＣのＡ／Ｄコンバータ出力の全ビ
ット、即ちＬＳＢ（最下位ビット）まで良否を判定でき
るＩＣ試験装置を提供し、不良被試験論理回路ＩＣを全
て見つけ出せる新たなＩＣ試験装置を提供するものであ
る。
／Ｄコンバータ内蔵ＩＣのＡ／Ｄコンバータ出力の全ビ
ット、即ちＬＳＢ（最下位ビット）まで良否を判定でき
るＩＣ試験装置を提供し、不良被試験論理回路ＩＣを全
て見つけ出せる新たなＩＣ試験装置を提供するものであ
る。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明はＨ基準電圧用コンパレータの出力する
Ｈ状態信号とＬ基準電圧用コンパレータの出力するＬ状
態信号とを用いて、Ｈ状態もしくはＬ状態であるＸ状態
信号を作りだすＸ検知回路を新設し、そのＸ状態信号を
ラッチ内に新設したＸラッチ素子に一時記憶し、このＸ
ラッチ素子に一時記憶された信号を論理比較回路内に新
設したＸ論理比較素子で期待値Ｘと論理比較するもので
ある。
めに、この発明はＨ基準電圧用コンパレータの出力する
Ｈ状態信号とＬ基準電圧用コンパレータの出力するＬ状
態信号とを用いて、Ｈ状態もしくはＬ状態であるＸ状態
信号を作りだすＸ検知回路を新設し、そのＸ状態信号を
ラッチ内に新設したＸラッチ素子に一時記憶し、このＸ
ラッチ素子に一時記憶された信号を論理比較回路内に新
設したＸ論理比較素子で期待値Ｘと論理比較するもので
ある。
【００１２】Ｘ検知回路はＺ状態信号を反転させるイン
バータ回路でもよく、またＨ状態信号とＬ状態信号との
論理和回路でもよい。またＥＸＯＲゲート（イクスクリ
ューシィヴ・オアゲート）を用いてＺ論理比較素子とＸ
論理比較素子とを共用するようにしてもよい。つまりＥ
ＸＯＲゲートの一の入力端子にＺ状態信号を入力し、他
の入力端子に論理比較反転信号を入力し、そのＥＸＯＲ
ゲートの出力信号をＺ状態とＸ状態とを共用するラッチ
素子に一時記憶する。そして論理比較反転信号がＨのと
きはＺ論理比較として使用し、論理比較反転信号がＬの
ときはＸ論理比較として使用するのである。
バータ回路でもよく、またＨ状態信号とＬ状態信号との
論理和回路でもよい。またＥＸＯＲゲート（イクスクリ
ューシィヴ・オアゲート）を用いてＺ論理比較素子とＸ
論理比較素子とを共用するようにしてもよい。つまりＥ
ＸＯＲゲートの一の入力端子にＺ状態信号を入力し、他
の入力端子に論理比較反転信号を入力し、そのＥＸＯＲ
ゲートの出力信号をＺ状態とＸ状態とを共用するラッチ
素子に一時記憶する。そして論理比較反転信号がＨのと
きはＺ論理比較として使用し、論理比較反転信号がＬの
ときはＸ論理比較として使用するのである。
【００１３】
【実施例】図１にこの発明の一実施例の構成図を、図２
に他の実施例の部分範囲の回路図を示す。図４と対応す
るものには同一符号を付す。従来の図４の構成図に加え
て、Ｘ検知回路１５とラッチ７内にＸラッチ素子７Ｘと
論理比較回路８内にＸ論理比較素子２１を新設する。Ｘ
論理比較はＨ状態か又はＬ状態かであることを検知する
ものであるから、一手段としてＺ状態信号を反転すれば
よい。
に他の実施例の部分範囲の回路図を示す。図４と対応す
るものには同一符号を付す。従来の図４の構成図に加え
て、Ｘ検知回路１５とラッチ７内にＸラッチ素子７Ｘと
論理比較回路８内にＸ論理比較素子２１を新設する。Ｘ
論理比較はＨ状態か又はＬ状態かであることを検知する
ものであるから、一手段としてＺ状態信号を反転すれば
よい。
【００１４】図１に基ずいて説明する。Ｚ状態とは前述
のように、Ｌ基準電圧より高くＨ基準電圧より低い状
態、つまりＬ状態で無くＨ状態でも無い状態である。従
って、Ｚ検知回路はＨ状態信号を反転するインバータ４
Ｂと、Ｌ状態信号を反転するインバータ５Ｂと、インバ
ータ４Ｂ及び５Ｂの出力信号を入力するＡＮＤゲート６
から構成されている。そしてＡＮＤゲート６から出力さ
れるＺ状態信号をＺラッチ素子７Ｚに一時記憶する。
のように、Ｌ基準電圧より高くＨ基準電圧より低い状
態、つまりＬ状態で無くＨ状態でも無い状態である。従
って、Ｚ検知回路はＨ状態信号を反転するインバータ４
Ｂと、Ｌ状態信号を反転するインバータ５Ｂと、インバ
ータ４Ｂ及び５Ｂの出力信号を入力するＡＮＤゲート６
から構成されている。そしてＡＮＤゲート６から出力さ
れるＺ状態信号をＺラッチ素子７Ｚに一時記憶する。
【００１５】Ｘ検知回路２０は、上記のＺ状態信号をＡ
ＮＤゲート６の出力から分岐して入力し、インバータ２
２でＺ状態信号を反転させＸ状態信号としたものであ
る。よって、Ｘ状態信号はＨ状態かＬ状態かのいずれか
の状態を意味している。このＸ状態信号をＸラッチ素子
７Ｘに一時記憶させ、そのＸ状態信号をＸ論理比較素子
２１で期待値Ｘと論理比較して論理比較結果出力端子９
に送出する。
ＮＤゲート６の出力から分岐して入力し、インバータ２
２でＺ状態信号を反転させＸ状態信号としたものであ
る。よって、Ｘ状態信号はＨ状態かＬ状態かのいずれか
の状態を意味している。このＸ状態信号をＸラッチ素子
７Ｘに一時記憶させ、そのＸ状態信号をＸ論理比較素子
２１で期待値Ｘと論理比較して論理比較結果出力端子９
に送出する。
【００１６】図２にこの発明の他の実施例を示す。図２
（Ａ）は図１と同じであり、Ｘ検値回路２０Ａはインバ
ータ２２で構成されている。図２（Ｂ）の実施例は、Ｈ
基準電圧用コンパレータ２出力のＨ状態信号と、Ｌ基準
電圧用コンパレータ３出力のＬ状態信号とをそれぞれ分
岐して入力する、ＯＲゲート２３で構成するＸ検知回路
２０Ｂである。Ｈ状態かＬ状態かのＸ状態信号を、Ｘラ
ッチ素子７Ｘに送出する。
（Ａ）は図１と同じであり、Ｘ検値回路２０Ａはインバ
ータ２２で構成されている。図２（Ｂ）の実施例は、Ｈ
基準電圧用コンパレータ２出力のＨ状態信号と、Ｌ基準
電圧用コンパレータ３出力のＬ状態信号とをそれぞれ分
岐して入力する、ＯＲゲート２３で構成するＸ検知回路
２０Ｂである。Ｈ状態かＬ状態かのＸ状態信号を、Ｘラ
ッチ素子７Ｘに送出する。
【００１７】図２（Ｃ）はＺ検知回路と共有するＸ検知
回路２０Ｃである。ＥＸＯＲゲート（イクスクリューシ
ヴ・オアゲート）２４で構成され、一の入力端子にはＡ
ＮＤゲート６のＺ状態信号が入力され、他の入力端子に
は論理比較反転信号２５が入力される。従って、論理比
較反転信号２５がＨであると、Ｘ検知回路２０Ｃの出力
はＺ状態信号がそのまま出力される。また論理比較反転
信号２５がＬであると、Ｘ検知回路２０Ｃの出力はＺ状
態信号が反転されて、Ｘ状態信号として出力される。こ
の信号はＺ、Ｘ共用のラッチ素子に一時記憶され、その
信号をＺ、Ｘ共用の論理比較素子で論理比較されて出力
される。
回路２０Ｃである。ＥＸＯＲゲート（イクスクリューシ
ヴ・オアゲート）２４で構成され、一の入力端子にはＡ
ＮＤゲート６のＺ状態信号が入力され、他の入力端子に
は論理比較反転信号２５が入力される。従って、論理比
較反転信号２５がＨであると、Ｘ検知回路２０Ｃの出力
はＺ状態信号がそのまま出力される。また論理比較反転
信号２５がＬであると、Ｘ検知回路２０Ｃの出力はＺ状
態信号が反転されて、Ｘ状態信号として出力される。こ
の信号はＺ、Ｘ共用のラッチ素子に一時記憶され、その
信号をＺ、Ｘ共用の論理比較素子で論理比較されて出力
される。
【００１８】つまり図２（Ｃ）の回路構成では、２種類
の状態検出を論理比較反転信号２５で切り分けて測定で
きるので、ラッチ素子と論理比較素子が少なくてすむ効
果もある。
の状態検出を論理比較反転信号２５で切り分けて測定で
きるので、ラッチ素子と論理比較素子が少なくてすむ効
果もある。
【００１９】
【発明の効果】この発明は、以上説明した様に構成され
ているので以下に記載されるような効果を奏する。Ａ／
Ｄコンバータ内蔵の論理ＩＣを測定するＩＣ試験装置に
おいて、従来はＡ／Ｄコンバータの出力信号のＬＳＢの
不定状態の測定を行うことが出来ずにドント・ケアでパ
スし、なんら判断はしなかった。このことは不良要因を
内在する被測定論理ＩＣを良と判断することを意味して
いた。
ているので以下に記載されるような効果を奏する。Ａ／
Ｄコンバータ内蔵の論理ＩＣを測定するＩＣ試験装置に
おいて、従来はＡ／Ｄコンバータの出力信号のＬＳＢの
不定状態の測定を行うことが出来ずにドント・ケアでパ
スし、なんら判断はしなかった。このことは不良要因を
内在する被測定論理ＩＣを良と判断することを意味して
いた。
【００２０】この発明は、Ａ／Ｄコンバータ出力信号の
ＬＳＢ等の不定状態の良否の判断まで、全ての信号の良
否判断ができるので、不良要因を内在する全ての被測定
論理ＩＣを排除することができるＩＣ試験装置であり、
その技術的効果は非常に大である。
ＬＳＢ等の不定状態の良否の判断まで、全ての信号の良
否判断ができるので、不良要因を内在する全ての被測定
論理ＩＣを排除することができるＩＣ試験装置であり、
その技術的効果は非常に大である。
【図１】本発明の一実施例の構成図である。
【図２】本発明の他の実施例の回路図である。
【図３】Ａ／Ｄコンバータ出力信号の取り得る状態図で
ある。
ある。
【図４】従来技術の構成図である。
１ 被試験用論理ＩＣ
２ Ｈ基準電圧用コンパレータ
３ Ｌ基準電圧用コンパレータ
４Ａ バッファゲート
４Ｂ インバータ
５Ａ バッファゲート
５Ｂ インバータ
６ ＡＮＤゲート
７ ラッチ
７Ｈ Ｈラッチ素子
７Ｌ Ｌラッチ素子
７Ｚ Ｚラッチ素子
７Ｘ Ｘラッチ素子
８ 論理比較回路
９ 論理比較結果出力端子
１０ ストローブパルス
２０ Ｘ検知回路
２１ Ｘ論理比較素子
２２ インバータ
２３ ＯＲゲート
２４ ＥＸＯＲゲート（イクスクリューシヴ・オアゲ
ート） ２５ 論理比較反転信号
ート） ２５ 論理比較反転信号
Claims (4)
- 【請求項１】 被試験用論理ＩＣ（１）の出力信号をＨ
基準電圧と比較するＨ基準電圧用コンパレータ（２）と
Ｌ基準電圧と比較するＬ基準電圧用コンパレータ（３）
を設け、それぞれの比較出力信号より得るＨ状態信号と
Ｌ状態信号とＺ状態信号とを一時記憶するラッチ（７）
にストローブパルス信号時に一時記憶し、上記ラッチ
（７）に一時記憶した信号を論理比較回路（８）で期待
値と論理比較し、比較結果の信号を論理比較結果出力端
子（９）より送出するＩＣ試験装置において、 上記被試験用論理ＩＣ（１）から出力される不定状態の
信号を上記Ｈ基準電圧用コンパレータ（２）と上記Ｌ基
準電圧用コンパレータ（３）の出力信号に基づき検出す
るＸ検知回路（２０）を設け、 上記Ｘ検知回路（２０）の出力信号を一時記憶するＸラ
ッチ素子（７Ｘ）を設け、 上記Ｘラッチ素子（７Ｘ）の信号と期待値Ｘと論理比較
するＸ論理比較素子（２１）を設け、 以上の構成を具備することを特徴とするＩＣ試験装置。 - 【請求項２】 上記Ｘ検知回路（２０）が、Ｚ検知回路
用のＡＮＤゲート（６）の出力信号を入力するインバー
タ（２２）で構成される請求項１記載のＩＣ試験装置。 - 【請求項３】 上記Ｘ検知回路（２０）が、Ｈ基準電圧
用コンパレータ（２）の出力信号とＬ基準電圧用コンパ
レータ（３）の出力信号とを入力するＯＲゲート（２
３）で構成される請求項１記載のＩＣ試験装置。 - 【請求項４】 上記Ｘ検知回路（２０）が、他の検知回
路と共用する回路とし、上記他の検知回路の出力信号と
論理比較反転信号（２５）とを入力するＥＸＯＲゲート
（２４）で構成される請求項１記載のＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18187794A JP3532617B2 (ja) | 1994-07-11 | 1994-07-11 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18187794A JP3532617B2 (ja) | 1994-07-11 | 1994-07-11 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0829494A JPH0829494A (ja) | 1996-02-02 |
| JP3532617B2 true JP3532617B2 (ja) | 2004-05-31 |
Family
ID=16108431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18187794A Expired - Fee Related JP3532617B2 (ja) | 1994-07-11 | 1994-07-11 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3532617B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748349B2 (ja) * | 2005-03-04 | 2011-08-17 | 横河電機株式会社 | テスタシミュレーション装置及びテスタシミュレーション方法 |
-
1994
- 1994-07-11 JP JP18187794A patent/JP3532617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0829494A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02105074A (ja) | 半導体集積回路 | |
| US4743842A (en) | Tri-state circuit tester | |
| JP3532617B2 (ja) | Ｉｃ試験装置 | |
| US5736849A (en) | Semiconductor device and test method for connection between semiconductor devices | |
| JP3537087B2 (ja) | 半導体装置及び半導体装置の検査方法 | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| US5471484A (en) | Method and apparatus for testing digital signals | |
| KR100457033B1 (ko) | 아날로그/디지탈변환기 | |
| US7135902B1 (en) | Differential signal generator having controlled signal rise and fall times with built-in test circuitry | |
| JP2001345699A (ja) | Ａ／ｄ変換器の試験回路及びその試験方法 | |
| JP2658912B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JP3465257B2 (ja) | Ｉｃテスタ | |
| JP2674338B2 (ja) | 半導体集積回路の試験回路 | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| US20230243886A1 (en) | Dft architecture for analog circuits | |
| JP3090240B2 (ja) | Ａｄ変換器試験装置 | |
| JP2610824B2 (ja) | ハイ・インピーダンス機能素子を備えた論理回路の測定装置 | |
| JPS63299411A (ja) | Ｄａコンバ−タテスト法 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JP4351786B2 (ja) | 集積回路 | |
| JP2003084045A (ja) | 半導体集積回路の試験装置および方法 | |
| JPS6337267A (ja) | デイジタル出力レベル検出回路 | |
| Ley | The integration of boundary-scan test methods to a mixed-signal environment | |
| JPH07198795A (ja) | 入出力バッファテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |