JPH0691464B2 - Ａ／ｄ変換器の試験装置 - Google Patents
Ａ／ｄ変換器の試験装置Info
- Publication number
- JPH0691464B2 JPH0691464B2 JP60093729A JP9372985A JPH0691464B2 JP H0691464 B2 JPH0691464 B2 JP H0691464B2 JP 60093729 A JP60093729 A JP 60093729A JP 9372985 A JP9372985 A JP 9372985A JP H0691464 B2 JPH0691464 B2 JP H0691464B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- waveform
- test
- test signal
- reproduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、A/D変換器の試験装置に係り、特に入力信号
のスルーレートに依存する動特性を試験するためのA/D
変換器の試験装置に関する。
のスルーレートに依存する動特性を試験するためのA/D
変換器の試験装置に関する。
近年、ビデオ信号処理、高速波形記録、一般計測などの
デジタル信号処理分野に於て高速A/D変換器の需要は急
速に高まっている。この様な状況の中で、A/D変換器の
使用条件における特性を試験するための動特性試験が重
要となってきている。特に、入力アナログ信号の単位時
間当りの振幅変化率を示す、いわゆるスルーレートに依
存した被試験A/D変換器の非直線性及び欠陥コードの有
無を効率良く試験する必要が生じている。
デジタル信号処理分野に於て高速A/D変換器の需要は急
速に高まっている。この様な状況の中で、A/D変換器の
使用条件における特性を試験するための動特性試験が重
要となってきている。特に、入力アナログ信号の単位時
間当りの振幅変化率を示す、いわゆるスルーレートに依
存した被試験A/D変換器の非直線性及び欠陥コードの有
無を効率良く試験する必要が生じている。
従来からの試験装置は６ビット・ａ−ｄ・チップ・ステ
ップス・アプザ・ペース・オブ・シグナル・プロセシン
グ（6bit a−d chip steps upthe pace of signal proc
essing（エレクトロニクデザイン1982.9/16,P89〜9
7））において述べられている。
ップス・アプザ・ペース・オブ・シグナル・プロセシン
グ（6bit a−d chip steps upthe pace of signal proc
essing（エレクトロニクデザイン1982.9/16,P89〜9
7））において述べられている。
第10図は、上記文献中に述べられている従来例の代表的
な試験装置である。図において、１はローパスフィルタ
（LPF）、２は被試験A/D変換器、３はD/A変換器、４は
鋸波発生器、５は差動増幅器、６はオシロスコープであ
る。鋸波発生器４の出力は、LPF1によってナイキスト周
波数以上の成分を除いた後に被試験A/D変換器２のアナ
ログ入力端に入力される。被試験A/D変換器２は、変換
クロックに同期したデジタルデータを出力する。デジタ
ルデータは被試験A/D変換器２以上の分解能及び変換速
度を有するD/A変換器３によって再度アナログ信号に変
換する。ここで、被試験A/D変換器２への入力鋸波波形
と再生鋸波波形の差分を差動増幅器５によって求めた波
形を、オシロスコープ６によって観測することにより、
その波形形状等から被試験A/D変換器２の非直線性、欠
陥コード等の動特性を知ることができる。以上の動作を
第11図（ａ）、（ｂ）、（ｃ）を用いて説明する。第11
図（ａ）の鋸波発生器４の出力波形と、第11図（ｂ）の
再生波形との差分は、第11図（ｃ）に示す様になる。こ
こで、被試験A/D変換器２の変換特性が理想的な階段状
の場合には、±1/2LSBの振幅を持つ連続した鋸波状の誤
差電圧を生ずるが、仮に第11図（ｂ）に破線で示す様な
欠陥コードが存在する場合には、第11図（ｅ）の様に不
連続を生じ容易に欠陥箇所を知ることができる。しか
し、上記方式は全入力信号レンジにおける均等なスルー
レート試験が可能な反面、差動増幅器５に高い同相除去
（CMRR）特性を要求され、同相除去比の低下する高速鋸
波に対しての試験は困難であった。このため上記装置
は、一般に鋸波のスルーレートが数V/ms以下の低い条件
において主として使用される。
な試験装置である。図において、１はローパスフィルタ
（LPF）、２は被試験A/D変換器、３はD/A変換器、４は
鋸波発生器、５は差動増幅器、６はオシロスコープであ
る。鋸波発生器４の出力は、LPF1によってナイキスト周
波数以上の成分を除いた後に被試験A/D変換器２のアナ
ログ入力端に入力される。被試験A/D変換器２は、変換
クロックに同期したデジタルデータを出力する。デジタ
ルデータは被試験A/D変換器２以上の分解能及び変換速
度を有するD/A変換器３によって再度アナログ信号に変
換する。ここで、被試験A/D変換器２への入力鋸波波形
と再生鋸波波形の差分を差動増幅器５によって求めた波
形を、オシロスコープ６によって観測することにより、
その波形形状等から被試験A/D変換器２の非直線性、欠
陥コード等の動特性を知ることができる。以上の動作を
第11図（ａ）、（ｂ）、（ｃ）を用いて説明する。第11
図（ａ）の鋸波発生器４の出力波形と、第11図（ｂ）の
再生波形との差分は、第11図（ｃ）に示す様になる。こ
こで、被試験A/D変換器２の変換特性が理想的な階段状
の場合には、±1/2LSBの振幅を持つ連続した鋸波状の誤
差電圧を生ずるが、仮に第11図（ｂ）に破線で示す様な
欠陥コードが存在する場合には、第11図（ｅ）の様に不
連続を生じ容易に欠陥箇所を知ることができる。しか
し、上記方式は全入力信号レンジにおける均等なスルー
レート試験が可能な反面、差動増幅器５に高い同相除去
（CMRR）特性を要求され、同相除去比の低下する高速鋸
波に対しての試験は困難であった。このため上記装置
は、一般に鋸波のスルーレートが数V/ms以下の低い条件
において主として使用される。
これに対して、入力アナログ信号のスルーレートが、数
V/μｓ以上といったビデオ信号に近い条件での動特性試
験としてソニー・テクトロニクス社発行の波形デジタイ
ザ解説書（1983）に記されている方式が知られている。
この装置は、第10図における被試験A/D変換器２のデジ
タルデータを直接メモリに記憶した後、計算機によるデ
ータ処理結果から動特性を知るものである。この場合、
入力アナログ波形として高精度の正弦波を使用し、計算
機による再生波形に正弦波の最小自乗近似を行なって理
想的正弦波を推定する。次に推定波形と再生波形の差分
を演算し、この結果から被試験A/D変換器２の動特性を
知る。しかし、この装置では入力アナログ波形として正
弦波を使用するため、特に波形頂部付近でのスルーレー
トは小さく、直流入力時と等価であり、この部分のスル
ーレート依存性を十分に試験できなかった。
V/μｓ以上といったビデオ信号に近い条件での動特性試
験としてソニー・テクトロニクス社発行の波形デジタイ
ザ解説書（1983）に記されている方式が知られている。
この装置は、第10図における被試験A/D変換器２のデジ
タルデータを直接メモリに記憶した後、計算機によるデ
ータ処理結果から動特性を知るものである。この場合、
入力アナログ波形として高精度の正弦波を使用し、計算
機による再生波形に正弦波の最小自乗近似を行なって理
想的正弦波を推定する。次に推定波形と再生波形の差分
を演算し、この結果から被試験A/D変換器２の動特性を
知る。しかし、この装置では入力アナログ波形として正
弦波を使用するため、特に波形頂部付近でのスルーレー
トは小さく、直流入力時と等価であり、この部分のスル
ーレート依存性を十分に試験できなかった。
本発明は、入力試験波形の各振幅値におけるスルーレー
トの差異を改善するとともに、正負のスルーレートに対
する被試験A/D変換器の動特性差の詳細な試験を可能に
することのできるA/D変換器の試験装置を提供すること
にある。
トの差異を改善するとともに、正負のスルーレートに対
する被試験A/D変換器の動特性差の詳細な試験を可能に
することのできるA/D変換器の試験装置を提供すること
にある。
本発明は、入力試験波形として高いスルーレートを持つ
三角波を使用し、これを再生した試験波形の立上り及び
立下り部のデータに基づいて算出した最小自乗近似直線
と再生試験波形との偏差より動特性を知るようにしたも
のである。
三角波を使用し、これを再生した試験波形の立上り及び
立下り部のデータに基づいて算出した最小自乗近似直線
と再生試験波形との偏差より動特性を知るようにしたも
のである。
以下、本発明の第１実施例について第１図及び第２図を
使用して説明する。
使用して説明する。
図において、２は被試験A/D変換器、３はD/A変換器、７
は高速かつ高直線性特性を有する三角波発生器、８は周
波数シンセサイザ、９は基準クロック発生器、10は分周
器、11はラッチ回路、12はディグリッチ回路、13はA/D
変換器、14はメモリ、15は計算機である。
は高速かつ高直線性特性を有する三角波発生器、８は周
波数シンセサイザ、９は基準クロック発生器、10は分周
器、11はラッチ回路、12はディグリッチ回路、13はA/D
変換器、14はメモリ、15は計算機である。
被試験A/D変換器２は並列形（フラッシュ形）であり、
その構成はアナログ入力に対して変換ビット数に応じた
線数の比較器と、該線数の比較器の比較結果を夫々その
ままビットデータとして取込み、ラッチするラッチレジ
スタと、該ラッチデータをエンコードするエンコーダよ
り成る。例えば、８ビッドディジタル出力形であれば、
比較器の数は28＝256個であり、エンコーダはこの256個
のディジタルデータを８ビットデータにエンコードする
機能を持たせる。かかる構成にあっては、ラッチレジス
タのラッチタイミングとしてクロックが印加される。
その構成はアナログ入力に対して変換ビット数に応じた
線数の比較器と、該線数の比較器の比較結果を夫々その
ままビットデータとして取込み、ラッチするラッチレジ
スタと、該ラッチデータをエンコードするエンコーダよ
り成る。例えば、８ビッドディジタル出力形であれば、
比較器の数は28＝256個であり、エンコーダはこの256個
のディジタルデータを８ビットデータにエンコードする
機能を持たせる。かかる構成にあっては、ラッチレジス
タのラッチタイミングとしてクロックが印加される。
被試験A/D変換器２には基準クロック発生器９より発生
した第２図に示す変換クロックfSPLが入力される。三角
波発生器７より発生した三角波波形と変換クロック間の
相互の位相関係を同期し、再生波形の安定度を向上する
ため基準クロック発生器９より変換クロックに位相同期
した同期信号を発生する。これを周波数シンセサイザ８
の基準信号とする。更に、三角波発生器７の出力信号と
位相同期するために変換クロックと出力三角波間の位相
関係を同期する。被試験A/D変換器２の出力デジタルデ
ータは、変換クロックを分周器10によってｎ分周（ｎは
自然数）したクロックをラッチ回路11に加えることによ
って変換クロック周波数の1/n毎にラッチする。ラッチ
回路11を設けることによって、被試験A/D変換器２の出
力デジタルデータ間に生じるスキュー（ビットデータ間
の時間ずれ）を軽減し、D/A変換器３の出力に生ずるグ
リッチ（スイッチ切換えによるスパイク）を低減する。
ラッチ後の出力デジタルデータはD/A変換器３によって
再度アナログ信号に変換する。更に、D/A変換器３の出
力に生じたグリッチを低減するためにディグリッチ回路
12を通過させる。再生出力波形は、変換クロック周波数
をfSPL、試験三角波周波数をfSG＋Δｆ、分周数ｎとし
た場合に、fSG＝fSPL/nなる条件において周波数Δｆに
変換される。この再生波形を直接オシロスコープ等で観
察することによって簡易的な試験が可能である。しか
し、Δｆを小さく設定することによって再生波形は被試
験A/D変換器２より低速高精度のA/D変換器13を使用して
容易にデジタル信号解析ができる。A/D変換器13によっ
て再生波形一周期分の波形データをA/D変換し、メモリ1
4に記憶した後、計算機15による解析を行なう。
した第２図に示す変換クロックfSPLが入力される。三角
波発生器７より発生した三角波波形と変換クロック間の
相互の位相関係を同期し、再生波形の安定度を向上する
ため基準クロック発生器９より変換クロックに位相同期
した同期信号を発生する。これを周波数シンセサイザ８
の基準信号とする。更に、三角波発生器７の出力信号と
位相同期するために変換クロックと出力三角波間の位相
関係を同期する。被試験A/D変換器２の出力デジタルデ
ータは、変換クロックを分周器10によってｎ分周（ｎは
自然数）したクロックをラッチ回路11に加えることによ
って変換クロック周波数の1/n毎にラッチする。ラッチ
回路11を設けることによって、被試験A/D変換器２の出
力デジタルデータ間に生じるスキュー（ビットデータ間
の時間ずれ）を軽減し、D/A変換器３の出力に生ずるグ
リッチ（スイッチ切換えによるスパイク）を低減する。
ラッチ後の出力デジタルデータはD/A変換器３によって
再度アナログ信号に変換する。更に、D/A変換器３の出
力に生じたグリッチを低減するためにディグリッチ回路
12を通過させる。再生出力波形は、変換クロック周波数
をfSPL、試験三角波周波数をfSG＋Δｆ、分周数ｎとし
た場合に、fSG＝fSPL/nなる条件において周波数Δｆに
変換される。この再生波形を直接オシロスコープ等で観
察することによって簡易的な試験が可能である。しか
し、Δｆを小さく設定することによって再生波形は被試
験A/D変換器２より低速高精度のA/D変換器13を使用して
容易にデジタル信号解析ができる。A/D変換器13によっ
て再生波形一周期分の波形データをA/D変換し、メモリ1
4に記憶した後、計算機15による解析を行なう。
次に解析手法について述べる。例として三角波に対する
被試験A/D変換器２のA/D変換後の４サイクル分（4LSB
分）の再生波形を第３図（ａ）に示す。図中、黒点印は
被試験A/D変換器２のサンプリング点を示している。A/D
変換器の試験では、各変換レベルの値が期待レベルと一
致しているか否かを判断する必要があり、自動試験では
総サンプリングデータ中から変換レベルを正確に識別す
る必要がある。ここでは、第３図（ａ）に示した60点の
サンプリングデータより構成される図示〜までの４
レベルにおいてのレベルを求める場合について説明す
る。各レベルの遷移点では被試験A/D変換器２内部の比
較特性によって一般にレベルの不確定領域を生じ、変換
レベルの正しい識別を困難にする。ここで、第３図
（ａ）に示す様に、データを順次大小比較を行なってい
くことによって、Ａ点とＢ点間、或いはＡ′点とＢ′点
間と言った不確定領域を検出することができる。従っ
て、Ｂ点及びＡ′点の中間点Ｃ前後のデータを求めるこ
とによって容易に正確な識別ができる。以上の操作を
〜に対して行なうことで、第３図（ｂ）にＸ印で示す
様に、各々の変換レベルを識別することができ、更に被
試験A/D変換器２の全入力レベルに亘って行なうことに
より動特性を知ることができる。
被試験A/D変換器２のA/D変換後の４サイクル分（4LSB
分）の再生波形を第３図（ａ）に示す。図中、黒点印は
被試験A/D変換器２のサンプリング点を示している。A/D
変換器の試験では、各変換レベルの値が期待レベルと一
致しているか否かを判断する必要があり、自動試験では
総サンプリングデータ中から変換レベルを正確に識別す
る必要がある。ここでは、第３図（ａ）に示した60点の
サンプリングデータより構成される図示〜までの４
レベルにおいてのレベルを求める場合について説明す
る。各レベルの遷移点では被試験A/D変換器２内部の比
較特性によって一般にレベルの不確定領域を生じ、変換
レベルの正しい識別を困難にする。ここで、第３図
（ａ）に示す様に、データを順次大小比較を行なってい
くことによって、Ａ点とＢ点間、或いはＡ′点とＢ′点
間と言った不確定領域を検出することができる。従っ
て、Ｂ点及びＡ′点の中間点Ｃ前後のデータを求めるこ
とによって容易に正確な識別ができる。以上の操作を
〜に対して行なうことで、第３図（ｂ）にＸ印で示す
様に、各々の変換レベルを識別することができ、更に被
試験A/D変換器２の全入力レベルに亘って行なうことに
より動特性を知ることができる。
ここで、第３図（ｂ）における各Ｘ点の座標は（X1、
Y1）、（X2、Y2）、（X3、Y3）、（X4、Y4）で与えら
れ、これよりｙ＝ax＋ｂが算出される。この場合のａ及
びｂは次式で与えられる。
Y1）、（X2、Y2）、（X3、Y3）、（X4、Y4）で与えら
れ、これよりｙ＝ax＋ｂが算出される。この場合のａ及
びｂは次式で与えられる。
（但し、ｎ＝１、２、３……ｎ） いま、被試験A/D変換器の変換レベルを重ねた特性が第
４図（ａ）の実線に示す様に正負のスルーレートに対し
て異なる動特性を示す場合に、実線のデータに対して最
小自乗法によって求めた理想直線ａ〜ｂ及びｂ〜ｃから
実線との差分を求めることによって第４図（ｂ）のよう
な動特性を示す偏差を定量的に知ることができる。
４図（ａ）の実線に示す様に正負のスルーレートに対し
て異なる動特性を示す場合に、実線のデータに対して最
小自乗法によって求めた理想直線ａ〜ｂ及びｂ〜ｃから
実線との差分を求めることによって第４図（ｂ）のよう
な動特性を示す偏差を定量的に知ることができる。
即ち、第５図に示すように、ａ〜ｂ〜ｃ間の実際のデー
タを示す実線Ａ、Ｂに対し、最小自乗法によって求めた
理想直線y1、y2から、変換特性の誤差Ｅを（Ａ−y1）及
び（Ｂ−y2）により求めることができる。従って、ａ〜
ｂ〜ｃ間の最大、最小値を求めることにより、試験スル
ーレートでの非直線性、欠陥コード等を規定することが
可能となる。
タを示す実線Ａ、Ｂに対し、最小自乗法によって求めた
理想直線y1、y2から、変換特性の誤差Ｅを（Ａ−y1）及
び（Ｂ−y2）により求めることができる。従って、ａ〜
ｂ〜ｃ間の最大、最小値を求めることにより、試験スル
ーレートでの非直線性、欠陥コード等を規定することが
可能となる。
以上述べた様に、本実施例によれば、従来例の鋸波波形
による試験に比較して差動増幅器を使用しないために高
速かつ高直線性特性を有する三角波による試験が可能と
なり、高い正負のスルーレート条件における全入力レベ
ルに亘る定量試験ができる。また、予め設定した理想特
性からの許容偏差値との大小比較を行なうことで自動試
験も可能となる。
による試験に比較して差動増幅器を使用しないために高
速かつ高直線性特性を有する三角波による試験が可能と
なり、高い正負のスルーレート条件における全入力レベ
ルに亘る定量試験ができる。また、予め設定した理想特
性からの許容偏差値との大小比較を行なうことで自動試
験も可能となる。
第６図は本発明の他の実施例を示すブロック図である
（図中、第１図と同一であるものには同一の引用数字を
用いている）。本実施例は、第１図のラッチ回路11以後
の構成を高速度のメモリ16、計算機15及びXYプロッタ17
より成る構成に変えたものである。本実施例において
も、基準クロック発生器９、周波数シンセサイザ８、三
角波発生器７は第１実施例と同様の理由によって変換ク
ロック周波数fSPLと試験三角波周波数fSG間の位相同期
が行なわれる。被試験A/D変換器２の出力デジタルデー
タは計算機15によってデータ並び換えの操作が行なわ
れ、波形再生が行なわれる。本実施例では、第１実施例
に比べて波形再生にD/A変換器を使用しないため、D/A変
換器の誤差を含まない利点がある。
（図中、第１図と同一であるものには同一の引用数字を
用いている）。本実施例は、第１図のラッチ回路11以後
の構成を高速度のメモリ16、計算機15及びXYプロッタ17
より成る構成に変えたものである。本実施例において
も、基準クロック発生器９、周波数シンセサイザ８、三
角波発生器７は第１実施例と同様の理由によって変換ク
ロック周波数fSPLと試験三角波周波数fSG間の位相同期
が行なわれる。被試験A/D変換器２の出力デジタルデー
タは計算機15によってデータ並び換えの操作が行なわ
れ、波形再生が行なわれる。本実施例では、第１実施例
に比べて波形再生にD/A変換器を使用しないため、D/A変
換器の誤差を含まない利点がある。
次に以上の変換過程を第７図を用いて詳細に説明する。
入力信号周波数fSGが、ナイキスト周波数（＝fSPL/2）
に近いような試験を行なう場合、入力信号一周期当りの
サンプリング点数は十分な値を得ることができず、試験
に十分な波形情報を得ることは難しくなる。しかし、第
７図の様に入力信号が一定の繰返し周期を持つ場合に
は、数周期分の入力信号波形中から異なるサンプリング
情報を得ることによって入力信号一周期当りのサンプリ
ング点数を等価的に増加することができる。第７図
（ａ）の繰返し入力三角波波形を３周期に亘って第７図
（ｂ）に示す様に変換クロックによりA/D変換器２でA/D
変換して第７図（ｃ）を得る。これを計算機15によって
第７図（ｄ）の様に並び換えた後に出力デジタルコード
に応じたレベルに変換する。これによって図（ａ）の一
周期当りに比較して３倍のサンプリング点数を持つ再生
波形を得ることができる。ここで、入力信号周波数をf
SG、データ取込み繰返し周期をＭ、変換クロック周波数
をfSPLとした時に、入力信号一周期当りのサンプリング
点数をＮ個得たい場合には、fSPL＝N/M・fSGとなる条件
を満たすのみで良い。再生波形に対する変換レベルの識
別方法及び理想特性からの偏差の求め方は、第１実施例
と同様である。
入力信号周波数fSGが、ナイキスト周波数（＝fSPL/2）
に近いような試験を行なう場合、入力信号一周期当りの
サンプリング点数は十分な値を得ることができず、試験
に十分な波形情報を得ることは難しくなる。しかし、第
７図の様に入力信号が一定の繰返し周期を持つ場合に
は、数周期分の入力信号波形中から異なるサンプリング
情報を得ることによって入力信号一周期当りのサンプリ
ング点数を等価的に増加することができる。第７図
（ａ）の繰返し入力三角波波形を３周期に亘って第７図
（ｂ）に示す様に変換クロックによりA/D変換器２でA/D
変換して第７図（ｃ）を得る。これを計算機15によって
第７図（ｄ）の様に並び換えた後に出力デジタルコード
に応じたレベルに変換する。これによって図（ａ）の一
周期当りに比較して３倍のサンプリング点数を持つ再生
波形を得ることができる。ここで、入力信号周波数をf
SG、データ取込み繰返し周期をＭ、変換クロック周波数
をfSPLとした時に、入力信号一周期当りのサンプリング
点数をＮ個得たい場合には、fSPL＝N/M・fSGとなる条件
を満たすのみで良い。再生波形に対する変換レベルの識
別方法及び理想特性からの偏差の求め方は、第１実施例
と同様である。
尚、本発明の実現に際しては、三角発生器７が高速でし
かも被試験A/D変換器２の直線性よりも優れた直線性を
備えていることが要求されるのであるが、高い直線性の
得られない場合には次の方法により、これを改善するこ
とができる。
かも被試験A/D変換器２の直線性よりも優れた直線性を
備えていることが要求されるのであるが、高い直線性の
得られない場合には次の方法により、これを改善するこ
とができる。
即ち、第８図のように、第６図に示した構成に対し、三
角波波形の直線性を予め較正する機能を持たせることに
より実現できる。この機能は、基準電圧発生器18、電圧
比較器19、同期信号発生器20、カウンタ21、及びメモリ
22を付加することにより実現することができる。
角波波形の直線性を予め較正する機能を持たせることに
より実現できる。この機能は、基準電圧発生器18、電圧
比較器19、同期信号発生器20、カウンタ21、及びメモリ
22を付加することにより実現することができる。
第９図に示すような三角波発生器７の出力波形は、電圧
比較器19及び同期信号発生器20に印加され、基準電圧Vs
と三角波が交叉する点を変化点とした出力波形25及び三
角波の頂点に同期した矩形波の出力波形24が得られる。
出力波形25はVsのレベル値に応じてパルス間隔が変化す
る。従って、Vsを連続的に変化させ、その各々における
出力波形24との時間差をカウンタ21によって測定するこ
とにより、直線性データ（較正された情報）が得られ、
これがメモリ22に格納される。被試験A/D変換器２の再
生波形データは、較正情報によって計算機15によって補
正する。この様な構成によって入力三角波波形の直線性
補正が可能となり試験制度の向上が図れる。
比較器19及び同期信号発生器20に印加され、基準電圧Vs
と三角波が交叉する点を変化点とした出力波形25及び三
角波の頂点に同期した矩形波の出力波形24が得られる。
出力波形25はVsのレベル値に応じてパルス間隔が変化す
る。従って、Vsを連続的に変化させ、その各々における
出力波形24との時間差をカウンタ21によって測定するこ
とにより、直線性データ（較正された情報）が得られ、
これがメモリ22に格納される。被試験A/D変換器２の再
生波形データは、較正情報によって計算機15によって補
正する。この様な構成によって入力三角波波形の直線性
補正が可能となり試験制度の向上が図れる。
以上説明した通り、本発明によれば、A/D変換器の全変
換レベルに対して均一のスルーレート条件における試験
が可能である。更に、波形再生をデジタル演算によって
行なうため、再生波形データの立上り及び立下り部分の
各々に対して最小自乗近似直線を求めることが容易にで
き再生波形に対して基準直線を与えることができる。ま
た、入力信号一周期当りのサンプリング点数Ｎと、デー
タ取込み繰返し周期Ｍとの間の関係をfSPL＝N/M・fSGと
し、試験を行なう場合の自由度を大きくしたので、この
条件を満足させることによって、容易に入力信号一周期
当りのサンプリング点数を充分に増加させた再生波形を
得ることができる。従って、この基準直線と再生波形デ
ータとの差から正負の均一スルーレート条件におけるA/
D変換器の動特性を容易に詳細に知ることが可能であ
る。また、サンプリング点数Ｎは正の整数になるため前
記の出力デジタルデータの演算処理を容易に計算機処理
することができる。よって、試験スルーレート下におけ
る被試験A/D変換器の発生する最大変換誤差の規定が容
易にできる。
換レベルに対して均一のスルーレート条件における試験
が可能である。更に、波形再生をデジタル演算によって
行なうため、再生波形データの立上り及び立下り部分の
各々に対して最小自乗近似直線を求めることが容易にで
き再生波形に対して基準直線を与えることができる。ま
た、入力信号一周期当りのサンプリング点数Ｎと、デー
タ取込み繰返し周期Ｍとの間の関係をfSPL＝N/M・fSGと
し、試験を行なう場合の自由度を大きくしたので、この
条件を満足させることによって、容易に入力信号一周期
当りのサンプリング点数を充分に増加させた再生波形を
得ることができる。従って、この基準直線と再生波形デ
ータとの差から正負の均一スルーレート条件におけるA/
D変換器の動特性を容易に詳細に知ることが可能であ
る。また、サンプリング点数Ｎは正の整数になるため前
記の出力デジタルデータの演算処理を容易に計算機処理
することができる。よって、試験スルーレート下におけ
る被試験A/D変換器の発生する最大変換誤差の規定が容
易にできる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図における各部の動作波形図、第３図（ａ）、
（ｂ）は第１図の実施例の変換レベル検出の説明図、第
４図（ａ）、（ｂ）及び第５図は動特性による理想特性
からの偏差を求める説明図、第６図は本発明の他の実施
例を示すブロック図、第７図（ａ）、（ｂ）、（ｃ）、
（ｄ）は第６図の実施例における波形再生の説明図、第
８図は第６図の実施例の変形例を示すブロック図、第９
図は第８図における各部の動作波形図、第10図は従来例
図、第11図はタイムチャートである。 １…ローパスフィルタ、２…被試験A/D変換器、３…D/A
変換器、４…鋸波発生器、５…差動増幅器、６…オシロ
スコープ、７…三角波発生器、８…周波数シンセサン
ザ、９…基準クロック発生器、10…分周器、11…ラッチ
回路、12…ディグリッチ回路、13…A/D変換器、14,22…
メモリ、15…計算機、16…高速メモリ、17…XYプロッ
タ、18…基準電圧発生器、19…電圧比較器、20…同期信
号発生器、21…カウンタ。
第１図における各部の動作波形図、第３図（ａ）、
（ｂ）は第１図の実施例の変換レベル検出の説明図、第
４図（ａ）、（ｂ）及び第５図は動特性による理想特性
からの偏差を求める説明図、第６図は本発明の他の実施
例を示すブロック図、第７図（ａ）、（ｂ）、（ｃ）、
（ｄ）は第６図の実施例における波形再生の説明図、第
８図は第６図の実施例の変形例を示すブロック図、第９
図は第８図における各部の動作波形図、第10図は従来例
図、第11図はタイムチャートである。 １…ローパスフィルタ、２…被試験A/D変換器、３…D/A
変換器、４…鋸波発生器、５…差動増幅器、６…オシロ
スコープ、７…三角波発生器、８…周波数シンセサン
ザ、９…基準クロック発生器、10…分周器、11…ラッチ
回路、12…ディグリッチ回路、13…A/D変換器、14,22…
メモリ、15…計算機、16…高速メモリ、17…XYプロッ
タ、18…基準電圧発生器、19…電圧比較器、20…同期信
号発生器、21…カウンタ。
Claims (1)
- 【請求項１】試験信号を発生して被試験A/D変換器に供
給する試験信号発生手段と、サンプルクロックを発生し
て前記被試験A/D変換器に入力するクロック発生手段
と、被試験A/D変換器の出力デジタルデータから入力試
験波形を再生するための再生手段と、該再生手段の再生
した波形の立上り部と立下り部について最小自乗法によ
り理想直線を得る演算手段と、該演算手段による理想直
線上のデータと前記再生波形の実データとの偏差を求め
る手段とによって構成されるA/D変換器の動特性試験装
置において、前記試験信号発生手段の発生する試験信号
の周波数fSG、前記クロック発生手段の発生するサンプ
ルクロックの周波数fSPL、出力デジタルデータから再生
した入力信号一周期のサンプリング点数N,およびデータ
取込み繰り返し周期Ｍの間の関係を、fSPL＝N/M・f
SG（但しM,Nは自然数）とし、且つ、前記試験信号発生
手段としての三角波試験信号電圧を発生する手段と、該
手段の発生する三角波試験信号電圧を基準電圧と比較し
て三角波形の直線性較正情報を発生する手段と、前記再
生手段としての前記直線性較正情報に基づいて被試験A/
D変換器の出力再生波形の直線性を較正する再生手段と
を設けたことを特徴とするA/D変換器の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093729A JPH0691464B2 (ja) | 1985-05-02 | 1985-05-02 | Ａ／ｄ変換器の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093729A JPH0691464B2 (ja) | 1985-05-02 | 1985-05-02 | Ａ／ｄ変換器の試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61253934A JPS61253934A (ja) | 1986-11-11 |
| JPH0691464B2 true JPH0691464B2 (ja) | 1994-11-14 |
Family
ID=14090497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093729A Expired - Lifetime JPH0691464B2 (ja) | 1985-05-02 | 1985-05-02 | Ａ／ｄ変換器の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691464B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH034621A (ja) * | 1989-06-01 | 1991-01-10 | Gifu Univ | サンプリング方法およびその装置 |
| JPH0327131U (ja) * | 1989-07-26 | 1991-03-19 | ||
| US8902097B2 (en) | 2010-09-30 | 2014-12-02 | Analogic Corporation | Non-linear data acquisition |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58174861A (ja) * | 1982-04-07 | 1983-10-13 | Sony Tektronix Corp | アナログ・デジタル変換器の特性測定装置 |
| JPS59223018A (ja) * | 1983-05-31 | 1984-12-14 | Sharp Corp | Ａ−ｄコンバ−タの評価方法 |
-
1985
- 1985-05-02 JP JP60093729A patent/JPH0691464B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61253934A (ja) | 1986-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060238398A1 (en) | Analog to digital conversion method using track/hold circuit and time interval analyzer, and an apparatus using the time method | |
| Stenbakken et al. | Time-base nonlinearity determination using iterated sine-fit analysis | |
| JP3286844B2 (ja) | 信号パルス列の時間又は位相位置を正確にディジタル的に決定する方法と装置 | |
| US20020136337A1 (en) | Method and apparatus for high-resolution jitter measurement | |
| JP3960858B2 (ja) | アナログ／ディジタル信号変換方法 | |
| EP0191478B1 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| US6531972B2 (en) | Apparatus and method including an efficient data transfer for analog to digital converter testing | |
| JPH0691464B2 (ja) | Ａ／ｄ変換器の試験装置 | |
| GB1562853A (en) | Corona discharge detection apparatus | |
| Alegria et al. | Standard histogram test precision of ADC gain and offset error estimation | |
| JPS6394170A (ja) | セトリング特性測定方法 | |
| JP2561816B2 (ja) | タイミング較正方法 | |
| US6516290B1 (en) | Method for measuring the nonlinearity of an analog front end system | |
| Rapuano et al. | The documentary standards of the IEEE technical committee 10 | |
| Linnenbrink | Waveform recorder testing: IEEE Standard 1057 and you | |
| US20030220758A1 (en) | Method for testing an AD-converter | |
| Balestrieri et al. | DAC testing: recent research directions | |
| JPH02140018A (ja) | 信号レベル検出装置 | |
| Sounders et al. | Measurement of the transient versus steady-state response of waveform recorders | |
| JPH09312569A (ja) | Ｄａコンバータ試験装置及びこの装置を用いた半導体試験装置 | |
| Souders | Data converter test methods | |
| SU1734239A1 (ru) | Способ измерени вли ни сигнала цветности на сигнал ркости телевизионного тракта | |
| JPH0630445B2 (ja) | Ｄ／ａ変換器の試験方法 | |
| D'Arco et al. | Design of a test equipment for DAC's performance assessment | |
| Baccigalupi et al. | Evaluating the uncertainty of dynamic signals sampled by ADCs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |