JP3960858B2 - アナログ/ディジタル信号変換方法 - Google Patents
アナログ/ディジタル信号変換方法 Download PDFInfo
- Publication number
- JP3960858B2 JP3960858B2 JP2002155715A JP2002155715A JP3960858B2 JP 3960858 B2 JP3960858 B2 JP 3960858B2 JP 2002155715 A JP2002155715 A JP 2002155715A JP 2002155715 A JP2002155715 A JP 2002155715A JP 3960858 B2 JP3960858 B2 JP 3960858B2
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- analog signal
- signal
- digital signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1265—Non-uniform sampling
- H03M1/127—Non-uniform sampling at intervals varying with the rate of change of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明はアナログ信号の処理に関し、より詳細には、特徴的な信号事象を表すタイムスタンプの使用により容易とされた、アナログ信号をディジタルフォーマットに変換することに関する。
【0002】
【従来の技術】
アナログ信号は、多様な種類のデバイスやシステムで普通に用いられている。多くのシステムは、システムの一部分から別の部分に情報を転送するためにアナログ信号を利用している。アナログ信号を利用するシステムまたはデバイスの一般的な例は、センサである。現実世界で遭遇する多くの実用的な場面で、アナログ信号をディジタル表現に変換する必要のある場合は多く、または少なくとも望ましい。このことは、アナログ信号を処理し分析するためにディジタル方法が主に利用されている場合に特に当てはまる。
【0003】
例えば、集積回路(IC)の製造業者の多くは、製造中のIC製品を試験するためにある種の自動試験装置(ATE)を利用している。ATEは圧倒的にディジタル技術に基づいて実現されるが、製造されている現在のICの多くはある種のアナログ出力信号を発生する。これは、現在のシステムオンチップデバイスが概念段階から製品段階に移行するにつれて、ますます当てはまるようになっている。ATEの設計者及び利用者の問題は、いかにしてアナログ信号をディジタルATEによって利用可能な形式に変換するか、ということである。
【0004】
アナログ信号をディジタル表現に変換する従来の手法は、アナログ/ディジタル変換器(ADC)を利用することである。従来のADCは、時間的に連続し、多くは決まった間隔を持つ点でアナログ信号または波形の振幅をサンプリング(標本化)する。サンプリングされた振幅値は、種々の手法のうちの1つによってディジタル形式に変換される(すなわちディジタル化される)。一度ディジタル化されると、アナログ信号は、ADCによってサンプリングされた振幅を表現するディジタル値の時系列によって表現される。一般に利用されるADC手法のうち、当技術分野で周知なものは、デルタ・シグマ型変調器ベースのADC、逐次近似型ADC、及びいわゆるフラッシュADC等のオーバーサンプリング変換器である。これらの技術は、それぞれ究極的には一列のディジタルワードを発生し、各ワードは一定の時間間隔で時系列にサンプリングした振幅値をディジタル形式で表現する。
【0005】
従来の時間サンプリングアナログ/ディジタル変換は、アナログ信号からディジタル形式へと高い忠実度で変換することができる一方、従来のADCは場合によってはその実装が高くつくことがある。特に、従来のADC技術の多くは簡単かつ正確なオンチップ実装に適しているとは言えない。このことは、特に組み込み自己試験(BIST)のためまたは外部ディジタルATEと共に利用するためにアナログ信号のオンチップ変換を考慮したときに当てはまる。同様に、アナログデバイスとATEとの間のインターフェースとして従来のADC手法を使用すると、多くの問題を生じる可能性があり、これらの問題のうちのいずれも、従来の時間サンプリングADCにより生成される、大抵は高データレートのディジタル信号に適応するために、ATEに特別の専用リソースが必要となる。
【0006】
デバイスの試験における従来のADCの利用の代替方法として興味深いものは、周波数測定を伴ういわゆる発振BISTの利用である。発振BISTの方法は、増幅器を使用して試験中に回路を一時的に「変化」させることができるような回路をアナログデバイスまたはアナログ回路内に組み込んで、デバイスを発振させる。被試験回路の発振周波数及び振幅特性は、回路の特性に直接関連するので、デバイスがその動作上の要求に適合しているか否かについての判定は、多くの場合その発振に基づいて行なうことができる。さらに、ATEの大半はかなり正確に周波数を測定することができるので、多くの場合従来のATEを用いて上記判定を行うことができる。残念なことに、被試験デバイスが動作しかつ仕様に合っているか否かを判定するためにわずか1つまたは2つの値、つまり発信周波数とオプションの発信の電圧しか抽出されないので、発振BISTは、現在のアナログ信号デバイス及び混合信号デバイスにおいて利用されているアナログ回路の一部にしか適用することができない。加えて、発振BISTは、特に発振過渡期に関して低い周波数及び/または長い整定時間を持つ回路を取り扱うときは、許容しがたいほど長い時間がかかることがある。
【0007】
【発明が解決しようとする課題】
従って、アナログ信号をアナログ信号の主特性を保存するディジタル表現に変換し、その一方実装コストを最小にする方法及び装置が必要とされている。加えて、このような方法及び装置を任意のアナログ信号に適用でき、かつオンチップまたはオフチップのいずれかで効率的に実装できることは有益である。このような方法及び装置は、ATEのようなディジタルシステムによるアナログ信号の処理及び試験に変換が関連する場合は特に、アナログ/ディジタル信号変換の分野における長年の要望を解決する。
【0008】
【課題を解決するための手段】
本発明は、アナログ信号をディジタル表現に変換する新規な方法及び装置である。本発明の方法及び装置によって発生されるアナログ信号のディジタル表現は、時系列に基づくが、従来のように振幅系列には基づいていない。従来のADCは、所定の時間または等価的な所定の時間事象のセットで、ディジタル化された振幅サンプルの系列を発生する。従来のADCとは異なり、本発明の方法及び装置は、アナログ信号内での所定の振幅事象のセットの発生時にまたはこれに対応して、ディジタル化された時間サンプルの系列を発生する。本発明は、本質的にアナログ信号を一連の事象にマッピングし、またこれらの事象の発生時間を記録する。事象の発生時間の記録はタイムスタンプの系列と考えることができる。本発明の方法及び装置によりアナログ信号に対して生成されたタイムスタンプ系列は、該タイムスタンプ系列に関連付けられた事象の知識と組み合されて、タイムスタンプから信号を再構成するための十分な情報を提供する。
【0009】
本発明の1つの態様では、アナログ信号をN個のディジタル信号表現に変換する方法が提供される。特にアナログ信号は、出力でアナログ信号を発生する被試験デバイスからの信号でも、または被試験デバイスの内部への信号であってもよい。前記方法は、アナログ信号の振幅をN個の基準振幅と比較して、アナログ振幅が各基準振幅より大きいかまたは小さいかを判定するステップを含む。ここで、Nは1以上の整数である。前記方法は、アナログ振幅がそれぞれの基準振幅より大きい場合、対応するディジタル信号に第1の論理レベルを発生するステップをさらに含む。発生ステップは、アナログ振幅がそれぞれの基準振幅より小さい場合、対応するディジタル信号に第2の論理レベルを発生することをさらに含む。発生ステップ及び比較ステップは、ディジタル信号が複数のアナログ信号振幅事象についての表現を含むまで実行される。
【0010】
比較ステップは、アナログ信号におけるアナログ振幅をN個の基準振幅と並行して同時に比較すること、または、すべての基準振幅と比較されるまで、アナログ信号におけるアナログ振幅をN個の基準振幅のそれぞれ1つと順次比較することのいずれかを含む。
【0011】
本発明の別の態様では、被試験デバイスからのアナログ信号をディジタル信号表現に変換する方法が提供される。前記方法は、アナログ信号の振幅事象を基準振幅と比較して、アナログ信号における振幅事象が基準振幅より大きいかまたは小さいかを判定するステップを含む。前記方法は、振幅事象が基準振幅より大きい場合ディジタル信号に第1の論理レベルを発生し、振幅事象が基準振幅より小さい場合ディジタル信号に第2の論理レベルを発生するステップをさらに含む。前記方法は、アナログ信号における複数の振幅事象のディジタル信号表現を求めるために、一定期間前記比較ステップと発生ステップを繰り返すステップをさらに含む。本発明によれば、振幅事象は、アナログ信号の振幅が基準振幅より大きいかまたは小さいかのいずれかである時間の長さである。
【0012】
本発明のさらに別の態様では、アナログ信号をN個のディジタル信号表現に変換する装置が提供される。特にアナログ信号は、出力からアナログ信号を発生する被試験デバイスからの信号であることができる。装置は、装置入力、N個の比較器、及びN個の装置出力を含み、Nは1以上の整数である。各比較器は、第1の入力、第2の入力、及び出力を有する。各比較器の第1の入力は装置の入力に接続されており、時間の関数として変化するアナログ振幅値を受け取る。各比較器の第2の入力は、N個の振幅基準値のうちの別々の1つを受け取る。各比較器は、比較器出力でディジタル信号を発生する。各比較器の出力は、N個の装置出力のうちの別々の1つに接続されている。装置はスタンドアロンとして実現することも、オンボードの組み込み試験回路の一部としてデバイス内に組み込むこともできる。
【0013】
本発明のさらに別の態様では、アナログ信号をディジタル表現に変換するシステムが提供される。システムは、本発明のアナログ/ディジタル変換装置を含む。装置は、アナログ信号を受け取る入力とN個の装置出力を有する。ここで、Nは1以上の整数である。アナログ信号は、被試験デバイスの出力信号でも、被試験デバイスの内部への信号であってもよい。装置は、それぞれの装置出力で、N個のディジタル信号のうちの1つを発生する。システムは、N個の遷移間隔分析器(TIA:transition interval analyzer)をさらに含む。各TIAは入力と出力を有し、各装置出力が1つのTIAの入力に接続されるようになっている。TIAは、それぞれのディジタル信号における論理の遷移のタイミングを符号化する。任意選択として、システムは複数のポートを有する被試験デバイスを試験するための試験システムをさらに含む。試験システムの各ポートは、1つのTIAの出力に接続される。試験システムは、アナログ信号における事象のタイムスタンプとしてTIAからのディジタル信号における符号化されたタイミング情報を利用して、被試験デバイスが仕様に適合しているか否かを判定する。
【0014】
【発明の実施の形態】
本発明は、アナログ信号をディジタル表現に変換する新規な方法及び装置である。加えて、本発明の方法及び装置は、アナログ出力信号を発生する被試験デバイス(DUT)の試験を容易にする。本発明の方法及び装置によって生成されるディジタル表現は、アナログ信号内での複数の振幅事象の発生時間を記録する。振幅事象のディジタル表現は、アナログ信号のアナログタイムスタンプ表現とみなすことができる。代替的に、本発明の方法及び装置は、所定の振幅事象のセットにおいてアナログ信号の時間サンプルまたはタイムスタンプを発生すると言うことができる。タイムスタンプは、タイムスタンプ表現からサンプリングされたアナログ信号を再構成するために使用することができ、及び/または、DUTのアナログ信号を試験するために使用することができる。DUTのこのような試験には、デバイスの仕様及び符号解析に基づいた合格/失敗試験及び/またはアナログ特性試験が含まれるが、これに限定されるわけではない。本明細書において、用語「符号解析」は、DUTに対して発生されるタイムスタンプと、「良好なデバイス」であることが既知のデバイスに対して発生される等価なタイムスタンプとを比較することを指す。
【0015】
アナログ信号Sは、以下の議論のために、時間の関数として種々の非離散的な値をとる振幅v(t)を持つ信号として定義される。このアナログ信号は、時間連続の関数によって記述可能な時間的に変化する信号振幅v(t)を有することが好ましい。時間的に変化する信号振幅v(t)は、滑らかで連続する時間の関数によって記述可能であることがさらに好ましい。本明細書において、時間の関数を参照して「滑らか」というときは、時間的に変化する信号振幅v(t)を記述する関数について、時間に関して少なくとも1次の導関数が存在し、かつ導関数がゼロより大きく最大時間Tmaxより小さいすべての時間tについて定義されるということを意味する。
【0016】
本発明の一態様では、アナログ信号Sをディジタル信号表現に変換する方法100が提供される。図1は、本発明の変換方法100のフローチャートである。変換方法100は、アナログ信号Sの振幅v(t)と基準振幅Vrを比較するステップ102を含む。比較ステップ102の間に、信号振幅v(t)が基準振幅Vrより大きいか小さいかまたは等しいかについての判定が行なわれる。比較ステップ102は、本質的にアナログ信号の時間表現への変換とみなすことができる。ここで時間とは、基準振幅Vrに交差する事象が起こる時間である。
【0017】
変換方法100は、出力ディジタル信号Dに論理レベルを発生するステップ104をさらに含む。ディジタル信号Dは、時間tにおける任意の所与の点において可能な2つの論理状態またはレベルのうち1つのみをとることができる振幅d(t)を持つ時間的に変化する信号である。発生ステップ104の間、アナログ振幅v(t)が基準振幅Vrより大きい場合、出力ディジタル信号Dに第1の論理レベルが発生され(104)、またアナログ信号振幅v(t)が基準振幅Vrより小さい場合、出力ディジタル信号Dに第2の論理レベルが発生される(104)。比較ステップ102及び発生ステップ104は、最大時間Tmaxより短いすべての時間tの間、繰り返される。発生ステップ104は、本質的に時間表現からディジタル表現への変換とみなすことができる。
【0018】
アナログ信号振幅v(t)は時間tの連続関数によって記述されているので、ディジタル信号Dの振幅d(t)は同様に時間tの連続関数によって記述できることに注意する。さらに、アナログ信号振幅v(t)が基準振幅Vrを越えることがあり、他の時間において基準振幅Vrを越えないものと仮定した場合、ディジタル信号振幅d(t)は、一部の時間tで第1の論理レベルであり、別の部分の時間tでは第2の論理レベルとなる。さらに、ディジタル信号振幅d(t)が論理状態の間で遷移する時間tの点は、アナログ信号振幅v(t)が基準振幅Vrより大きいものから小さいものに変化するか、または基準振幅Vrより小さいものから大きいものに変化するかのいずれかのときの時間tの点に対応する。従って、本発明の変換方法100の適用の結果、アナログ信号振幅v(t)が基準振幅Vrレベルと交差する時間に対応する時間tにおいて、ディジタル信号Dに論理の遷移が起こる。
【0019】
方法100は、ディジタル信号Dにおける論理遷移のタイムスタンプを測定し記憶する任意選択のステップ106をさらに含む。ステップ106は、任意選択であるため図1では破線で示されている。測定し記憶する任意選択のステップは、論理の遷移が発生する時間を測定し、発生の時間tをコンピュータメモリに記憶するために適したフォーマットに符号化する。符号化された遷移の発生時間は、タイムスタンプである。好ましい符号化方法は、タイミングクロックに基づいたディジタル符号化である。符号化された発生時間tは、その後コンピュータメモリ等のメモリに記憶される。測定し記憶する任意選択のステップ106は、ディジタル信号Dで論理が遷移するたびに繰り返される。
【0020】
ここで、図2に示した例を考察する。図2に示すように、時間的に変化するアナログ信号v(t)は、基準振幅Vrを越えまた基準信号より小さくなることを繰り返している。この例について、比較ステップ102の間にアナログ信号振幅v(t)が基準振幅Vrより大きいと判定されると、発生ステップ104によって論理「1」(例えばd(t)=1)が出力ディジタル信号Dに発生されると仮定する。逆に、比較ステップ102の間にアナログ信号振幅v(t)が基準振幅Vrより小さいと判定されると、発生ステップ104によって論理「0」(例えばd(t)=0)が出力ディジタル信号Dに発生される。アナログ信号振幅v(t)に変換方法100を適用した結果が図2にディジタル信号Dとして示されている。このディジタル信号は、アナログ信号振幅が基準振幅Vrのレベルに交差する度に発生する論理の遷移を有する。ディジタル信号Dにおける遷移のタイミングとアナログ信号振幅v(t)が基準振幅Vrのレベルに交差する点の間の対応関係は、例示のために図2に垂直の鎖線で示している。
【0021】
アナログ信号振幅v(t)が基準振幅Vrを越えたことを示すために2つの論理値のうちのどちらを用いるかの選択は、本発明によれば完全に任意である。図2に示した例において、信号振幅v(t)が基準振幅Vrより大きいことを示すために論理「0」を使用し、また信号振幅v(t)が基準振幅Vrより小さいことを示すために論理「1」を使用することは容易であり、本発明の範囲内である。同様に、アナログ信号振幅v(t)と基準振幅Vrが等しいとき、ディジタル信号Dの論理状態における影響は、特定の用途に合わせるために任意に定義することができる。例えば、等しい場合は、2つの論理状態のうちの1つをディジタル信号Dにおいて発生する(104)ために任意に定義することができる。代替的に、等しい場合は、ディジタル信号Dの論理状態における影響を定義しないままとしておくことができる。当業者は、特定の用途に合わせるためにこのような定義を容易に決定することができるであろう。このような定義のすべては本発明の範囲内にある。さらに、基準振幅Vrは、特定の値に固定することも、または外部の制御器の制御を受けて可変とすることもでき、これらは本発明の範囲内にある。
【0022】
本発明の別の態様では、アナログ信号Sを複数のディジタル信号Diに変換する方法200が提供される。ここで、i=1,・・・,Nであり、Nは2以上の整数である。変換方法200において、複数のディジタル信号Diは、アナログ信号Sを複数の基準振幅Vriと比較することによって発生される。本発明の変換方法200のフローチャートは、図3に示されている。
【0023】
変換の方法200は、アナログ信号Sの振幅v(t)をN個の基準振幅Vriと比較するステップ202を含む。比較ステップ202は、信号振幅v(t)をN個のすべての基準振幅Vriと同時に比較する(202)ことによって並行して行うか、または信号振幅v(t)を第1の基準振幅Vr1と比較し、続いて信号振幅v(t)を第2の基準振幅Vr2と比較し、以下同様に信号振幅v(t)がN番目の基準振幅VrNと比較されるまで行う(202’)ことによって、順次行なうことができる。比較ステップ202、202’の間に、信号振幅v(t)が各基準振幅Vriより大きいか小さいかまたは等しいかについての判定が行なわれる。方法100のステップ102のように、比較ステップ202、202’はアナログ信号の時間表現への変換とみなすことができる。
【0024】
変換方法200は、複数のディジタル信号Diのそれぞれに論理レベルを発生するステップ204を含む。複数のディジタル信号Diは、それぞれ任意の所与の時点tにおいて2つの可能な論理状態またはレベルのうちの1つのみをとることができる振幅di(t)を有する時間的に変化する信号である。発生ステップ204の間、アナログ振幅v(t)がi番目の基準振幅Vriより大きい場合、i番目の出力ディジタル信号Diに第1の論理レベルが発生され(204)、またアナログ信号振幅v(t)がi番目の基準振幅Vriより小さい場合、i番目の出力ディジタル信号Diに第2の論理レベルが発生される(204)。変換方法200は、2つの可能な論理レベルのうちの1つを示す振幅di(t)を持つi番目のディジタル信号Diを発生する(204)。ここで、第1の論理レベルが存在する間の時間tは、振幅v(t)がi番目の基準振幅Vriより大きい時間の長さに比例する。さらに、i番目のディジタル信号振幅di(t)における第1の論理レベルと第2の論理レベルの間の遷移のタイミングは、振幅v(t)がi番目の基準振幅Vriのレベルと交差するタイミングに対応する。方法100のステップ104のように、発生ステップ204は時間表現からディジタル表現への変換とみなすことができる。
【0025】
方法200は、ディジタル信号Diにおける論理遷移のタイムスタンプを測定し記憶する任意選択のステップ206を含む。ステップ206は任意選択であるため、図3では破線で示されている。測定し記憶する任意選択のステップ206は、論理の遷移が発生する時間を測定し、i番目の遷移事象の発生時間tiをコンピュータメモリに記憶するために適したフォーマットに符号化する。符号化された各発生時間tiは、タイムスタンプである。好ましい符号化方法は、タイミングクロックに基づいたディジタル符号化である。その後、符号化された発生時間tiはメモリ内に記憶される。測定し記憶する任意選択のステップは、各ディジタル信号Diで論理が遷移する度に繰り返される。一般に、測定し記録する任意選択のステップ206において、各ディジタル信号Diにおけるすべての遷移についてタイムスタンプが記憶される。
【0026】
図4は、アナログ信号Sの変換方法200の実施例を示している。図4に示す例の説明のために、N=4であり、i番目のディジタル信号Diにおける論理「1」はi番目の基準振幅Vriより大きい信号振幅v(t)に関連付けられていると仮定する。従って、4つの基準振幅Vr1、Vr2、Vr3、Vr4と、4つのディジタル信号D1、D2、D3、D4が存在する。アナログ信号振幅v(t)は図4の上部に示され、ディジタル信号D1、D2、D3、D4のプロットは図4の下部に示されている。ディジタル信号D1、D2、D3、D4は、それぞれ論理レベル「0」及び「1」の間で変化し、図4ではそれぞれd1(t)、d2(t)、d3(t)、d4(t)とラベル付けされている。
【0027】
図4を参照すると、アナログ信号振幅v(t)が所与の基準振幅Vriと交差する時間tはtj,kとラベル付けされている。ここで、第1の添字jは基準振幅の番号を示し、第2の添字kは信号Sが始まってから交差した数のカウントである。例えば、信号振幅v(t)は、時間t=t2,1で基準振幅Vr2と交差する。時間t=t2,1でまたはその直後に、比較ステップ202は、基準振幅Vr2より大きかった信号振幅v(t)が現時点では基準振幅Vr2より小さいと判定する。そして、発生ステップ204は、第2のディジタル信号D2の論理レベルを「1」から「0」に変更する。従って、(図4でd2(t)とラベル付けされた)第2のディジタル信号D2における遷移t2,1は、アナログ信号振幅v(t)のVr2交差時間に関連する時間tで起こる。別の時点t=t3,2では、振幅v(t)は基準振幅Vr3と交差する。比較ステップ202は、信号振幅v(t)が現時点で基準振幅Vr3より大きいと判定し、発生ステップ204は、(図4においてd3(t)とラベル付けされた)第3のディジタル信号D3の論理レベルを「0」から「1」に変更する。アナログ信号Sに方法200の比較ステップ202及び発生ステップ204を適用した結果、ディジタル信号D1、D2、D3、D4は、信号振幅v(t)がそれぞれの基準振幅Vr1、Vr2、Vr3、Vr4と交差する時点に時間的に対応する論理遷移を有する。方法100のように、信号Sに関連するこれらの時点は容易に定義され、方法200のアナログ信号Sにおける「事象」と考えることができる。
【0028】
上述のように、本発明の方法100、200は、まずアナログ信号を時間表現に変換し、その後時間表現をディジタル信号表現に変換するアナログ/ディジタル変換方法とみなすことができる。方法100は、ディジタル表現の数N=1の場合の実施形態を表わしている。方法200は方法100の拡張であり、好ましくはN≧2であり、従ってアナログ信号Sに関するより多くの情報をディジタル表現に与える。時間表現は、比較ステップ102、202における基準振幅Vriに交差する事象に関連するタイミングである。ディジタル表現は、複数のディジタル信号Diである。時間表現は、発生された(104、204)論理の遷移の発生時間としてディジタル信号Di内に符号化されている。方法100、200の結果は、アナログ/ディジタル変換として、サンプリングが十分な分解能で行なわれるという条件のもとで、ディジタル表現からアナログ信号を再構成するために十分な情報を含むことができる。当業者は、過度の実験を行なうことなく、当業者に周知のナイキスト判定に基づいて所与の信号を再構成するために十分な分解能を容易に決定することができる。代替的に、本発明の方法100、200のアナログ/ディジタル変換は、デバイス仕様に基づくDUTの合格/失敗試験及び/または関連するアナログ特性解析を実行するため、またはDUTにおけるアナログ信号の符号解析を実行するために使用することができる。
【0029】
本発明のさらに別の態様では、アナログ/ディジタル変換装置400が提供される。変換装置400はアナログ信号Sを受け取り、該アナログ信号Sを1つまたは複数のディジタル信号Diに変換する。ここで、i=1,・・・,Nであり、Nは1以上である。変換装置400のブロック図は、図5に示されている。変換装置400は、第1の入力、第2の入力、及び出力を有する1つまたは複数の比較器402iを含む。図5のブロック図には、1つより多くの比較器402iからなる好ましい実施形態が例としてのみ示されている。各比較器402iの第1の入力は「+」と、第2の入力は「−」とラベル付けされている。比較器402iは、入力における信号の振幅を比較し、出力で出力信号を発生する当技術分野で周知の装置であり、出力信号のレベルは入力における信号の相対値によって決まる。習慣上、第1の入力「+」に供給される信号振幅が第2の入力「−」に供給される信号振幅より大きい場合、比較器の出力は「ハイ」である。装置400は、本質的に本発明の方法100、200を実現する。
【0030】
例えば、本発明の装置400の比較器402iとして演算増幅器を使用することができる。演算増幅器は、第1の入力端子に供給される電圧と第2の入力端子に供給される電圧との間の差を増幅した出力電圧を発生するデバイスである。典型的な演算増幅器は、差を倍増しまたは強調する非常に大きなスケールすなわちゲイン係数を持つ。従って、電圧V1が演算増幅器の第1の端子に供給され、V1より小さい第2の電圧V2が第2の端子に供給される場合、出力は、大きな値Vout=G・(V1−V2)である。ここで、Gは演算増幅器の開ループゲインである。一般に、値Voutは、電圧V1及びV2におけるきわめて小さな差に対して演算増幅器に供給される電源電圧によって決まる2つの電圧の間で振動することが観察される。これは、本発明の1つまたは複数の比較器402iについてまさに望まれるものである。電圧V1が信号振幅v(t)に関係し、電圧V2が基準振幅Vrの1つに関係する場合、演算増幅器は望ましい比較器機能を装置400に提供する。当業者は、1つまたは複数の比較器402iを実現する他の適当な手法が存在することを容易に理解するであろう。このようなすべての適当な手法は本発明の範囲内にある。
【0031】
再び図5を参照して、アナログ信号Sは各比較器402iの第1の入力に供給される。第1の基準振幅Vr1は、第1の比較器4021の第2の入力に供給される。第2の基準振幅Vr2は、第2の比較器4022の第2の入力に供給され、N番目の基準振幅VrNがN番目の比較器402Nの第2の入力に供給されるまで同様である。第1の比較器4021によって生成される出力信号は第1のディジタル信号D1である。第2の比較器4022によって生成される出力信号は第2のディジタル信号D2であり、以下同様にして、N番目の比較器402Nによって生成される出力信号はN番目のディジタル信号DNである。ディジタル信号Diは、アナログ信号Sのディジタル表現またはディジタル形式を含む。
【0032】
本発明のさらに別の態様では、アナログ信号Sを変換するシステム500が提供される。このようなシステムは、被試験デバイス(DUT)からのアナログ出力信号を変換するために使用することができる。図6は、本発明の変換システム500のブロック図を示す。変換システム500は、アナログ入力信号Sを受け取る本発明のアナログ/ディジタル変換装置400を含む。変換装置は信号Sを1つまたは複数のディジタル信号Diに変換する。ここで、i=1,・・・,Nであり、Nは1以上である。上述のように、装置400により実行される変換は、本質的に所定の振幅事象のタイミングをディジタル信号Diにおける遷移として符号化する。
【0033】
システム500は、1つまたは複数の遷移間隔分析器(TIA)502iを含み、1つのTIA502iは変換装置400によって発生された各ディジタル信号Diに対する。TIA502iは、ディジタル信号Diにおける論理遷移の発生時間を測定する当技術分野において周知の装置である。さらに、TIA502iはDUTを試験する分野において周知である。
【0034】
前記システムは、任意選択の試験機器504をさらに含む。試験機器504は、任意選択であるために図6では破線で示されている。任意選択の試験機器504は、例えば自動化試験装置(ATE)システムまたは同様の試験システムであってもよい。試験機器504は、別々のTIA502iの出力に接続された1つまたは複数のポートを有する。TIA502iは、それぞれのディジタル信号Diにおける遷移のタイミングを符号化するディジタルワードの系列を生成する。任意選択の試験機器504は、タイムスタンプを記憶する選択的なメモリと、タイムスタンプを分析する選択的な試験アルゴリズムを含む。例えば、選択的な試験機器504は、タイムスタンプの符号化されたタイミング情報を使用してアナログ信号Sにおける事象を認識しかつ分析することができる。1つの適用形態では、DUTがディジタル信号Diにより符号化された事象に関連する仕様に合っているか否かを判定するためにこの分析を使用することができる。一般に、試験機器504は、タイムスタンプをメモリに記憶し、試験アルゴリズムを使用して、記憶したタイムスタンプを予想タイムスタンプまたは等価なタイミング情報と比較する。試験アルゴリズムを用いてATE504により行なわれる比較は、例えば、DUTの使用に基づいたDUTの合格/失敗の状態にアクセスするため、または既知の良好なデバイスから発生される予想タイムスタンプを用いて符号解析を実行するために使用することができる。当業者にとって、所与のATE504に対してTIA502iを選択し構成し、また過度の実験を行なうことなく本発明の試験システム500に適した試験アルゴリズムを開発することは容易であろう。
【0035】
任意選択の試験機器504を除いたシステム500は、スタンドアロン要素として実現することができる。例えば、システム500は、DUTを外部ATEシステムとインターフェースするDUT試験ボードとして実現することができる。システム500は、DUTオンボード試験回路の一部としてDUTに組み込むことができる。さらに、システム500はATE内に組み込むことができる。好ましい実施形態では、システム500は、デバイスの組み込み試験回路の一部としてデバイス(例えばDUT)内に組み込まれている。装置400のみがデバイス内に組み込まれていることがさらに好ましい。装置400のみが組み込まれているとき、TIA502i及び選択的なメモリ/アルゴリズムを含む任意選択の試験機器504は、典型的にはATE等のデバイスの試験に使用される外部試験システムの一部である。換言すれば、装置は、デバイスに関してはオフチップでもまたは好ましくはオンチップのいずれでも実現することができる。
【0036】
アナログ信号を1つまたは複数のディジタル信号に変換する新規な方法100、200を説明した。さらに、変換装置400を利用するアナログ信号を変換するための新規なアナログ/ディジタル変換装置400及びシステム500を説明した。上述の実施形態は、本発明の原理を表わす多くの特定の実施例のうちの単なる例示に過ぎないことは明らかである。当業者は、本発明の範囲から逸脱することなくその他の多数の構成を容易に想到可能であることは明らかである。
【0037】
本明細書には例として以下の実施形態が含まれる。
【0038】
1.アナログ信号SをN個のディジタル信号表現に変換する方法(100、200)であって、
Nを1以上の整数とするとき、前記アナログ信号Sの振幅v(t)とN個の基準振幅Vriを比較して(102、202、202’)、アナログ振幅v(t)がそれぞれの基準振幅Vriより大きいかまたは小さいかを判定するステップと、
各ディジタル信号Diが複数のアナログ信号Sの振幅事象の表現を含むまで、前記アナログ振幅v(t)がそれぞれの基準振幅Vriより大きい場合は前記基準振幅Vriのそれぞれ1つに対応するディジタル信号Diに第1の論理レベルを発生し(104、204)、前記アナログ振幅v(t)がそれぞれの基準振幅Vriより小さい場合は前記対応するディジタル信号Diに第2の論理レベルを発生するステップと、
を含むアナログ/ディジタル信号変換方法。
【0039】
2.Nが1より大きい場合、前記比較ステップ(202)は、前記アナログ信号振幅v(t)と前記別々の基準値Vrを並行して同時に比較する、上記1に記載の方法(200)。
【0040】
3.Nが1より大きい場合、前記比較ステップ(202’)は、前記アナログ信号振幅v(t)と前記別々の基準値Vrを順次比較する、上記1に記載の方法(200)。
【0041】
4.前記それぞれの論理レベルは、前記アナログ信号Sの振幅v(t)が前記それぞれの基準振幅Vriに交差する前の時間の長さに比例する所定期間の間、前記対応するディジタル信号Diに存在する、上記1乃至3のいずれか1つに記載の方法(100、200)。
【0042】
5.前記第1の論理レベルまたは前記の第2の論理レベルが前記対応するディジタル信号Diに遷移する各時間は、前記アナログ信号Sの振幅v(t)が前記それぞれの基準振幅Vriに交差する事象の時間に対応する、上記1乃至4のいずれか1つに記載の方法(100、200)。
【0043】
6.前記のディジタル信号(Di)表現は前記アナログ信号Sを再構成するために使用され、
前記方法(100、200)は、前記ディジタル信号Diにおける各論理レベル遷移のタイムスタンプを測定し記憶するステップ(106、206)を任意選択でさらに含む、上記1乃至5のいずれか1つに記載の方法(100、200)。
【0044】
7.装置入力と、
前記装置入力に接続され時間の関数として変化する前記振幅値v(t)を受け取る第1の入力(+)と、前記N個の基準振幅値Vrのうち別々の1つ(Vri)を受け取るように接続される第2の入力(−)と、出力とをそれぞれ備え、それぞれが前記出力でN個のディジタル信号Dのうちの1つ(Di)を発生する(104、204)N個の比較器(402)と、
各比較器出力が前記N個の装置出力のうちの別々の1つに接続されるN個の装置出力と、
を備える装置(400)において実行される、上記1乃至6のいずれか1つに記載の方法(100、200)。
【0045】
8.前記のアナログ信号Sを受け取るように接続される入力と、前記のアナログ振幅値v(t)を前記基準振幅値Vrと比較する(102、202、202’)N個の比較器(402)と、N個の装置出力とを有し、各装置出力で前記N個のディジタル信号Dのうちそれぞれ1つ(Di)を発生する(104,204)アナログ/ディジタル変換装置(400)と、
それぞれ(502i)が入力及び出力を有し、各装置出力がそれぞれ(502i)の入力に接続され、それぞれ(502i)がディジタル信号Diにおける論理遷移のタイミングを符号化する、N個の遷移間隔分析器(TIA)(502)と、
を備える、アナログ信号Sをディジタル表現に変換するシステム(500)において実行される、上記1乃至7のいずれか1つに記載の方法(100、200)。
【0046】
9.TIA(502i)の前記出力に接続される複数のポートを有し、前記アナログ信号Sを発生する被試験デバイスを試験するための試験サブシステム(504)であって、
各ディジタル信号(Di)における符号化されたタイミング情報を前記アナログ信号Sにおける事象のタイムスタンプとして使用して、被試験デバイスが仕様に適合するか否かを判定すること及び被試験デバイスの符号解析を実行することのうち一方または両方を行う試験サブシステム(504)をさらに含む前記システム(500)において実行される、上記8に記載の方法(100、200)。
【0047】
10.デバイス仕様及び前記アナログ信号タイムスタンプを記憶するメモリと、前記デバイス仕様または既知の良好なデバイスの測定から導出される予想タイムスタンプと前記アナログ信号タイムスタンプを比較して、前記妃試験デバイスの動作性能を評価する試験アルゴリズムと、
をさらに含む前記試験サブシステム(504)を備える前記システム(500)において実行されることを特徴とする、上記9に記載の方法(100、200)。
【図面の簡単な説明】
【図1】本発明のアナログ/時間変換を利用して、アナログ信号をディジタル信号に変換する方法のフローチャートである。
【図2】図1に示した方法に従って、アナログ信号をディジタル信号にアナログ/時間変換する様子を示すグラフである。
【図3】本発明に従って、アナログ信号を複数のディジタル信号に変換する方法のフローチャートである。
【図4】図3に示した方法に従って、アナログ信号を複数のディジタル信号に変換する様子を示すグラフである。
【図5】本発明のアナログディジタル変換装置の一実施形態のブロック図である。
【図6】本発明のアナログディジタル変換装置を利用した、被試験デバイスを試験するシステムのブロック図である。
【符号の説明】
100 変換方法
102 比較ステップ
104 発生ステップ
106 測定及び記憶ステップ
200 変換方法
202 比較ステップ
204 発生ステップ
206 測定及び記憶ステップ
400 装置
402 比較器ステップ
500 システム
502 遷移間隔分析器(TIA)
504 試験サブシステム
Claims (11)
- アナログ信号を、N個のディジタル信号表現に変換するための方法であって、
前記アナログ信号の振幅を、N個の基準振幅と比較して、該アナログ信号の振幅が、それぞれの該基準振幅より大きいかまたは小さいかを判定するステップであって、該Nは、1以上の整数である、ステップと、
それぞれのディジタル信号が、前記アナログ信号の複数の振幅事象の表現を含むまで、前記アナログ信号の振幅がそれぞれの前記基準振幅より大きい場合は、該基準振幅に対応する該ディジタル信号に第1の論理レベルを発生させ、前記アナログ信号の振幅がそれぞれの前記基準振幅より小さい場合は、該対応するディジタル信号に第2の論理レベルを発生させるステップであって、該表現は、該複数の振幅事象に対応する一組のタイムスタンプである、ステップと、
を含む、方法。 - さらに、
前記ディジタル信号における論理レベルの遷移のそれぞれについて、タイムスタンプを測定して記憶するステップを含む、
請求項1に記載の方法。 - 前記アナログ信号の振幅と前記N個の基準振幅との前記比較は、該N個の基準振幅について、並列かつ同時に行われる、
請求項1に記載の方法。 - 前記アナログ信号の振幅と前記N個の基準振幅との前記比較は、前記基準振幅のすべてが比較されるまで、該N個の基準振幅のそれぞれに対して順番に行われる、
請求項1に記載の方法。 - 前記第1の論理レベルは、前記アナログ信号の振幅が、対応する前記基準振幅より大きい時間の長さに比例する期間にわたり、前記対応するディジタル信号に存在する、
請求項1に記載の方法。 - 前記対応するディジタル信号における前記第1の論理レベルまたは前記第2の論理レベルの遷移の時点は、前記アナログ信号の振幅が、対応する前記基準振幅を交差する事象の時点に対応する、
請求項1に記載の方法。 - 被試験デバイスからのアナログ信号を、ディジタル信号の表現に変換するための方法であって、
前記アナログ信号の振幅を、基準振幅と比較して、該アナログ信号の振幅が、該基準振幅よりも大きいか、または小さいかを判断するステップと、
前記振幅が前記基準振幅より大きい場合は、第1の論理レベルをディジタル信号に生成し、該振幅が前記基準振幅より小さい場合は、第2の論理レベルを該ディジタル信号に生成するステップと、
前記アナログ信号における複数の振幅事象についての前記ディジタル信号の表現を得るための期間中、前記判断するステップおよび前記生成するステップを繰り返すステップであって、該表現は、該複数の振幅事象に対応する一組のタイムスタンプである、ステップと、
を含む、方法。 - さらに、
前記ディジタル信号における論理レベルの遷移のそれぞれについてタイムスタンプを測定して記録するステップを含む、
請求項7に記載の方法。 - 前記振幅事象は、前記アナログ信号の振幅が、前記基本振幅より大きい、または小さい時間の長さを含む、
請求項7に記載の方法。 - 前記生成するステップにおいて、前記第1の論理レベルは、前記アナログ信号の振幅が前記基本振幅よりも大きい時間の長さに比例する期間にわたって前記ディジタル信号に存在し、前記第2の論理レベルは、前記アナログ信号の振幅が前記基本振幅よりも小さい時間の長さに比例する期間にわたって前記ディジタル信号に存在する、
請求項7に記載の方法。 - 前記生成するステップにおいて、前記ディジタル信号における前記第1の論理レベルおよび前記第2の論理レベルの遷移の時点のそれぞれは、前記アナログ信号の振幅が、前記基準振幅を交差する交差時点に対応する、
請求項7に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/875,848 | 2001-06-06 | ||
US09/875,848 US6462693B1 (en) | 2001-06-06 | 2001-06-06 | Analog to digital signal conversion method and apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003018007A JP2003018007A (ja) | 2003-01-17 |
JP2003018007A5 JP2003018007A5 (ja) | 2005-09-29 |
JP3960858B2 true JP3960858B2 (ja) | 2007-08-15 |
Family
ID=25366462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002155715A Expired - Fee Related JP3960858B2 (ja) | 2001-06-06 | 2002-05-29 | アナログ/ディジタル信号変換方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6462693B1 (ja) |
JP (1) | JP3960858B2 (ja) |
DE (1) | DE10225191A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006063192A1 (en) * | 2004-12-07 | 2006-06-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for continuous-time digital modulation |
JP2006304035A (ja) * | 2005-04-22 | 2006-11-02 | Agilent Technol Inc | アナログディジタル変換方法およびアナログディジタル変換システム |
US7579969B2 (en) * | 2005-10-19 | 2009-08-25 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating and using a conditioning signal |
DE602006011221D1 (de) * | 2006-07-21 | 2010-01-28 | Verigy Pte Ltd Singapore | Unterabtastung eines sich wiederholenden signals zur messung von übergangszeiten zur rekonstruktion einer analogen signalform |
US7876251B2 (en) * | 2008-10-22 | 2011-01-25 | Siemens Medical Solutions Usa, Inc. | System for processing patient monitoring signals |
US8891713B2 (en) | 2011-04-06 | 2014-11-18 | Siemens Medical Solutions Usa, Inc. | System for adaptive sampled medical signal interpolative reconstruction for use in patient monitoring |
US8760329B2 (en) * | 2012-08-30 | 2014-06-24 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter |
US8754797B2 (en) * | 2012-08-30 | 2014-06-17 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter having rate control |
US8830106B2 (en) * | 2012-08-30 | 2014-09-09 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter having adapative reference control |
TWI477983B (zh) * | 2012-10-12 | 2015-03-21 | Hwa Hsia Inst Of Technology | 類比訊號與數位訊號之分析方法 |
FR3052559B1 (fr) | 2016-06-10 | 2020-06-12 | Onera (Office National D'etudes Et De Recherches Aerospatiales) | Systeme et procede pour fournir l'amplitude et le retard de phase d'un signal sinusoidal |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1082811A (en) * | 1976-04-05 | 1980-07-29 | Greenwood Mills, Inc. | Diffraction pattern amplitude analysis for use in fabric inspection |
US4232302A (en) * | 1978-08-24 | 1980-11-04 | Ohio Nuclear, Inc. | Video speed logarithmic analog-to digital converter |
US4417233A (en) * | 1979-02-28 | 1983-11-22 | Matsushita Electric Industrial Co., Ltd. | Fully parallel threshold type analog-to-digital converter |
US4774498A (en) * | 1987-03-09 | 1988-09-27 | Tektronix, Inc. | Analog-to-digital converter with error checking and correction circuits |
JPH0612879B2 (ja) * | 1988-03-08 | 1994-02-16 | ヤマハ株式会社 | 並列比較型アナログ・ディジタル変換器 |
SE9201482L (sv) * | 1992-05-11 | 1993-11-12 | Regam Medical Systems Ab | Metod för kompensering av mörkerström vid CCd-sensor för dentalröntgen |
US5790061A (en) * | 1995-02-24 | 1998-08-04 | Nec Corporation | Adaptive A/D converting device for adaptively converting and input analog signal into an output digital signal having a constant quantizing error |
US6078444A (en) * | 1995-05-12 | 2000-06-20 | Cirrus Logic, Inc. | Read channel auxiliary high precision data conversion |
US6281828B1 (en) | 1998-03-19 | 2001-08-28 | Kabushiki Kaisha Toshiba | Analog/digital converter apparatus |
-
2001
- 2001-06-06 US US09/875,848 patent/US6462693B1/en not_active Expired - Lifetime
-
2002
- 2002-05-29 JP JP2002155715A patent/JP3960858B2/ja not_active Expired - Fee Related
- 2002-06-06 DE DE10225191A patent/DE10225191A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2003018007A (ja) | 2003-01-17 |
DE10225191A1 (de) | 2002-12-12 |
US6462693B1 (en) | 2002-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Arabi et al. | Efficient and accurate testing of analog-to-digital converters using oscillation-test method | |
Arabi et al. | Oscillation built-in self test (OBIST) scheme for functional and structural testing of analog and mixed-signal integrated circuits | |
US7474974B2 (en) | Embedded time domain analyzer for high speed circuits | |
JP2009544242A (ja) | 主にデジタルな時間基準発生器を使用する信号完全性測定のシステム及び方法 | |
JP3960858B2 (ja) | アナログ/ディジタル信号変換方法 | |
US20060238398A1 (en) | Analog to digital conversion method using track/hold circuit and time interval analyzer, and an apparatus using the time method | |
US5854598A (en) | Method of testing an analog-to-digital converter | |
US6717540B1 (en) | Signal preconditioning for analog-to-digital conversion with timestamps | |
JP4049630B2 (ja) | 時変基準信号を用いアナログ−ディジタル変換する方法及び装置 | |
EP2044692B1 (en) | Undersampling of a repetitive signal for measuring transistion times to reconstruct an analog waveform | |
JP2006053140A (ja) | 2値サンプリング計測値からのアナログ波形情報 | |
US6658368B2 (en) | On-chip histogram testing | |
Linnenbrink et al. | ADC testing | |
Mattes et al. | Controlled sine wave fitting for ADC test | |
US6339389B1 (en) | Method of testing analog to digital converters | |
JP4385523B2 (ja) | 半導体装置の動作試験装置および動作試験方法 | |
Rapuano et al. | The documentary standards of the IEEE technical committee 10 | |
Li et al. | Adopting multi-valued logic for reduced pin-count testing | |
WO2008022653A1 (en) | Converting non-equidistant signals into equidistant signals | |
Hentati et al. | Test and characterization of 1 bit Σ—Δ modulator | |
Kim et al. | Efficient BIST scheme for A/D converters | |
Souloumiac | A Blind Reconstruction Algorithm for Level-Crossing Analog-to-Digital Conversion | |
Carnì et al. | Comparative analysis of different acquisition techniques applied to static and dynamic characterization of high resolution DAC | |
Georgopoulos et al. | Review of test strategies and resources used in high-resolution interface testing | |
Andrejević et al. | Fault effects in sigma-delta modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |