JP4049630B2

JP4049630B2 - 時変基準信号を用いアナログ−ディジタル変換する方法及び装置

Info

Publication number: JP4049630B2
Application number: JP2002200750A
Authority: JP
Inventors: リンダ・アルゴン・カマス; ジョーン・リボール
Original assignee: Verigy Singapore Pte Ltd
Current assignee: Verigy Singapore Pte Ltd
Priority date: 2001-07-14
Filing date: 2002-07-10
Publication date: 2008-02-20
Anticipated expiration: 2022-07-10
Also published as: JP2003124810A; DE10231155B4; US6429799B1; DE10231155A1

Description

【０００１】
【発明の属する技術分野】
本発明は、アナログ信号の処理に関する。特に、本発明は特性信号事象のタイムスタンプを用いたアナログ信号のアナログ−ディジタル変換に関する。本発明は、発明者ＪｏｃｈｅｎＲｉｖｏｉｒによる２００１年６月６日出願の同時継続出願第０９／８７５８４８号「アナログ−ディジタル信号変換方法及び装置」に関連するものであり、この同時継続出願は全体を本願明細書に組み込むものとする。この同時係属出願と本出願は、同じ譲受人を有する。
【０００２】
【従来の技術】
アナログ信号は、多種多様な装置とシステムにより生成されかつ／又はそれらに使用されている。これらのシステムの多くにおいて、アナログ信号はシステムの一部から他の部分へ情報を転送する手段として役立っている。アナログ信号を使用してシステムを形成する装置は、アナログ信号を生成し、変調し、受信しかつ／又は検出するよう機能する。アナログ信号を利用するシステムや装置の例は、周囲のすなわち他のシステムの状態や異なる多様な通信システムを監視するセンサを含む。
【０００３】
現実の世界において遭遇する多くの実際的な状況では、アナログ信号をディジタル表現に変換することが必要であったり、或いは少なくとも望ましいものである。このことは、ディジタル方法体系が主にアナログ信号を処理し解析するのに用いられるケースには、特に当てはまる。例えば、集積回路（ＩＣ）の大半の製造業者は、製造するＩＣ製品の試験に何らかの形の自動試験装置（ＡＴＥ）を用いている。ＡＴＥはディジタル技術に基づいて圧倒的に実装されているが、製造され試験されている現代の多くのＩＣは、アナログ出力信号を生成或いは使用している。このことは、現代のオンチップシステムが設計段階から製造段階へ移行するにつれて殊更真実となってきている。ＡＴＥの設計者とユーザへの課題は、アナログ信号を如何にしてディジタルＡＴＥが利用できる形式に変換するかにある。関連する課題は、ディジタル表現からのアナログ信号の再生にある。
【０００４】
アナログ信号をディジタル表現に変換する従来の手法は、アナログ−ディジタル変換器（ＡＤ変換器）を使用するものである。従来のＡＤ変換器は、アナログ信号すなわち波形振幅を、時間軸上で連続的かつ規則的に離間する点においてサンプリングするものである。サンプリングした振幅値は、公知技術の幾つかの手法の一つによりディジタル形式へ変換（すなわち、量子化）される。一旦量子化されると、アナログ信号は振幅がＡＤ変換器によりサンプリングされた振幅を表わす一連のディジタル値により表わされる。通常、振幅シーケンスのディジタル値のタイミングは、使用する変換体系から暗に知らされる。当業界に公知の一般に用いられるＡＤ変換器の手法は、デルタ−シグマ変調器や逐次比較ＡＤ変換器やいわゆるフラッシュＡＤ変換器といったオーバーサンプリング変換器によるものである。これらの各技術は、究極的にはディジタルのワード列を生成し、各ワードが一定時間間隔を置いた時間シーケンスのディジタル形式にてサンプリングした振幅値を表わす。
【０００５】
アナログ信号は、ディジタル−アナログ変換器（ＤＡＣ）を用いて従来のＡＤ変換器により生成されたディジタルワードから再生することができる。ＤＡ変換器は、時間シーケンス内の各連続するディジタルワードを「読み取るか」或いは処理し、各ワードに対応するＤＡ変換器の出力ポートにおいてアナログ電圧レベルを生成する。原アナログ−ディジタル変換の次数とタイミングに整合する仕方でディジタルワードを読み取ることで、ＤＡ変換器はアナログ信号を正確に再生することができる。
【０００６】
従来の振幅サンプリングしたアナログ−ディジタル変換や振幅シーケンスアナログ−ディジタル変換は、アナログ信号からディジタル形式への高忠実度変換を行なうことができるが、一部の事例では従来のＡＤ変換器は実装に費用を要することがあった。特に、従来のＡＤ変換器技術の多くが、単純で正確なオンチップ実装には適合しないものである。このことは、組み込み型自己診断（ＢＩＳＴ）目的或いは外部ディジタルＡＴＥと併せ用いる試験（ＤＦＴ）事例におけるオンチップアナログ信号変換を考慮したときに特に当てはまる。同様に、アナログ装置とＡＴＥの間のインタフェースとして従来のＡＤ変換手法を用いることは多くの問題を課すことがあり、その多くは往々にして従来の時間サンプリングＡＤ変換器により生成される高データレートのディジタル信号を受け入れるべくＡＴＥ内に余分な専用資源を必要とするものであった。最後に、多くの従来のＡＤ変換器の帯域幅は、特に多数ビットの振幅精度が望まれるときに、アナログ−ディジタル変換への影響行使に必要な回路により厳しく制限されるものであった。
【０００７】
【発明が解決しようとする課題】
従って、アナログ信号の主要な特性を保存したディジタル表現へアナログ信号を変換し、ディジタル表現から正確な信号再生を随意選択的にもたらし得る方法と装置を備えることは有益であろう。加えて、この種の方法と装置を任意のアナログ信号に適用し得、高帯域能力を有し、オンチップ或いはオフチップのどちらかで効率的に実装し得る場合は、有益であろう。この種の方法ならびに装置は、特にその変換がＡＴＥのようなディジタルシステムによるアナログ信号の処理と試験に関係するため、アナログ−ディジタルの信号変換領域における永年の要望を解決しよう。
【０００８】
【課題を解決するための手段】
本発明は、アナログ信号をタイムスタンプからなるディジタル表現へ変換する新規な方法ならびに装置である。本発明の方法と装置により生成されるアナログ信号のディジタル表現は、時間シーケンスに基づくものであり、従来の振幅シーケンスに基づくものではない。その代わりに、本発明方法及び装置は、アナログ信号内の所定群の振幅事象の発生時或いはこれに対応して一連のディジタル化された時間サンプルを生成するものである。換言すれば、本発明はアナログ信号を一連の事象へ写像し、これらの事象の発生時間を記録するものである。本発明になる事象は、アナログ信号すなわち試験対象信号（ＳＵＴ）と１以上の時変基準信号との間の振幅関係により規定される。本発明方法及び装置により生成される事象発生の時間記録は、一連のタイムスタンプか或いは少なくともそうであると考えられる。タイムスタンプシーケンスに関連する事象の知識に組み合わせた本発明方法及び装置によるアナログ信号について生成されたタイムシーケンスは、タイムスタンプの信号再生を可能にする十分な情報をもたらすことができる。
【０００９】
本発明の一態様では、アナログ信号をタイムスタンプ表現に変える方法が提供される。特に、アナログ信号は試験対象装置の出力端や試験対象装置内部の信号或いは非特定のアナログ信号源から受信した信号のいずれかである。本方法は、Ｎ個のタイミング可変基準信号を生成するステップを含むものである。Ｎは、１以上の整数である。本方法はさらに、アナログ信号をＮ個の時変基準信号と比較するステップを含む。比較ステップの間に、アナログ信号の振幅がＮ個の基準信号の振幅を越えるか、等しいか、満たないかの判定がなされる。本方法はさらに、アナログ信号振幅が時変基準信号のうちの一つの振幅に等しいと判定されるたびにタイムスタンプを生成するステップを含む。本変換方法はさらに、タイムスタンプを記憶する随意選択ステップと、タイムスタンプからアナログ信号を再生する随意選択ステップを含む。さらに、比較ステップは、アナログ信号をＮ個の基準信号と並列的に同時比較するステップか、又は全ての基準信号と比較し終えるまでアナログ信号をＮ個の各基準信号と逐次比較するステップのいずれかを含むものである。
【００１０】
好適な実施形態では、タイムスタンプの生成ステップが、Ｎ個のディジタル信号内に論理レベルを確立するステップを含み、一つのディジタル信号がＮ個の基準信号のうちの異なる一つにそれぞれ対応する。第１の論理レベルは、アナログ信号振幅がＮ個の基準信号の対応する一つの振幅よりも大である間に、Ｎ個のディジタル信号のそれぞれにおいて個別に確立される。第２の論理レベルは、アナログ信号振幅がＮ個の基準信号の対応する一つの振幅よりも小である間に、Ｎ個のディジタル信号のそれぞれにおいて個別に確立される。ディジタル信号内の第１と第２の論理レベル間の遷移は、アナログ信号振幅と対応する基準信号の振幅が等しいときの時刻を記すタイムスタンプである。
【００１１】
好適な実施形態では、アナログ信号の変換方法はなおさらに、第１と第２の論理レベル間の時間遷移に対応するディジタルタイムスタンプの計測ならびに生成の随意選択ステップを備える。別の実施形態では、生成ステップで生成されるタイムスタンプは、比較ステップの結果から直接生成されるディジタルワードである。例えば、ディジタルワードは、タイミング間隔解析器（ＴＩＡ）により生成することができる。
【００１２】
生成ならびに比較のステップは、ディジタル信号が複数のアナログ信号振幅事象についての表現を含むまで行われる。一般に、複数内にどの位の数の振幅事象が含まれるかは、試験時間と試験品位を秤にかけて決定される。当業者は、所与の試験状況と所与の試験対象信号について、必要以上の実験によることなく、複数について十分な数の振幅事象を容易に判定することができる。
【００１３】
本発明の別の態様では、アナログ信号をＮ個のディジタル信号表現へ変換する装置が提供される。特に、アナログ信号は試験対象装置（ＤＵＴ）の出力端に生成された信号か、或いはＤＵＴ内部の信号か、或いは非特定のアナログ信号源から受信した信号のいずれかである。装置は、装置入力端と基準信号源とＮ個の比較器とＮ個の装置出力端を備え、ここでＮは１以上の整数である。基準信号源は、Ｎ個の時変基準信号を生成し、これらの基準信号は互いに異なる。各比較器は、第１の入力端と第２の入力端と出力端を備える。各比較器の第１の入力端は装置の入力端に接続されていてアナログ信号を受信するが、このアナログ信号の振幅は時間の関数として変化する。各比較器の第２の入力端は、基準信号源により生成されるＮ個の基準信号のうちの異なる一つを受信する。各比較器は、比較器出力端にディジタル信号を生成する。各比較器の出力端はＮ個の装置出力端のうちの異なるものに接続される。本装置は、自立型装置として実装するか、或いはオンボード組み込み型試験用小回路として組み込むことができる。
【００１４】
代替実施形態では、アナログ信号をディジタル信号表現へ変換する装置が提供される。代替実施形態では、装置は装置入力端と基準信号源と比較器と装置出力端とを備える。基準信号源は、Ｎ個の時変基準信号を生成し、一連の各基準信号は他の基準信号とは異なっており、各基準信号は有限時間に亙って生成される。比較器は、第１の入力端と第２の入力端と出力端を有する。比較器の第１の入力端は装置の入力端に接続してあってアナログ信号を受信するが、このアナログ信号の振幅は時間の関数として変化する。比較器の第２の入力端は基準信号源に接続してあり、基準信号源により生成された一連の基準信号を受信する。この比較器は、比較器出力端にディジタル信号を生成するが、このディジタル信号はアナログ信号と各基準信号の時間を追っての比較に依存するものである。本装置は、自立型装置として実装するか、オンボード組み込み型試験用小回路の一部として装置内に組み込むことができる。
【００１５】
本発明のさらに別の態様において、アナログ信号をディジタル表現へ変換するシステムが提供される。本システムは、本発明のアナログ−ディジタル変換装置からなる。本装置はアナログ信号とＮ個の装置出力を受ける入力端を有しており、Ｎは１以上の整数である。この装置は、アナログ信号をＮ個の時変基準信号と比較し、各装置の出力端にＮ個のディジタル信号の一つを生成する。ディジタル信号の論理状態は、比較により判定される。このシステムは、Ｎ個の遷移間隔解析器（ＴＩＡ）を備えるものである。各ＴＩＡは入力端と出力端を有しており、各装置の出力端が一つのＴＩＡの入力端に接続されるようにしてある。各ＴＩＡは、個々のディジタル信号の論理遷移のタイミングを符号化する。随意選択的ではあるが、システムはＮ個のポートを有する試験対象装置を試験する試験システムをさらに備える。この試験システムの各ポートは、一のＴＩＡの出力端に接続してある。この試験システムは、アナログ信号内の事象のタイムスタンプとしてＴＩＡからのディジタル信号の符号化タイミング情報を用い、試験対象装置が仕様を満たすかどうか判定する。
【００１６】
【発明の実施の形態】
本発明の様々な特徴ならびに効果は、添付図面を併せ下記の詳細な説明を参照することでより簡単に理解されよう。図面中、同じ参照符号は同じ構成部分を表わす。
【００１７】
本発明はアナログ信号Ｓ（ｔ）をディジタル表現に変える新規な方法ならびに装置であり、このディジタル表現は一連のタイムスタンプで構成される。加えて、本発明の方法と装置は、出力信号或いはＤＵＴが内蔵する信号のいずれかとしてアナログ信号を生成する試験対象装置（ＤＵＴ）の試験を容易にするものである。本発明の方法ならびに装置により生成されるディジタル表現は、アナログ信号内の複数の振幅事象の発生時刻をタイムスタンプとして記録するものである。振幅事象は、１以上の基準信号の時変振幅により規定される。そうであるが故に、アナログ信号振幅事象のディジタル表現は、アナログ信号のアナログタイムスタンプ表現として見ることができる。
【００１８】
基準信号或いは信号に関するタイムスタンプ表現や情報は、サンプリングされたアナログ信号のタイムスタンプベースのディジタル表現からの再生に用いることができる。とりわけ、再生されたアナログ信号は、そこで信号自体の評価や信号を生成したＤＵＴの性能評価用に試験システムによって用いることができる。或いは、アナログ信号を再生せずに、アナログ信号及び／又はＤＵＴを試験或いは評価に用いることができる。この種の試験は、これに限定されるというものではないが、装置仕様と特性解析とに基づく合否試験及び／又はアナログ特性試験を含むことができる。本願明細書において使用するこの「特性解析」なる用語は、「優良な装置」として知られる装置向けに生成された等値タイムスタンプに対しＤＵＴ用に生成されたタイムスタンプを比較することを指すものである。「優良な装置」とは、装置仕様に従って作動する装置を意味する。
【００１９】
アナログ信号Ｓ（ｔ）は、ここでは考察を目的に、時間関数として変化するか非離散値をとる振幅ｓ（ｔ）を有するものとして規定してある。好ましくは、アナログ信号は時間の連続関数により記述できる時変信号振幅ｓ（ｔ）を有する。より好ましくは、時変信号振幅ｓ（ｔ）は、滑らかな時間連続関数として記述することができる。時間関数に関する「滑らか」なる用語は、時変信号振幅ｓ（ｔ）を記述する時間関数について少なくとも一次微分係数が存在し、零を越える全時間ｔに亙って規定されるも最大時間Ｔ_ｍａｘには満たないことを意味する。
【００２０】
本発明の一態様では、アナログ信号Ｓ（ｔ）のディジタル信号表現への変換方法１００がもたらされる。図１は、本発明の変換方法１００のフローチャートを例示するものである。変換方法１００は、Ｎ個の時変基準信号Ｒ_ｉ（ｔ）の生成ステップ１１０を備えており、ここでｉ＝１，・・・，Ｎであり、Ｎは１以上である。Ｎ個の時変基準信号Ｒ_ｉ（ｔ）の各要素は、互いに異なる。かくして、ｉ番目の基準信号Ｒ_ｉ（ｔ）は、全てのｉ≠ｊについてｊ番目の基準信号Ｒ_ｊ（ｔ）とは異なるものとなる。ただし、ｊ＝１，・・・，Ｎである。
【００２１】
個別には、Ｎ個の基準信号の時変基準信号Ｒ_ｉ（ｔ）は、先験的に既知である仕方で時間関数として変化或いは離散値をとる振幅を有する任意の信号とすることができる。すなわち、基準信号Ｒ_ｉ（ｔ）は、「既知」の信号である。好ましくは、ｉ番目の時変基準信号Ｒ_ｉ（ｔ）は、時間の連続関数である波形により記述できる時変信号振幅ｒ_ｉ（ｔ）を有する。一般に、波形は周期Ｔで繰り返す周期的なものでも、或いは繰り返しのない非周期的なもののいずれでもよい。実際上は周期的な波形が好ましく、何故なら周期的な波形は非周期的な波形よりもステップ１１０の生成が容易だからである。好ましくは、波形或いは複数の波形は、簡単かつ安価にステップ１１０を生成できるものが選ばれる。
【００２２】
加えて、必須ではないが、基準信号Ｒ_ｉ（ｔ）の時変信号振幅ｒ_ｉ（ｔ）がアナログ信号Ｓ（ｔ）の予想振幅範囲を張ることが好ましい。予想範囲を張ることは、アナログ信号Ｓ（ｔ）が基準信号Ｒ_ｉ（ｔ）により適切にサンプリングされることを保証するのに役立つ。基準信号Ｒ_ｐ（ｔ）の少なくとも一つがアナログ信号Ｓ（ｔ）の振幅ｓ（ｔ）の予想最小値ｓｍｉｎ以下である最小振幅値ｒ_ｐ（ｔ）＝ｒｍｉｎ_ｐであり、基準信号Ｒ_ｑ（ｔ）の少なくとも一つがアナログ信号Ｓ（ｔ）の振幅ｓ（ｔ）の予想最大値ｓｍａｘ以上である最大振幅ｒ_ｑ（ｔ）＝ｒｍａｘ_ｑである場合に、時変信号振幅ｒ_ｉ（ｔ）はアナログ信号Ｓ（ｔ）の予想信号範囲を張る。
【００２３】
時変基準信号Ｒ_ｉ（ｔ）の記述に用いるのに適した波形例は、これに限定されるというものではないが、正弦波、鋸歯状波、三角波、チャープやランプや矩形波、多段レベルのステップ波、時間に対し疑似乱数的変化を有する波形を含むものである。一般に、正弦波やチャープのような有限の傾斜を有する波形が好適であり、何故なら傾斜の不連続性や非有限な傾斜領域がディジタル表現に曖昧さをもたらしかねないからである。１以上の非有限傾斜領域を有する鋸歯状波は、非有限傾斜領域の時間間隔に関連するタイムスタンプを取り除くことにより本発明と併せ用いることができる。時間による区切りは、基準信号Ｒ_ｉ（ｔ）波形の非有限傾斜領域の間に生成されるタイムスタンプを除去する一手法である。当業者は、基準信号Ｒ_ｉ（ｔ）の定義に用いるのに適した他の波形を容易に特定するであろう。この種の時変基準信号Ｒ_ｉ（ｔ）波形は全て、本発明範囲内にあるものとする。
【００２４】
本変換方法１００はさらに、アナログ信号Ｓ（ｔ）をＮ個の基準信号中の基準信号Ｒ_ｉ（ｔ）と比較するステップ１２０を含む。比較ステップ１２０の間、アナログ信号振幅ｓ（ｔ）はＮ個の基準信号中の各基準信号Ｒ_ｉ（ｔ）と比較される。アナログ信号振幅ｓ（ｔ）が比較時点ｔ_ｃにおいて、基準信号Ｒ_ｉ（ｔ）の時変信号振幅ｒ_ｉ（ｔ）に満たないか、等しいか、それを越えるかの判定がなされる。
【００２５】
この比較ステップ１２０は、Ｎ個全ての基準信号振幅ｒ_ｉ（ｔ）に対しアナログ信号振幅ｓ（ｔ）を同時比較するステップ１２０か、又はアナログ信号振幅ｓ（ｔ）を第１の基準信号振幅ｒ_ｊ（ｔ）と比較し、続いてアナログ信号振幅ｓ（ｔ）を第２の基準信号振幅ｒ_２（ｔ）と比較し、アナログ信号振幅ｓ（ｔ）がＮ番目の基準信号振幅ｒ_Ｎ（ｔ）と比較されるまで逐次比較するステップ１２０’により行なわれる。アナログ信号Ｓ（ｔ）が周期的な信号である場合、逐次比較ステップ１２０’は、アナログ信号Ｓ（ｔ）の一連の期間中、アナログ信号振幅ｓ（ｔ）を基準信号振幅ｒ_ｉ（ｔ）の異なる一つと比較するステップ１２０’を含む。
【００２６】
好ましくは、比較ステップ１２０，１２０’は時間に関して連続的に或いはほぼ連続的に実行される。換言すれば、「比較期間」と呼ばれる隣り合う比較時点ｔ_ｃ１，ｔ_ｃ２間の時間差は、好ましくは小さく、より好ましくは非常に小さいのがよい。比較ステップ１２０，１２０’は、「時間」が交差事象すなわち等値事象の発生時刻である時間表現へのアナログ信号Ｓ（ｔ）の変換であると見なすことができる。交差事象すなわち等値事象は、アナログ信号Ｓ（ｔ）の振幅ｓ（ｔ）が基準信号Ｒ_ｉ（ｔ）の振幅ｒ（ｔ）に交差するか或いは一致するときに発生する。
【００２７】
変換方法１００はさらに、所与の基準信号Ｒ_ｉ（ｔ）とアナログ信号Ｓ（ｔ）の等値事象の発生時刻に対応するタイムスタンプの生成ステップ１３０を含む。かくして、アナログ信号Ｓ（ｔ）の振幅ｓ（ｔ）が基準信号Ｒ_ｉ（ｔ）の一つの振幅に一致するか交差し、一連のタイムスタンプを生成する都度タイムスタンプが生成される。一連のタイムスタンプは一群のＮ個のシーケンスのタイムスタンプとして表わすことができ、各シーケンスは時間値ｔ_ｋからなり、ｋ＝１，・・・，Ｋで、Ｋは１以上である。Ｒ_ｉ（ｔ）が各基準信号Ｒから先験的に既知であるため、振幅値ｒ_ｉ（ｔ_ｋ）もまた全ての時刻ｔ_ｋについて既知である。かくして、一連のタイムスタンプは、アナログ信号Ｓ（ｔ）の一連の振幅値ｓ（ｔ_ｋ）と一致する。比較ステップ１２０と生成ステップ１３０は、最大時間Ｔ_ｍａｘに満たない全時間ｔについて繰り返される。実質的に、生成ステップ１３０は時間表現からディジタル表現への変換と見なすことができる。
【００２８】
方法１００の好適な実施形態では、タイムスタンプの生成ステップ１３０’は、Ｎ個のディジタル信号Ｄ_ｉに論理的な遷移を導き入れ、ここで論理遷移の相対的なタイミングがタイムスタンプを表わす。好適な実施形態の生成ステップ１３０’のフローチャートが、図２に例示してある。生成ステップ１３０’は、ディジタル信号Ｄ_ｉのそれぞれに論理レベルを確立するステップ１３２を含む。各ディジタル信号Ｄ_ｉは、時間軸ｔ上の任意の所与の時点において、好ましくは許容された２つの論理レベルのうち好ましくは一つだけをとることのできる振幅ｄ_ｉ（ｔ）を有する時変信号である。確立ステップ１３２の間、アナログ信号振幅ｓ（ｔ）がｉ番目の基準信号振幅ｒ_ｉ（ｔ）よりも大であるときに、ｉ番目のディジタル信号Ｄ_ｉ内に第１の論理レベルが生成（ステップ１３２）される。第２の論理レベルは、アナログ信号振幅ｓ（ｔ）がｉ番目の基準信号振幅ｒ_ｉ（ｔ）よりも小であるときに、ｉ番目のディジタル信号Ｄ_ｉ内に生成される。
【００２９】
アナログ信号振幅ｓ（ｔ）とｉ番目の基準信号振幅ｒ_ｉ（ｔ）は共に時間ｔの連続関数により記述されるため、ｉ番目のディジタル信号Ｄ_ｉの振幅ｄ_ｉ（ｔ）は同様に時間ｔの連続関数により表わされることに注意されたい。さらに、ある時間におけるアナログ信号振幅ｓ（ｔ）がｉ番目の参照振幅ｒ_ｉ（ｔ）を上回り、他方で他の時間にはｉ番目の参照振幅ｒ_ｉ（ｔ）を上回らないと仮定したときに、ｉ番目のディジタル信号振幅ｄ_ｉ（ｔ）は時間ｔの一部で第１の論理レベルをとり、時間ｔの残りの部分で第２の論理レベルをとる。さらに、ｉ番目のディジタル信号振幅ｄ_ｉ（ｔ）が論理状態間で遷移する時間ｔにおける時刻は、アナログ信号振幅ｓ（ｔ）がｉ番目の基準振幅ｒ_ｉ（ｔ）を越えるものから満たないものへ変化するか、或いはｉ番目の基準振幅ｒ_ｉ（ｔ）に満たないものから越えるものへ変化する時刻ｔ＝ｔ_ｋの時点に対応する。かくして、本発明の変換方法１００を用いた結果として、アナログ信号振幅ｓ（ｔ）が基準信号振幅ｒ_ｉ（ｔ）と交差する時点（すなわち、ｉ番目の等値事象）に対応するｔ＝ｔ_ｋにおいてｉ番目のディジタル信号Ｄ_ｉに論理遷移が誘起する。こうして、この遷移が等値事象のタイムスタンプとして機能する。
【００３０】
本方法１００の好適な実施形態の生成テップ１３０’は、ｉ番目のディジタル信号Ｄ_ｉ内の論理遷移についてのディジタルタイムスタンプの計測ならびに生成の随意選択ステップ１３４をさらに含むものである。この随意選択ステップ１３４は、図２内の点線境界で囲った箱として図示してある。計測及び生成の随意選択ステップ１３４は、ｉ番目のディジタル信号Ｄ_ｉ内の論理遷移の発生時刻ｔ_ｋを計測し、この遷移生成時刻ｔ_ｋをコンピュータメモリ内に格納するのに適した形式へ変換する。変換された遷移発生時刻ｔ_ｋが、ディジタルのタイムスタンプである。好適な変換は、タイミングクロックに基づく経過時間の２値符号化である。計測ならびに生成の随意選択ステップ１３２は、各ディジタル信号Ｄ_ｉ内の各論理遷移ごとに繰り返される。ｉ番目のディジタル信号Ｄ_ｉのタイムスタンプをｊ番目のディジタル信号Ｄ_ｊのタイムスタンプから識別するため、ディジタルのタイムスタンプには追加情報を随意選択的に付加することができる。
【００３１】
随意選択的な変換方法１００は、タイムスタンプの格納ステップ１４０を含んでいる。この随意選択的な格納ステップ１４０は、後の処理用にタイムスタンプを保存する。タイムスタンプは、コンピュータメモリ内に随意選択的に格納することができる（ステップ１４０）。格納ステップ１４０は随意選択的であり、何故なら選択しない場合には一旦生成ステップ１３０，１３０’を経た後でタイムスタンプを直ちに使用できるからである。随意選択的な格納ステップ１４０が、図１に点線で囲った箱境界内に図示してある。
【００３２】
単一の基準信号Ｒ（ｔ）を用い（すなわち、Ｎ＝１）図３に例示した実施例について考察し、アナログ信号Ｓ（ｔ）を解析する。基準信号Ｒ（ｔ）は破線で例示してあり、アナログ信号Ｓ（ｔ）は実線の波形として例示してある。アナログ信号Ｓ（ｔ）の振幅ｓ（ｔ）は基準信号Ｒ（ｔ）の振幅ｒ（ｔ）を上回り、続いて下回ることを繰り返す。正弦波は、例示目的だけのため図３の図示例に基準信号として用いたものであり、本発明の範囲を限定する意図は毛頭ない。
【００３３】
さらに、本例では比較ステップ１２０の間にアナログ信号振幅ｓ（ｔ）が基準振幅ｒ（ｔ）よりも大であると判定された場合に、生成ステップ１３０’により論理「１」（例えば、ｄ（ｔ）＝１）が出力ディジタル信号Ｄ内に生成されることを想定している。他方、比較ステップ１２０の間にアナログ信号振幅ｓ（ｔ）が基準振幅ｒ（ｔ）よりも小であると判定された場合に、生成ステップ１３０’により論理「０」（例えば、ｄ（ｔ）＝０）が出力ディジタル信号Ｄ内に生成されることを想定している。アナログ信号振幅ｓ（ｔ）への変換方法１００の適用の結果は、図３の下側半分にディジタル信号Ｄとして図示してあり、この信号はアナログ信号振幅ｓ（ｔ）が基準信号振幅ｒ（ｔ）と交差する都度発生する論理遷移を有する。ディジタル信号Ｄの遷移タイミングとアナログ信号振幅ｓ（ｔ）が基準振幅ｒ（ｔ）と交差する時点の間の対応が、図解の便宜上図３に点線の垂線で図示してある。
【００３４】
当業者には容易に理解されることであるが、２つの論理値の選択をアナログ信号振幅ｓ（ｔ）が基準振幅ｒ（ｔ）を越えることを示すのに用いるのは、本発明にとって全く随意的なものである。図３に例示した実施形態では、信号振幅ｓ（ｔ）が基準振幅ｒ（ｔ）よりも大であったことを示すのに論理「０」を用い、信号振幅ｓ（ｔ）が基準振幅ｒ（ｔ）よりも小であったことを示すのに論理「１」を用いることもいとも簡単に出来た筈であり、そうしたとしてもなお本発明の範囲内にあるのである。同様に、アナログ信号振幅ｓ（ｔ）と基準振幅ｒ（ｔ）が等しいときには、ディジタル信号の論理状態への影響は、特定の用途に適合するよう随意規定することができる。例えば、等値な場合は、ディジタル信号Ｄ内に２つの論理レベルのうちの一方を生成（ステップ１３０’）するよう随意規定することができる。さもなくば、等値の場合はディジタル信号Ｄの論理状態への影響を規定しないままとすることもでき、何故なら振幅ｓ（ｔ）とｒ（ｔ）が引き続き等しい筈のないことがしばしば想定されるからである。当業者は、特定の用途に適合するよう、そうした規定を容易に決定することができよう。この種の規定は全て、本発明範囲内にあるものとする。
【００３５】
上記に説明したように、本方法１００により生成したタイムスタンプ１３０，１３０’は、その後の用途にコンピュータメモリ内に随意選択的に格納（ステップ１４０）するか、タイムスタンプを使用する代わりに生成ステップ（１３０，１３０’）後に直ちに用いることができる。タイムスタンプの一つの使用法は、アナログ信号の再生にある。それ故に、随意選択的変換方法１００はさらに、タイムスタンプ表現からのアナログ信号の再生ステップ１５０を含む。随意選択的な再生ステップ１５０では、基準信号Ｒ_ｉ（ｔ）の知識が生成済みタイムスタンプ（ステップ１３０，１３０’）と共に用いられ、原アナログ信号Ｓ（ｔ）のアナログ表現を再生する。前述したよう、タイムスタンプと基準信号Ｒ_ｉ（ｔ）の知識は、タイムスタンプ内に表示された時間におけるアナログ信号Ｓ（ｔ）の明確な知識をもたらす。
【００３６】
上記した如く、本発明方法１００は、アナログ信号を先ず時間表現へ変換し、続いて時間表現をディジタル信号表現へ変換するアナログ−ディジタル変換と見なすことができる。この時間表現は、比較ステップ１２０内の等値事象に関連したタイミングである。好適な実施形態のタイムスタンプ生成ステップ１３０’におけるディジタル表現は、ディジタル信号Ｄ_ｉのＮ個のタイムスタンプである。この時間表現は、生成ステップ１３０’の論理遷移の発生時刻としてディジタル信号Ｄ_ｉ内で符号化される。アナログ−ディジタル変換としては、サンプリングが十分な解像度をもって遂行される限り、本方法１００の結果はディジタル表現からアナログ信号を再生するのに十分な情報を含むことができる。当業者は、必要以上の実験によらず、当業者に公知のナイキスト規範に基づいて所与の信号を再生するのに十分な解像度を容易に割り出すことができよう。さもなくば、本発明方法１００のアナログ−ディジタル変換は、装置仕様に基づくＤＵＴの合否判定及び／又は関連アナログ特性解析の実行或いはＤＵＴ内のアナログ信号の特性解析の実行に用いることができる。
【００３７】
本発明のさらに別の態様では、アナログ−ディジタル変換装置２００が提供される。変換装置２００は、アナログ信号Ｓ（ｔ）を受け入れ、このアナログ信号Ｓ（ｔ）をＮ個のディジタル信号Ｄ_ｉに変換する。ここで、ｉ＝１，・・・，Ｎで、Ｎは１以上である。変換装置２００のブロック線図が、図４Ａに例示してある。変換装置２００は、第１及び第２の入力端と出力端を有するＮ個の比較器２１０_ｉを備える。代替実施例では、シュミットトリガ２１０’_ｉ（図示せず）を比較器２１０_ｉに代えて用いることができる。図４Ａに例示したブロック線図には、Ｎ＞１の好適な実施例が一例としてだけ図示してある。各比較器２１０_ｉの第１の入力端には「＋」が付してあり、第２の入力端には「−」が付してある。この比較器２１０_ｉは、その入力端上の信号の振幅を比較し、入力端の信号の相対的な値により決定されるレベルの出力信号を出力する当業界では公知の装置である。通常、第１の入力端「＋」に印加された信号の大きさが第２の入力端「−」に印加された信号の大きさよりも大である場合、比較器の出力は「ハイ」となる。装置２００は、本発明方法１００をほぼ実装するものである。
【００３８】
例えば、演算増幅器を本発明装置２００用の比較器２１０_ｉとして用いることもできる。演算増幅器は第１の入力端子に印加した電圧と第２の入力端子に印加した電圧の差分を増幅した出力電圧を生成する装置である。一般の演算増幅器は、差分を増倍或いは誇張する非常に大きな倍率すなわち利得要素を有する。かくして、演算増幅器の第１の端子に電圧Ｖ_１を印加し、Ｖ_１に満たない第２の電圧Ｖ_２を第２の端子に印加すると、その出力は大きな値Ｖ_ｏｕｔ＝Ｇ・（Ｖ_１−Ｖ_２）となる。ただし、Ｇは演算増幅器の開ループ利得である。通常、値Ｖ_ｏｕｔは、電圧Ｖ_１，Ｖ_２間の非常に小さな差分に対し、演算増幅器に印加された電源電圧により決まる２つの電圧間を揺動するのが観察される。これは、本発明のＮ個の比較器２１０_ｉに望まれることまさにそのものである。電圧Ｖ_１が信号振幅ｓ（ｔ）に関係し、電圧Ｖ_２が基準信号振幅ｒ_ｉ（ｔ）に関係する場合、そこでの演算増幅器は装置２００用に所望の比較器機能をもたらそう。当業者は、Ｎ個の比較器２１０_ｉの実装用に適切な実装手法が存在することを容易に認識しよう。この種の適切な方法は全て、本発明範囲内にあるものとする。
【００３９】
再び図４Ａを参照するに、アナログ信号Ｓ（ｔ）は各比較器２１０_ｉの第１の入力端に印加される。装置２００は、Ｎ個の出力端を有する基準信号源２２０を備える。基準信号源２２０は、Ｎ個の基準信号Ｒ_ｉ（ｔ）すなわちＮ個の各出力端における信号群のうちの異なる一つを生成する。基準信号源２２０により生成された第１の基準信号Ｒ_１（ｔ）は、第１の比較器２１０_１の第２の入力端に印加される。Ｎ番目の基準信号Ｒ_Ｎ（ｔ）がＮ番目の比較器２１０_Ｎの第２の入力端に印加されるまで、第２の基準信号Ｒ_２（ｔ）が第２の比較器２１０_２の第２の入力端に印加される。第１の比較器２１０_１により生成された出力信号が、第１のディジタル信号Ｄ_１となる。第２の比較器２１０_２により生成された出力信号が第２のディジタル信号Ｄ_２であり、こうしてＮ番目の比較器２１０_Ｎにより生成された出力信号がＮ番目のディジタル信号Ｄ_Ｎとなる。ディジタル信号Ｄ_ｉは、ディジタル表現又はアナログ信号Ｓ（ｔ）形式を備える。
【００４０】
変換装置２００’の代替実施例が、図４Ｂに例示してある。変換装置２００’は、第１の入力端と第２の入力端と出力端を有する１個の比較器２１０からなるものである。シュミットトリガ２１０’（図示せず）を、比較器２１０に代えて用いることもできる。アナログ信号Ｓ（ｔ）は、比較器２１０の第１の入力端に印加される。変換装置２００’はさらに、出力端を有する基準信号源２２０’を備える。基準信号源２２０’の出力端は、比較器２１０の第２の入力端に接続してある。基準信号源２２０’は、Ｎ個の基準信号Ｒ_ｉ（ｔ）を逐次生成する。図４Ｂの「Ｒ_ｉ（ｔ）」と表記した矢印は、基準信号Ｒ_ｉ（ｔ）のシーケンスを示すものである。逐次発生させた各基準信号Ｒ_ｉ（ｔ）は、個別有限時間ｔ_ｇに亙り基準信号源２２０’により生成され出力される。かくして、第１の基準信号Ｒ_１（ｔ）は基準信号源２２０’により生成され、第１の期間に亙って比較器２１０によりアナログ信号Ｓ（ｔ）と比較される。次に、第２の基準信号Ｒ_２（ｔ）が、基準信号源２２０’により生成され、第２の期間に亙って比較器２１０によりアナログ信号Ｓ（ｔ）と比較され、同様のことが第Ｎ番目の基準信号Ｒ_Ｎ（ｔ）が生成されて比較されるまで続く。アナログ信号Ｓ（ｔ）が周期的な信号である場合は、各基準信号Ｒ_ｉ（ｔ）が基準信号源２２０により生成される期間は、例えばアナログ信号Ｓ（ｔ）の異なる期間となる。比較器２１０の出力は、アナログ信号Ｓ（ｔ）のディジタル信号表現Ｄ’である。ディジタル信号表現Ｄ’は、図４Ｂの比較器の出力端にＤ’と表記した矢印によって示される。この代替実施例のディジタル信号表現Ｄ’は、一連のディジタル信号セグメントＤ_ｉ’からなり、各セグメント内の遷移は、対応する基準信号Ｒ_ｉ（ｔ）との比較についての等値事象のタイムスタンプとなる。
【００４１】
本発明のさらに別の態様では、アナログ信号Ｓ（ｔ）を変換するシステム３００が提供される。この種のシステムは、試験対象装置（ＤＵＴ）すなわち他の信号源からのアナログ出力信号を変換するのに用いられる。図５は、本発明の変換システム３００のブロック線図を示す。このシステム３００は、アナログ入力信号Ｓ（ｔ）を受信する本発明のアナログ−ディジタル変換装置２００からなる。この変換装置は、アナログ信号Ｓ（ｔ）をＮ個のディジタル信号Ｄ_ｉに変換し、ここでｉ＝１，・・・，Ｎであり、Ｎは１以上である。前述したように、装置２００により行われるこの変換は、幾つかの所定の振幅事象をディジタル信号Ｄ_ｉ内の遷移として実質的に符号化する。
【００４２】
再び図５を参照するに、システム３００はＮ個の遷移間隔解析器３１０_ｉを備えており、個々のＴＩＡ３１０_ｉが各変換装置３００により生成された各ディジタル信号Ｄ_ｉに対応している。ＴＩＡ３１０_ｉは、ディジタル信号Ｄ_ｉ内の論理遷移の発生時刻を計測する装置として当業界では公知である。さらに、ＴＩＡ３１０_ｉは、ＤＵＴ試験用として当業界では公知である。
【００４３】
このシステムは、随意選択的ではあるが、試験装置３２０をさらに有する。この随意選択的な試験装置３２０は、その理由から図６に破線で示した箱として図示してある。この随意選択的な試験装置３２０は、例えば自動試験装置（ＡＴＥ）システム或いは同様の試験システムであってもよい。この試験装置３２０は、Ｎ個のＴＩＡ３１０_ｉの異なる一つの出力端に接続された１以上のポートを有する。各ＴＩＡ３１０_ｉは、個々のディジタル信号Ｄ_ｉの遷移タイミングを符号化する一連のディジタルワードを生成する。随意選択的な試験装置３２０は、タイムスタンプとこのタイムスタンプを解析する随意選択的な試験アルゴリズムを格納する随意選択的なメモリを有する。例えば、随意選択的な試験装置３２０は、アナログ信号Ｓ（ｔ）を認識し解析するのにタイムスタンプの符号化タイミング情報を用いることもある。一つの用途では、この解析はＤＵＴがディジタル信号Ｄ_ｉにより符号化された事象に関連する仕様を満たすかどうかの判定に用いることができる。一般に、試験装置３２０はタイムスタンプをメモリに記憶させ、それらを試験アルゴリズムを用いて予想タイムスタンプ或いは等値タイミング情報と比較する。試験アルゴリズムを用いたＡＴＥ３２０による比較は、そこでＤＵＴに関する仕様に基づくＤＵＴの「合否」状態への取組み或いは既知の優良な装置から生成された予想タイムスタンプを用いた特性解析に用いることができる。当業者は、所与のＡＴＥ３２０に対しＴＩＡ３１０_ｉを容易に選択或いは構成し、必要以上の実験によることなく本発明の試験用システム３００に適した試験アルゴリズムを開発することができよう。
【００４４】
随意選択的な試験装置３２０を除くシステム３００は、自立型要素として実装することができる。例えば、このシステム３００はＤＵＴの外部ＡＴＥシステムに対するインタフェースをとるＤＵＴ試験ボードとして実装できる。システム３００は、ＤＵＴの「オンボード」試験用小回路の一部としてＤＵＴ内に集積化することができる。さらに、システム３００はＡＴＥに集積化できる。好適な実施例において、システム３００は装置の組込み型試験用小回路の一部として装置（例えばＤＵＴ）に組み込まれる。より好ましくは、装置２００だけを装置に組み込むとよい。装置２００だけを組み込んだときは、ＴＩＡ３１０_ｉと随意選択的なメモリ／アルゴリズムを含む随意選択的試験装置３２０が、ＡＴＥなどの装置を試験するのに用いる外部試験装置の典型的な一部となる。換言すれば、装置２００は装置に対してオフチップ或いは好ましくはオンチップで実装することができる。システム３００’の代替実施形態（図示せず）は、システム３００’内の変換装置２００’と置換される変換装置２００を除いたシステム３００の全ての要素からなる。
この代替実施形態で、システム３００は、１つのＴＩＡ３１０からなり、１つの比較器２１０からディジタル信号表現Ｄ’を受け取る。
【００４５】
このように、時変基準信号を用いたアナログからディジタルへ新規な変換方法を説明してきた。加えて、アナログ信号をディジタル信号に変換する装置２００，２００’と、アナログ信号を変換し試験するシステム３００，３００’を説明した。上記実施例が本発明の原理を表わす多数の特定の実施形態の一部を図解するに過ぎないことは理解されたい。明らかに、当業者は本発明範囲から逸脱することなく、他の多数の装置を容易に案出することができる。
【００４６】
以上の説明及び添付の図面から、当該技術者には本発明に対するさまざまな修正が明らかになるであろう。従って、本発明は、付属の特許請求の範囲によってのみ制限されるものとする。しかしながら、本発明の広汎な応用の可能性に鑑み、以下に本発明の実施態様を幾つか例示する。
【００４７】
（実施態様１）
アナログ信号Ｓ（ｔ）をディジタル表現へ変換する方法（１００）であって、Ｎ個の時変基準信号を発生するステップ（１１０）で、Ｎが１以上の整数である前記ステップ（１１０）と、アナログ信号Ｓ（ｔ）の振幅ｓ（ｔ）を各基準信号Ｒ（ｔ）の振幅ｒ（ｔ）と比較し、アナログ信号振幅ｓ（ｔ）が各基準信号振幅ｒ（ｔ）を越えるか、等しいか、満たないかを判定するステップ（１２０，１２０’）と、アナログ信号振幅ｓ（ｔ）が各基準信号Ｒ（ｔ）の振幅ｒ（ｔ）に等しいときにタイムスタンプを生成するステップ（１３０，１３０’）で、該タイムスタンプが振幅等値事象の記録であり、前記ディジタル表現がタイムスタンプ群である前記ステップ（１３０，１３０’）を含むことを特徴とする前記方法。
【００４８】
（実施態様２）
実施態様１記載の方法（１００）であって、前記比較ステップ（１２０，１２０’）は、前記アナログ信号振幅ｓ（ｔ）をＮ個の各基準信号振幅ｒ（ｔ）と並列的に同時比較するステップ（１２０）か、又は全基準信号振幅ｒ（ｔ）と比較し終えるまで、前記アナログ信号振幅ｓ（ｔ）をＮ個の各基準信号振幅ｒ（ｔ）と逐次比較するステップ（１２０’）のどちらかを備えることを特徴とする前記方法。
【００４９】
（実施態様３）
実施態様１又は２に記載の方法（１００）であって、前記アナログ信号Ｓ（ｔ）は周期的な信号であり、前記比較ステップ（１２０，１２０’）の間に、Ｎ個の各基準信号Ｒ（ｔ）を前記アナログ信号Ｓ（ｔ）の異なる期間においてアナログ信号Ｓ（ｔ）と比較することを特徴とする前記方法。
【００５０】
（実施態様４）
実施態様１乃至３のいずれか１項に記載の方法（１００）であって、前記生成ステップ（１３０’）は、前記アナログ信号振幅ｓ（ｔ）が個別基準信号振幅ｒ（ｔ）よりも大であるときに前記個別基準信号Ｒ（ｔ）に対応するディジタル信号Ｄ内に第１の論理レベルを確立し、前記アナログ信号振幅ｓ（ｔ）が個別基準信号振幅ｒ（ｔ）よりも小であるときに前記個別基準信号Ｒ（ｔ）に対応するディジタル信号Ｄ内に第２の論理レベルを確立するステップを含むことを特徴とする前記方法。
【００５１】
（実施態様５）
実施態様４記載の方法（１００）であって、前記ディジタル信号Ｄ内の各論理レベル遷移についてディジタルのタイムスタンプを計測ならびに生成するステップ（１３４）をさらに含むことを特徴とする前記方法。
【００５２】
（実施態様６）
実施態様１乃至５のいずれか１項に記載の方法（１００）であって、タイムスタンプと前記基準信号Ｒ（ｔ）からアナログ信号Ｓ（ｔ）を再生するステップ（１５０）とタイムスタンプ群を格納するステップ（１４０）の一方又は両方をさらに含むことを特徴とする前記方法。
【００５３】
（実施態様７）
実施態様１乃至６のいずれか１項に記載の方法（１００）であって、前記アナログ信号Ｓ（ｔ）は試験対象装置からのものであり、前記方法（１００）が、前記比較ステップ（１２０，１２０’）と生成ステップ（１３０，１３０’）を所定期間に亙って繰り返し、前記試験対象装置からアナログ信号Ｓ（ｔ）のディジタル表現を得るステップで、該ディジタル表現を前記試験対象装置が仕様を満たすかどうかの判定か又は試験対象装置の特性解析の実行の一方又は両方に用いる前記ステップをさらに含むことを特徴とする前記方法。
【００５４】
（実施態様８）
アナログ信号Ｓ（ｔ）をＮ個のディジタル信号Ｄへ変換する装置（２００，２００’）に用いる実施態様１乃至７のいずれか１項に記載の方法（１００）であって、装置入力端と、Ｎ個の基準信号出力端を有する基準信号源（２２０，２２０’）で、Ｎ個の基準信号Ｒ（ｔ）のうちの異なる一つを前記各基準信号出力端に生成する前記基準信号源（２２０，２２０’）と、Ｎ個の比較器（２１０）で、それぞれが第１の入力端（＋）と第２の入力端（−）と出力端を有し、該第１の入力端（＋）が前記装置入力端に接続されてアナログ信号Ｓ（ｔ）を受信し、前記第２の入力端（−）が前記基準信号源（２２０，２２０’）の基準信号出力端のうちの異なるものに接続されてＮ個の基準信号Ｒ（ｔ）のうちの異なる一つを受信し、該比較器の出力端にＮ個のディジタル信号Ｄの個々の一つを生成する前記Ｎ個の比較器（２１０）と、Ｎ個の比較器出力端で、その異なる一つに各比較器の出力端が接続してある前記Ｎ個の比較器出力端を備えることを特徴とする前記方法。
【００５５】
（実施態様９）
アナログ信号Ｓ（ｔ）をディジタル表現へ変換するシステム（３００）内に用いる実施態様８記載の方法（１００）であって、アナログディジタル変換装置２００と、Ｎ個の遷移間解析器（３１０）で、それぞれが入力端と出力端を有しており、各装置出力端が個別遷移間隔解析器（３１０）の入力端に接続してあり、各遷移間隔解析器（３１０）が個々のディジタル信号Ｄ内の論理遷移のタイミングを符号化する前記Ｎ個の遷移間解析器（３１０）を備えることを特徴とする前記方法。
【００５６】
（実施態様１０）
実施態様９記載の方法（１００）であって、前記システム（３００）は試験対象装置用の試験サブシステムをさらに備えており、試験対象装置がアナログ信号Ｓ（ｔ）を生成し、該試験サブシステム（３２０）がＮ個のポートを有し、各ポートが個々の遷移間隔解析器（３１０）の出力端に接続してあり、該試験サブシステム（３２０）が各ディジタル信号Ｄの符号化タイミング信号をアナログ信号Ｓ（ｔ）内のタイムスタンプ事象として用い、該試験対象装置が仕様を満たすかどうか判定することを特徴とする前記方法。
【図面の簡単な説明】
【図１】アナログ−時間変換を用いアナログ信号をディジタル表現に変換する本発明方法のフローチャートを示す図である。
【図２】図１に示す本発明方法のタイムスタンプを生成するステップの好適な実施形態のフローチャートを示す図である。
【図３】図１に示す方法によりアナログ信号をディジタル信号表現に変換するアナログ−時間変換をグラフ的に示す図である。
【図４Ａ】本発明のアナログ−ディジタル変換装置の一実施形態を示すブロック線図である。
【図４Ｂ】本発明のアナログ−ディジタル変換装置の他の実施形態を示すブロック線図である。
【図５】本発明のアナログ−ディジタル変換装置を用いて試験対象装置を試験するシステムのブロック線図である。
【符号の説明】
１００変換方法
１１０時変基準信号の生成ステップ
１２０，１２０’ 基準振幅と信号振幅の比較ステップ
１３０，１３０’ タイムスタンプの生成ステップ
１３２論理レベルの確立ステップ
１３４ディジタルスタンプの計測ならびに生成ステップ
１４０タイムスタンプの格納ステップ
１５０アナログ信号の再生ステップ
２００，２００’ 変換装置
２１０_ｉ比較器
２１０_１第１の比較器
２１０_２第２の比較器
２１０_ＮＮ番目の比較器
２２０，２２０’ 基準信号源
３００変換装置
３１０_ｉ遷移間隔解析器（ＴＩＡ）
３２０試験装置

Claims

アナログ信号をディジタル表現へ変換する方法であって、
Ｎ個の時変基準信号を発生し、Ｎが１以上の整数であると共に、前記時変基準信号のうちの少なくとも一つが滑らかな時間関数として記述される第一のステップと、
前記アナログ信号の振幅を前記時変基準信号のそれぞれの振幅と比較し、前記アナログ信号の振幅が前記時変基準信号のそれぞれの振幅を越えるか、等しいか、満たないかを判定する第二のステップと、
前記アナログ信号の振幅が前記時変基準信号のそれぞれの振幅に等しいときにタイムスタンプを生成し、前記タイムスタンプが振幅等値事象の記録である第三のステップと、
を含み、
前記ディジタル表現が前記タイムスタンプの集合であり、
前記第三のステップが、前記アナログ信号の振幅が個々の前記時変基準信号の振幅よりも大きいときに前記個々の時変基準信号に対応する第１の論理レベルを前記ディジタル信号内に確立し、前記アナログ信号の振幅が個々の前記時変基準信号振幅よりも小さいときに前記個々の基準信号に対応する第２の論理レベルを前記ディジタル信号内に確立するステップを、さらに含むこと、
を特徴とする方法。
各前記タイプスタンプは、ディジタル信号の論理レベルの遷移からなることを特徴とする請求項１に記載の方法。
前記ディジタル信号の各論理レベルの遷移について、ディジタルタイムスタンプを計測および生成するステップを、さらに含むことを特徴とする請求項２に記載の方法。
前記第二のステップが、前記アナログ信号の振幅を前記Ｎ個の時変基準信号のそれぞれの振幅と同時に比較するステップを、さらに含むことを特徴とする請求項１乃至請求項３のいずれかに記載の方法。
前記第二のステップが、前記時変基準信号の全ての振幅と比較し終えるまで、前記アナログ信号の振幅を前記Ｎ個の基準信号のそれぞれの振幅と逐次比較するステップを、さらに含むことを特徴とする請求項１乃至請求項４のいずれかに記載の方法。
前記アナログ信号が周期的な信号であり、
前記第二のステップにおいて、前記Ｎ個の時変基準信号のそれぞれが、前記アナログ信号の異なる周期において、前記アナログ信号と比較されることを特徴とする請求項１乃至請求項５のいずれかに記載の方法。
前記タイムスタンプの集合と前記時変基準信号とから前記アナログ信号を再生するステップを、さらに含むことを特徴とする請求項１乃至請求項６のいずれかに記載の方法。
前記タイムスタンプの集合を格納するステップを、さらに含むことを特徴とする請求項１乃至請求項７のいずれかに記載の方法。
前記タイムスタンプの集合を格納するステップを、さらに含むことを特徴とする請求項１乃至請求項８のいずれかに記載の方法。