JP4666776B2 - Ａｄコンバータ - Google Patents
Ａｄコンバータ Download PDFInfo
- Publication number
- JP4666776B2 JP4666776B2 JP2001006557A JP2001006557A JP4666776B2 JP 4666776 B2 JP4666776 B2 JP 4666776B2 JP 2001006557 A JP2001006557 A JP 2001006557A JP 2001006557 A JP2001006557 A JP 2001006557A JP 4666776 B2 JP4666776 B2 JP 4666776B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- digital signal
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、変換後のデジタル信号の単調性をテストするテスト回路を搭載したＡＤコンバータ（アナログ−デジタル変換器）に関するものである。
【０００２】
【従来の技術】
図４は、ＡＤコンバータの評価システムの一例の構成概念図である。
同図に示すように、ＡＤコンバータの評価システム３０は、アナログ信号Ａｉｎをｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換するＡＤコンバータのサンプル（ＤＵＴ：Device Under Test ）（以下、単にサンプルという）３２を評価するもので、アナログ信号Ａｉｎを発生する信号発生器３４と、この評価システム３０の動作を制御するコントローラ３６とを備えている。
【０００３】
評価システム３０では、コントローラ３６から入力される制御信号に従って、信号発生器３４により所定電圧レベルのアナログ信号Ａｉｎが発生される。このアナログ信号Ａｉｎはサンプル３２に供給され、その電圧レベルに応じたｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換される。変換後のデジタル信号Ｄ＜ｍ−１：０＞は一旦コントローラ３６に全部取り込まれた後、処理されて、直線性誤差や歪等の特性値が算出される。
【０００４】
ＡＤコンバータのテスト手法としては、ヒストグラム法の他、様々なテスト手法が用いられている。しかし、どのようなテスト手法でも、基本的なテストのセットアップは同じである。すなわち、前述のように、サンプル３２へアナログ信号Ａｉｎを供給し、変換後のデジタル信号Ｄ＜ｍ−１：０＞を一旦コントローラ３６へ全部取り込んだ後、コントローラ３６の内部で各テスト手法に従って処理が行われる。
【０００５】
【発明が解決しようとする課題】
ところで、プロセスや回路技術の進歩により、ＡＤコンバータも高速化、高ビット化が進んでいる。このため、いずれの場合も、テスト時にコントローラ３６内で処理しなければならないデータ量が増大し、テスト時間が長くなる傾向にある。また、ＡＤコンバータの良品・不良品の選別を、直線性誤差や歪等の特性値から判断する場合、不良品のテスト時間も良品と同じだけ必要になるため、不良品の混入率が高いとテスト効率が著しく低下する。
【０００６】
近年では、ＡＤコンバータを初めとするアナログ回路とデジタル回路とを混載することも珍しくはなく、前述の理由等により、アナログ回路のテスト時間が全体のテスト時間に占める割合が高くなる傾向にある。
【０００７】
このようなテスト効率の低下は、テストコストを引き上げるので、チップ価格の上昇を引き起こす結果となる。また、変換レート（変換クロック）の高速化に伴い、コントローラ３６に取り込まれるデータ（サンプル３２の出力）も高速に変化するため、コントローラ３６の入力部にも高速インターフェースを採用する等の高速化対策を施さなければならず、高価な評価システムが必要となるので、テストコストの上昇を招く要因となる。
【０００８】
本発明の目的は、前記従来技術に基づく問題点を解消し、単調性を簡易的に評価することができ、テスト効率を向上させることができると共に、安価な評価システムにおいても高速サンプリングレートでの評価が可能なＡＤコンバータを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、アナログ信号をｍビットのデジタル信号に変換する第１手段と、前記アナログ信号の電圧レベルに応じて、前記デジタル信号の出力期待値を発生する第２手段と、前記デジタル信号と前記出力期待値とを比較し、これらのデジタル信号と出力期待値との差が±２以上であるかどうかを表すエラー信号を出力するとともに、前記デジタル信号と前記出力期待値との差が＋１あるいは−１であるかどうかを表すトリガー信号を出力する第３手段とを備えていることを特徴とするＡＤコンバータを提供するものである。
【００１０】
ここで、上記に記載のＡＤコンバータであって、
さらに、ｎ（ｎ＞ｍ）ビットのデジタル信号を発生する第４手段と、このｎビットのデジタル信号をアナログ信号に変換する第５手段とを備え、
前記第５手段により変換されたアナログ信号を前記第１手段に供給するのが好ましい。
【００１１】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明のＡＤコンバータを詳細に説明する。
【００１２】
図１は、本発明のＡＤコンバータの一実施例の構成概略図である。
同図に示すＡＤコンバータ１０は、アナログ信号Ａｉｎをｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換するもので、ｍビットのＡＤＣ（アナログ−デジタル変換器）ユニット１２と、ｍビットのカウンタ１４と、比較回路１６と、ＡＮＤゲート１８とを備えている。これらのカウンタ１４、比較回路１６およびＡＮＤゲート１８が、ＡＤＣユニット１２のテスト回路を構成する。
【００１３】
図示例のＡＤコンバータ１０において、まず、ＡＤＣユニット１２は、クロック信号（サンプリングクロック）ＣＬＫに同期して、ＡＤコンバータ１０の外部から入力されるアナログ信号Ａｉｎをｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換する。変換後のデジタル信号Ｄ＜ｍ−１：０＞は比較回路１６へ供給される。なお、ＡＤＣユニット１２の構造は何ら限定されず、従来公知のものはいずれも利用可能である。
【００１４】
続いて、カウンタ１４は、アナログ信号Ａｉｎの電圧変化に同期したクロック信号ＣＬＫと次に述べるトリガー信号ＴＲＩＧとを入力とするＡＮＤゲート１８からの出力信号に同期してカウントアップを行い、そのカウント値を出力期待値ＣＯ＜ｍ−１：０＞として出力する。この出力期待値ＣＯ＜ｍ−１：０＞は、比較回路１６へ供給されると共に、本実施例では、ＡＤコンバータ１０の外部へも出力されている。
【００１５】
なお、カウンタ１４は、リセット信号ＲＥＳＥＴにより初期化され、本実施例の場合、出力期待値ＣＯ＜ｍ−１：０＞の値は０（１０進数）に設定される。
【００１６】
最後に、比較回路１６は、デジタル信号Ｄ＜ｍ−１：０＞と出力期待値ＣＯ＜ｍ−１：０＞とを比較し、トリガー信号ＴＲＩＧおよびエラー信号ＥＲＲを出力する。トリガー信号ＴＲＩＧは、前述のようにＡＮＤゲート１８に入力されると共に、ＡＤコンバータ１０の外部へも出力され、デジタル信号Ｄ＜ｍ−１：０＞の変化点を表す信号として利用される。また、エラー信号ＥＲＲはＡＤコンバータ１０の外部へ出力され、エラー検出信号として利用される。
【００１７】
ここで、トリガー信号ＴＲＩＧは、デジタル信号Ｄ＜ｍ−１：０＞の値と出力期待値ＣＯ＜ｍ−１：０＞の値との差が＋１であるかどうかを表す。また、エラー信号ＥＲＲは、差が±２以上であるかどうかを表す。本実施例の場合、トリガー信号ＴＲＩＧは、差が＋１の場合にハイレベルとなり、それ以外の場合にはロウレベルとなる。また、エラー信号ＥＲＲは、差が±２以上の場合にハイレベルとなり、差が±１以内の場合にはロウレベルとなる。
【００１８】
エラー信号ＥＲＲをＡＤコンバータ１０の外部へ出力することにより、ＡＤコンバータ１０の良否を容易に判断することができる。また、トリガー信号ＴＲＩＧは、デジタル信号Ｄ＜ｍ−１：０＞の変化するタイミングを表すので、このトリガー信号ＴＲＩＧを外部へ出力し、クロック信号よりも比較的低速なトリガー信号ＴＲＩＧのタイミングでデータを取り込むことにより、安価な評価システムであっても、ＡＤコンバータ１０の良否を判定することができる。
【００１９】
なお、ＡＤＣユニット１２から出力されるデジタル信号Ｄ＜ｍ−１：０＞のビット数は何ら限定されない。また、カウンタ１４は、リセット信号ＲＥＳＥＴにより、０ではなくて所定値に設定されるようにしてもよい。また、トリガー信号ＴＲＩＧ、エラー信号ＥＲＲおよびリセット信号ＲＥＳＥＴの極性も何ら限定されず、必要に応じて適宜変更してもよい。また、本発明では、カウンタ１４をアップカウンタ、比較回路１６が出力するトリガー信号ＴＲＩＧはデジタル信号Ｄ＜ｍ−１：０＞の値と出力期待値ＣＯ＜ｍ−１：０＞の値との差が＋１であるかどうかを表すとしたが、カウンタ１４としてダウンカウンタ、トリガー信号ＴＲＩＧはＤ＜ｍ−１：０＞の値とＣＯ＜ｍ−１：０＞の値との差が−１であるかどうかを表すとしても良い。
【００２０】
次に、ＡＤコンバータ１０の動作を説明する。
【００２１】
図２は、本発明のＡＤコンバータの動作を表す一実施例のタイミングチャートである。このタイミングチャートは、ＡＤＣユニット１２に単調性不良がある場合のＡＤコンバータ１０の動作を表す。本実施例の場合、デジタル信号Ｄ＜ｍ−１：０＞＝３（１０進数）に相当する電圧レベルのアナログ信号Ａｉｎが入力された時に、ＡＤＣユニット１２からデジタル信号Ｄ＜ｍ−１：０＞＝４（１０進数）が出力されるものとする。
【００２２】
図示例のタイミングチャートに示すように、まず、リセット信号ＲＥＳＥＴがハイレベルとされ、ＡＤコンバータ１０はリセットされる。
【００２３】
これにより、カウンタ１４が初期化され、そのカウント値＝０（１０進数）、すなわち、出力期待値ＣＯ＜ｍ−１：０＞＝００…０００（２進数）に設定される。また、アナログ信号Ａｉｎは、デジタル信号Ｄ＜ｍ−１：０＞＝０（１０進数）に相当する電圧レベルとされ、ＡＤＣユニット１２からは、デジタル信号Ｄ＜ｍ−１：０＞＝００…０００（２進数）が出力されている。なお、クロック信号ＣＬＫは、リセット期間中も常に入力されている。
【００２４】
続いて、リセット信号ＲＥＳＥＴがロウレベルとされ、ＡＤコンバータ１０のリセットが解除される。
【００２５】
リセット解除後、アナログ信号Ａｉｎとして、クロック信号ＣＬＫの４クロック毎に、変換後のデジタル信号Ｄ＜ｍ−１：０＞の値が１つずつ増加するように電圧レベルが変化するランプ波が入力される。すなわち、同図のタイミングチャートに示すように、アナログ信号Ａｉｎは、リセット解除後の１，５，９，…個目のクロック信号ＣＬＫの立上りのタイミングでそれぞれデジタル信号Ｄ＜ｍ−１：０＞＝０，１，２，…（１０進数）の電圧レベルとなる。
【００２６】
これに応じて、ＡＤＣユニット１２では、リセット解除後のクロック信号ＣＬＫの１つ目の立上りのタイミングＡでアナログ信号Ａｉｎがサンプリングされ、サンプリングしたクロック信号ＣＬＫの次のクロック信号ＣＬＫの立上りのタイミングＢでデジタル信号Ｄ＜ｍ−１：０＞＝００…０００（２進数）が出力される。なお、リセットにより、既にデジタル信号Ｄ＜ｍ−１：０＞＝００…０００（２進数）とされているので、その状態が維持されることになる。
【００２７】
以後同様にして、クロック信号ＣＬＫの４クロック毎に、１クロック前のアナログ信号Ａｉｎの電圧レベルに対応したデジタル信号Ｄ＜ｍ−１：０＞が出力される。すなわち、同図のタイミングチャートに示すように、デジタル信号Ｄ＜ｍ−１：０＞は、リセット解除後の２，６，１０，…個目のクロック信号ＣＬＫの立上りのタイミングでそれぞれデジタル信号Ｄ＜ｍ−１：０＞＝００…０００，００…００１，００…０１０，…（２進数）となる。
【００２８】
ここで、クロック信号ＣＬＫの立上りのタイミングＣで、ＡＤＣユニット１２からデジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）が出力されると、比較回路１６により、デジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）と出力期待値ＣＯ＜ｍ−１：０＞＝００…０００（２進数）との差が＋１であることが検出され、この同じクロック信号ＣＬＫの立下りのタイミングでトリガー信号ＴＲＩＧがハイレベルとなる。
【００２９】
トリガー信号ＴＲＩＧがハイレベルとなると、その次のクロック信号ＣＬＫの立上りのタイミングＤでカウンタ１４がカウントアップされ、出力期待値ＣＯ＜ｍ−１：０＞＝００…００１（２進数）となる。
【００３０】
出力期待値ＣＯ＜ｍ−１：０＞＝００…００１（２進数）となると、同じく比較回路１６により、デジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）と出力期待値ＣＯ＜ｍ−１：０＞＝００…００１（２進数）との差が０、すなわち、両者の値が同一であることが検出され、この同じクロック信号ＣＬＫの立下りのタイミングＥでトリガー信号ＴＲＩＧはロウレベルとなる。
【００３１】
また、デジタル信号Ｄ＜ｍ−１：０＞＝００…０１０（２進数）となる場合のトリガー信号ＴＲＩＧの動作も上記と同様である。
【００３２】
ここで、クロック信号ＣＬＫの立上りのタイミングＧで、ＡＤＣユニット１２からデジタル信号Ｄ＜ｍ−１：０＞＝００…１００（２進数）が出力されると、比較回路１６により、デジタル信号Ｄ＜ｍ−１：０＞＝００…１００（２進数）と出力期待値ＣＯ＜ｍ−１：０＞＝００…０１０（２進数）との差が±２以上であることが検出され、この同じクロック信号ＣＬＫの立下りのタイミングでエラー信号ＥＲＲがハイレベルとなる。
【００３３】
エラー信号ＥＲＲとしてハイレベルが出力されることにより、このサンプル（評価チップ）には単調性がないことを容易に判定することができる。すなわち、このエラー信号ＥＲＲはＡＤコンバータ１０の外部に出力されているので、外部でエラー信号ＥＲＲをモニターすることにより、膨大な数のデジタルコードをコントローラで処理する前に、ＡＤコンバータの単調性を簡単に判断することができ、これにより、テスト効率を極めて向上させることができる。
【００３４】
なお、図２のタイミングチャートに示した例では、単調性のないサンプルの例を挙げて説明したが、単調性に問題のないサンプルの場合、同図中のタイミングＣ，Ｄ，Ｅに示すデジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）となる場合の動作と同じ動作が、デジタルコードの最大値であるデジタル信号Ｄ＜ｍ−１：０＞＝１１…１１１（２進数）まで繰り返し行われる。
【００３５】
既に述べたように、トリガー信号ＴＲＩＧは、デジタル信号Ｄ＜ｍ−１：０＞の変化点を表すので、外部に出力される出力期待値ＣＯ＜ｍ−１：０＞の値を、同じく外部に出力されるトリガー信号ＴＲＩＧのタイミングでコントローラに取り込むように構成することにより、コントローラへのデータの取込レートを低くすることができ、安価な評価システムでも、変換レート（クロック信号ＣＬＫの周波数）が高速なサンプルの特性値評価を行うことができる。また、トリガー信号ＴＲＩＧのみをコントローラへ取り込み、トリガー信号ＴＲＩＧの入力回数をカウントして出力期待値を算出する方法でも同様の特性評価が可能となる。
【００３６】
次に、本発明のＡＤコンバータについて別の実施例を挙げて説明する。
【００３７】
図３は、本発明のＡＤコンバータの別の実施例の構成概略図である。
ここで、同図に示すＡＤコンバータ２０は、図１に示すＡＤコンバータ１０と比較して、さらにｎ（ｎ＞ｍ）ビットのＤＡＣ（デジタル−アナログ変換器）ユニット２２およびｎビットのカウンタ２４を備えている点と、出力期待値ＣＯ＜ｍ−１：０＞の代わりにデジタル信号Ａｉｎ＜ｎ−１：０＞およびＤ＜ｍ−１：０＞が外部に出力されている点とが相違するだけである。
【００３８】
このＡＤコンバータ２０は、内部でテスト用のアナログ信号を発生し、ＡＤＣユニット１２に供給するようにしたもので、ｍビットのＡＤＣユニット１２と、ｍビットのカウンタ１４と、比較回路１６と、ＡＮＤゲート１８と、ｎビットのＤＡＣユニット２２と、ｎビットのカウンタ２４とを備えている。これらのカウンタ１４、比較回路１６、ＡＮＤゲート１８、ＤＡＣユニット２２およびカウンタ２４が、ＡＤＣユニット１２のテスト回路を構成する。
【００３９】
図示例のＡＤコンバータ２０において、カウンタ２４は、クロック信号ＣＬＫに同期してカウントを行い、そのカウント値をデジタル信号Ａ＜ｎ−１：０＞として出力する。このデジタル信号Ａ＜ｎ−１：０＞は、ＤＡＣユニット２２へ供給されると共に、ＡＤコンバータ２０の外部へも出力されている。なお、デジタル信号Ａ＜ｎ−１：０＞はリセット信号ＲＥＳＥＴにより初期化され、例えば０（１０進数）に設定される。
【００４０】
続いて、ＤＡＣユニット２２は、クロック信号（変換クロック）ＣＬＫに同期して、カウンタ２４から入力されるデジタル信号Ａ＜ｎ−１：０＞をアナログ信号Ａｉｎに変換する。変換後のアナログ信号ＡｉｎはＡＤＣユニット１２へ供給される。なお、ＤＡＣユニット２２の構造は何ら限定されず、従来公知のものはいずれも利用可能であるが、ＡＤＣユニット１２よりもビット精度の高いものであるのが好ましい。
【００４１】
図示例のＡＤコンバータ２０では、リセット信号ＲＥＳＥＴにより、カウンタ２４が初期化され、例えばデジタル信号Ａ＜ｎ−１：０＞＝０（１０進数）に設定される。
【００４２】
リセット解除後、カウンタ２４から出力されるデジタル信号Ａ＜ｎ−１：０＞の値は、クロック信号ＣＬＫに同期して１つずつ増加する。ＤＡＣユニット２２では、クロック信号ＣＬＫに同期して、カウンタ２４から供給されるデジタル信号Ａ＜ｎ−１：０＞がアナログ信号Ａｉｎに変換される。すなわち、デジタル信号Ａ＜ｎ−１：０＞の値が１つずつ増加するのに応じて電圧レベルが上昇するアナログ信号Ａｉｎが発生される。
【００４３】
ＤＡＣユニット２４によって発生されたアナログ信号Ａｉｎは、テスト対象であるＡＤＣユニット１２へ供給され、図１に示すＡＤコンバータ１０の場合と同じようにしてテストが行われる。デジタル信号Ｄ＜ｍ−１：０＞およびデジタル信号Ａ＜ｎ−１：０＞を外部に出力することにより、デジタル信号Ａ＜ｎ−１：０＞の値から、デジタル信号Ｄ＜ｍ−１：０＞の値に対応するアナログ信号Ａｉｎの電圧レベルを知ることができる。
【００４４】
なお、図１および図３に示す例では、説明を簡単化するために、通常の動作時の回路や接続、通常動作とテスト動作との切換用の回路等は省略してある。また、図１の例では、通常動作時のデジタル信号Ｄ＜ｍ−１：０＞を外部に出力してもよいし、あるいは、内部の他の回路で使用するようにしてもよい。また、図３の例では、通常動作時のアナログ信号Ａｉｎを外部から入力してもよいし、あるいは、内部の他の回路から供給するようにしてもよい。
【００４５】
本発明のＡＤコンバータは、基本的に以上のようなものである。
以上、本発明のＡＤコンバータについて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００４６】
【発明の効果】
以上詳細に説明した様に、本発明のＡＤコンバータは、アナログ信号をデジタル信号に変換すると共に、アナログ信号の電圧レベルに応じて、デジタル信号の出力期待値を発生し、デジタル信号と出力期待値とを比較して、両者の差が±２以上であるかどうかを表すエラー信号を出力するようにしたものである。
これにより、本発明のＡＤコンバータによれば、エラー信号をモニターするだけで、単調性を簡易的に評価することができるので、実際にコントローラに全部のデジタル信号を取り込む前に不良品のサンプルを排除することができ、テスト効率を向上させることができると共に、テストコストを低減することができる。また、本発明のＡＤコンバータによれば、トリガー信号を利用することにより、安価な評価システムでも、高速サンプリングレートでサンプルを評価することができるので、同じくテストコストを低減することができる。
【図面の簡単な説明】
【図１】 本発明のＡＤコンバータの一実施例の構成概略図である。
【図２】 本発明のＡＤコンバータの動作を表す一実施例のタイミングチャートである。
【図３】 本発明のＡＤコンバータの別の実施例の構成概略図である。
【図４】 ＡＤコンバータの評価システムの一例の構成概念図である。
【符号の説明】
１０，２０ ＡＤコンバータ
１２ ＡＤＣユニット
１４，２４ カウンタ
１６ 比較回路
１８ ＡＮＤゲート
２２ ＤＡＣユニット
３０ 評価システム
３２ サンプル
３４ 信号発生器
３６ コントローラ
【発明の属する技術分野】
本発明は、変換後のデジタル信号の単調性をテストするテスト回路を搭載したＡＤコンバータ（アナログ−デジタル変換器）に関するものである。
【０００２】
【従来の技術】
図４は、ＡＤコンバータの評価システムの一例の構成概念図である。
同図に示すように、ＡＤコンバータの評価システム３０は、アナログ信号Ａｉｎをｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換するＡＤコンバータのサンプル（ＤＵＴ：Device Under Test ）（以下、単にサンプルという）３２を評価するもので、アナログ信号Ａｉｎを発生する信号発生器３４と、この評価システム３０の動作を制御するコントローラ３６とを備えている。
【０００３】
評価システム３０では、コントローラ３６から入力される制御信号に従って、信号発生器３４により所定電圧レベルのアナログ信号Ａｉｎが発生される。このアナログ信号Ａｉｎはサンプル３２に供給され、その電圧レベルに応じたｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換される。変換後のデジタル信号Ｄ＜ｍ−１：０＞は一旦コントローラ３６に全部取り込まれた後、処理されて、直線性誤差や歪等の特性値が算出される。
【０００４】
ＡＤコンバータのテスト手法としては、ヒストグラム法の他、様々なテスト手法が用いられている。しかし、どのようなテスト手法でも、基本的なテストのセットアップは同じである。すなわち、前述のように、サンプル３２へアナログ信号Ａｉｎを供給し、変換後のデジタル信号Ｄ＜ｍ−１：０＞を一旦コントローラ３６へ全部取り込んだ後、コントローラ３６の内部で各テスト手法に従って処理が行われる。
【０００５】
【発明が解決しようとする課題】
ところで、プロセスや回路技術の進歩により、ＡＤコンバータも高速化、高ビット化が進んでいる。このため、いずれの場合も、テスト時にコントローラ３６内で処理しなければならないデータ量が増大し、テスト時間が長くなる傾向にある。また、ＡＤコンバータの良品・不良品の選別を、直線性誤差や歪等の特性値から判断する場合、不良品のテスト時間も良品と同じだけ必要になるため、不良品の混入率が高いとテスト効率が著しく低下する。
【０００６】
近年では、ＡＤコンバータを初めとするアナログ回路とデジタル回路とを混載することも珍しくはなく、前述の理由等により、アナログ回路のテスト時間が全体のテスト時間に占める割合が高くなる傾向にある。
【０００７】
このようなテスト効率の低下は、テストコストを引き上げるので、チップ価格の上昇を引き起こす結果となる。また、変換レート（変換クロック）の高速化に伴い、コントローラ３６に取り込まれるデータ（サンプル３２の出力）も高速に変化するため、コントローラ３６の入力部にも高速インターフェースを採用する等の高速化対策を施さなければならず、高価な評価システムが必要となるので、テストコストの上昇を招く要因となる。
【０００８】
本発明の目的は、前記従来技術に基づく問題点を解消し、単調性を簡易的に評価することができ、テスト効率を向上させることができると共に、安価な評価システムにおいても高速サンプリングレートでの評価が可能なＡＤコンバータを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、アナログ信号をｍビットのデジタル信号に変換する第１手段と、前記アナログ信号の電圧レベルに応じて、前記デジタル信号の出力期待値を発生する第２手段と、前記デジタル信号と前記出力期待値とを比較し、これらのデジタル信号と出力期待値との差が±２以上であるかどうかを表すエラー信号を出力するとともに、前記デジタル信号と前記出力期待値との差が＋１あるいは−１であるかどうかを表すトリガー信号を出力する第３手段とを備えていることを特徴とするＡＤコンバータを提供するものである。
【００１０】
ここで、上記に記載のＡＤコンバータであって、
さらに、ｎ（ｎ＞ｍ）ビットのデジタル信号を発生する第４手段と、このｎビットのデジタル信号をアナログ信号に変換する第５手段とを備え、
前記第５手段により変換されたアナログ信号を前記第１手段に供給するのが好ましい。
【００１１】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明のＡＤコンバータを詳細に説明する。
【００１２】
図１は、本発明のＡＤコンバータの一実施例の構成概略図である。
同図に示すＡＤコンバータ１０は、アナログ信号Ａｉｎをｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換するもので、ｍビットのＡＤＣ（アナログ−デジタル変換器）ユニット１２と、ｍビットのカウンタ１４と、比較回路１６と、ＡＮＤゲート１８とを備えている。これらのカウンタ１４、比較回路１６およびＡＮＤゲート１８が、ＡＤＣユニット１２のテスト回路を構成する。
【００１３】
図示例のＡＤコンバータ１０において、まず、ＡＤＣユニット１２は、クロック信号（サンプリングクロック）ＣＬＫに同期して、ＡＤコンバータ１０の外部から入力されるアナログ信号Ａｉｎをｍビットのデジタル信号Ｄ＜ｍ−１：０＞に変換する。変換後のデジタル信号Ｄ＜ｍ−１：０＞は比較回路１６へ供給される。なお、ＡＤＣユニット１２の構造は何ら限定されず、従来公知のものはいずれも利用可能である。
【００１４】
続いて、カウンタ１４は、アナログ信号Ａｉｎの電圧変化に同期したクロック信号ＣＬＫと次に述べるトリガー信号ＴＲＩＧとを入力とするＡＮＤゲート１８からの出力信号に同期してカウントアップを行い、そのカウント値を出力期待値ＣＯ＜ｍ−１：０＞として出力する。この出力期待値ＣＯ＜ｍ−１：０＞は、比較回路１６へ供給されると共に、本実施例では、ＡＤコンバータ１０の外部へも出力されている。
【００１５】
なお、カウンタ１４は、リセット信号ＲＥＳＥＴにより初期化され、本実施例の場合、出力期待値ＣＯ＜ｍ−１：０＞の値は０（１０進数）に設定される。
【００１６】
最後に、比較回路１６は、デジタル信号Ｄ＜ｍ−１：０＞と出力期待値ＣＯ＜ｍ−１：０＞とを比較し、トリガー信号ＴＲＩＧおよびエラー信号ＥＲＲを出力する。トリガー信号ＴＲＩＧは、前述のようにＡＮＤゲート１８に入力されると共に、ＡＤコンバータ１０の外部へも出力され、デジタル信号Ｄ＜ｍ−１：０＞の変化点を表す信号として利用される。また、エラー信号ＥＲＲはＡＤコンバータ１０の外部へ出力され、エラー検出信号として利用される。
【００１７】
ここで、トリガー信号ＴＲＩＧは、デジタル信号Ｄ＜ｍ−１：０＞の値と出力期待値ＣＯ＜ｍ−１：０＞の値との差が＋１であるかどうかを表す。また、エラー信号ＥＲＲは、差が±２以上であるかどうかを表す。本実施例の場合、トリガー信号ＴＲＩＧは、差が＋１の場合にハイレベルとなり、それ以外の場合にはロウレベルとなる。また、エラー信号ＥＲＲは、差が±２以上の場合にハイレベルとなり、差が±１以内の場合にはロウレベルとなる。
【００１８】
エラー信号ＥＲＲをＡＤコンバータ１０の外部へ出力することにより、ＡＤコンバータ１０の良否を容易に判断することができる。また、トリガー信号ＴＲＩＧは、デジタル信号Ｄ＜ｍ−１：０＞の変化するタイミングを表すので、このトリガー信号ＴＲＩＧを外部へ出力し、クロック信号よりも比較的低速なトリガー信号ＴＲＩＧのタイミングでデータを取り込むことにより、安価な評価システムであっても、ＡＤコンバータ１０の良否を判定することができる。
【００１９】
なお、ＡＤＣユニット１２から出力されるデジタル信号Ｄ＜ｍ−１：０＞のビット数は何ら限定されない。また、カウンタ１４は、リセット信号ＲＥＳＥＴにより、０ではなくて所定値に設定されるようにしてもよい。また、トリガー信号ＴＲＩＧ、エラー信号ＥＲＲおよびリセット信号ＲＥＳＥＴの極性も何ら限定されず、必要に応じて適宜変更してもよい。また、本発明では、カウンタ１４をアップカウンタ、比較回路１６が出力するトリガー信号ＴＲＩＧはデジタル信号Ｄ＜ｍ−１：０＞の値と出力期待値ＣＯ＜ｍ−１：０＞の値との差が＋１であるかどうかを表すとしたが、カウンタ１４としてダウンカウンタ、トリガー信号ＴＲＩＧはＤ＜ｍ−１：０＞の値とＣＯ＜ｍ−１：０＞の値との差が−１であるかどうかを表すとしても良い。
【００２０】
次に、ＡＤコンバータ１０の動作を説明する。
【００２１】
図２は、本発明のＡＤコンバータの動作を表す一実施例のタイミングチャートである。このタイミングチャートは、ＡＤＣユニット１２に単調性不良がある場合のＡＤコンバータ１０の動作を表す。本実施例の場合、デジタル信号Ｄ＜ｍ−１：０＞＝３（１０進数）に相当する電圧レベルのアナログ信号Ａｉｎが入力された時に、ＡＤＣユニット１２からデジタル信号Ｄ＜ｍ−１：０＞＝４（１０進数）が出力されるものとする。
【００２２】
図示例のタイミングチャートに示すように、まず、リセット信号ＲＥＳＥＴがハイレベルとされ、ＡＤコンバータ１０はリセットされる。
【００２３】
これにより、カウンタ１４が初期化され、そのカウント値＝０（１０進数）、すなわち、出力期待値ＣＯ＜ｍ−１：０＞＝００…０００（２進数）に設定される。また、アナログ信号Ａｉｎは、デジタル信号Ｄ＜ｍ−１：０＞＝０（１０進数）に相当する電圧レベルとされ、ＡＤＣユニット１２からは、デジタル信号Ｄ＜ｍ−１：０＞＝００…０００（２進数）が出力されている。なお、クロック信号ＣＬＫは、リセット期間中も常に入力されている。
【００２４】
続いて、リセット信号ＲＥＳＥＴがロウレベルとされ、ＡＤコンバータ１０のリセットが解除される。
【００２５】
リセット解除後、アナログ信号Ａｉｎとして、クロック信号ＣＬＫの４クロック毎に、変換後のデジタル信号Ｄ＜ｍ−１：０＞の値が１つずつ増加するように電圧レベルが変化するランプ波が入力される。すなわち、同図のタイミングチャートに示すように、アナログ信号Ａｉｎは、リセット解除後の１，５，９，…個目のクロック信号ＣＬＫの立上りのタイミングでそれぞれデジタル信号Ｄ＜ｍ−１：０＞＝０，１，２，…（１０進数）の電圧レベルとなる。
【００２６】
これに応じて、ＡＤＣユニット１２では、リセット解除後のクロック信号ＣＬＫの１つ目の立上りのタイミングＡでアナログ信号Ａｉｎがサンプリングされ、サンプリングしたクロック信号ＣＬＫの次のクロック信号ＣＬＫの立上りのタイミングＢでデジタル信号Ｄ＜ｍ−１：０＞＝００…０００（２進数）が出力される。なお、リセットにより、既にデジタル信号Ｄ＜ｍ−１：０＞＝００…０００（２進数）とされているので、その状態が維持されることになる。
【００２７】
以後同様にして、クロック信号ＣＬＫの４クロック毎に、１クロック前のアナログ信号Ａｉｎの電圧レベルに対応したデジタル信号Ｄ＜ｍ−１：０＞が出力される。すなわち、同図のタイミングチャートに示すように、デジタル信号Ｄ＜ｍ−１：０＞は、リセット解除後の２，６，１０，…個目のクロック信号ＣＬＫの立上りのタイミングでそれぞれデジタル信号Ｄ＜ｍ−１：０＞＝００…０００，００…００１，００…０１０，…（２進数）となる。
【００２８】
ここで、クロック信号ＣＬＫの立上りのタイミングＣで、ＡＤＣユニット１２からデジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）が出力されると、比較回路１６により、デジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）と出力期待値ＣＯ＜ｍ−１：０＞＝００…０００（２進数）との差が＋１であることが検出され、この同じクロック信号ＣＬＫの立下りのタイミングでトリガー信号ＴＲＩＧがハイレベルとなる。
【００２９】
トリガー信号ＴＲＩＧがハイレベルとなると、その次のクロック信号ＣＬＫの立上りのタイミングＤでカウンタ１４がカウントアップされ、出力期待値ＣＯ＜ｍ−１：０＞＝００…００１（２進数）となる。
【００３０】
出力期待値ＣＯ＜ｍ−１：０＞＝００…００１（２進数）となると、同じく比較回路１６により、デジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）と出力期待値ＣＯ＜ｍ−１：０＞＝００…００１（２進数）との差が０、すなわち、両者の値が同一であることが検出され、この同じクロック信号ＣＬＫの立下りのタイミングＥでトリガー信号ＴＲＩＧはロウレベルとなる。
【００３１】
また、デジタル信号Ｄ＜ｍ−１：０＞＝００…０１０（２進数）となる場合のトリガー信号ＴＲＩＧの動作も上記と同様である。
【００３２】
ここで、クロック信号ＣＬＫの立上りのタイミングＧで、ＡＤＣユニット１２からデジタル信号Ｄ＜ｍ−１：０＞＝００…１００（２進数）が出力されると、比較回路１６により、デジタル信号Ｄ＜ｍ−１：０＞＝００…１００（２進数）と出力期待値ＣＯ＜ｍ−１：０＞＝００…０１０（２進数）との差が±２以上であることが検出され、この同じクロック信号ＣＬＫの立下りのタイミングでエラー信号ＥＲＲがハイレベルとなる。
【００３３】
エラー信号ＥＲＲとしてハイレベルが出力されることにより、このサンプル（評価チップ）には単調性がないことを容易に判定することができる。すなわち、このエラー信号ＥＲＲはＡＤコンバータ１０の外部に出力されているので、外部でエラー信号ＥＲＲをモニターすることにより、膨大な数のデジタルコードをコントローラで処理する前に、ＡＤコンバータの単調性を簡単に判断することができ、これにより、テスト効率を極めて向上させることができる。
【００３４】
なお、図２のタイミングチャートに示した例では、単調性のないサンプルの例を挙げて説明したが、単調性に問題のないサンプルの場合、同図中のタイミングＣ，Ｄ，Ｅに示すデジタル信号Ｄ＜ｍ−１：０＞＝００…００１（２進数）となる場合の動作と同じ動作が、デジタルコードの最大値であるデジタル信号Ｄ＜ｍ−１：０＞＝１１…１１１（２進数）まで繰り返し行われる。
【００３５】
既に述べたように、トリガー信号ＴＲＩＧは、デジタル信号Ｄ＜ｍ−１：０＞の変化点を表すので、外部に出力される出力期待値ＣＯ＜ｍ−１：０＞の値を、同じく外部に出力されるトリガー信号ＴＲＩＧのタイミングでコントローラに取り込むように構成することにより、コントローラへのデータの取込レートを低くすることができ、安価な評価システムでも、変換レート（クロック信号ＣＬＫの周波数）が高速なサンプルの特性値評価を行うことができる。また、トリガー信号ＴＲＩＧのみをコントローラへ取り込み、トリガー信号ＴＲＩＧの入力回数をカウントして出力期待値を算出する方法でも同様の特性評価が可能となる。
【００３６】
次に、本発明のＡＤコンバータについて別の実施例を挙げて説明する。
【００３７】
図３は、本発明のＡＤコンバータの別の実施例の構成概略図である。
ここで、同図に示すＡＤコンバータ２０は、図１に示すＡＤコンバータ１０と比較して、さらにｎ（ｎ＞ｍ）ビットのＤＡＣ（デジタル−アナログ変換器）ユニット２２およびｎビットのカウンタ２４を備えている点と、出力期待値ＣＯ＜ｍ−１：０＞の代わりにデジタル信号Ａｉｎ＜ｎ−１：０＞およびＤ＜ｍ−１：０＞が外部に出力されている点とが相違するだけである。
【００３８】
このＡＤコンバータ２０は、内部でテスト用のアナログ信号を発生し、ＡＤＣユニット１２に供給するようにしたもので、ｍビットのＡＤＣユニット１２と、ｍビットのカウンタ１４と、比較回路１６と、ＡＮＤゲート１８と、ｎビットのＤＡＣユニット２２と、ｎビットのカウンタ２４とを備えている。これらのカウンタ１４、比較回路１６、ＡＮＤゲート１８、ＤＡＣユニット２２およびカウンタ２４が、ＡＤＣユニット１２のテスト回路を構成する。
【００３９】
図示例のＡＤコンバータ２０において、カウンタ２４は、クロック信号ＣＬＫに同期してカウントを行い、そのカウント値をデジタル信号Ａ＜ｎ−１：０＞として出力する。このデジタル信号Ａ＜ｎ−１：０＞は、ＤＡＣユニット２２へ供給されると共に、ＡＤコンバータ２０の外部へも出力されている。なお、デジタル信号Ａ＜ｎ−１：０＞はリセット信号ＲＥＳＥＴにより初期化され、例えば０（１０進数）に設定される。
【００４０】
続いて、ＤＡＣユニット２２は、クロック信号（変換クロック）ＣＬＫに同期して、カウンタ２４から入力されるデジタル信号Ａ＜ｎ−１：０＞をアナログ信号Ａｉｎに変換する。変換後のアナログ信号ＡｉｎはＡＤＣユニット１２へ供給される。なお、ＤＡＣユニット２２の構造は何ら限定されず、従来公知のものはいずれも利用可能であるが、ＡＤＣユニット１２よりもビット精度の高いものであるのが好ましい。
【００４１】
図示例のＡＤコンバータ２０では、リセット信号ＲＥＳＥＴにより、カウンタ２４が初期化され、例えばデジタル信号Ａ＜ｎ−１：０＞＝０（１０進数）に設定される。
【００４２】
リセット解除後、カウンタ２４から出力されるデジタル信号Ａ＜ｎ−１：０＞の値は、クロック信号ＣＬＫに同期して１つずつ増加する。ＤＡＣユニット２２では、クロック信号ＣＬＫに同期して、カウンタ２４から供給されるデジタル信号Ａ＜ｎ−１：０＞がアナログ信号Ａｉｎに変換される。すなわち、デジタル信号Ａ＜ｎ−１：０＞の値が１つずつ増加するのに応じて電圧レベルが上昇するアナログ信号Ａｉｎが発生される。
【００４３】
ＤＡＣユニット２４によって発生されたアナログ信号Ａｉｎは、テスト対象であるＡＤＣユニット１２へ供給され、図１に示すＡＤコンバータ１０の場合と同じようにしてテストが行われる。デジタル信号Ｄ＜ｍ−１：０＞およびデジタル信号Ａ＜ｎ−１：０＞を外部に出力することにより、デジタル信号Ａ＜ｎ−１：０＞の値から、デジタル信号Ｄ＜ｍ−１：０＞の値に対応するアナログ信号Ａｉｎの電圧レベルを知ることができる。
【００４４】
なお、図１および図３に示す例では、説明を簡単化するために、通常の動作時の回路や接続、通常動作とテスト動作との切換用の回路等は省略してある。また、図１の例では、通常動作時のデジタル信号Ｄ＜ｍ−１：０＞を外部に出力してもよいし、あるいは、内部の他の回路で使用するようにしてもよい。また、図３の例では、通常動作時のアナログ信号Ａｉｎを外部から入力してもよいし、あるいは、内部の他の回路から供給するようにしてもよい。
【００４５】
本発明のＡＤコンバータは、基本的に以上のようなものである。
以上、本発明のＡＤコンバータについて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００４６】
【発明の効果】
以上詳細に説明した様に、本発明のＡＤコンバータは、アナログ信号をデジタル信号に変換すると共に、アナログ信号の電圧レベルに応じて、デジタル信号の出力期待値を発生し、デジタル信号と出力期待値とを比較して、両者の差が±２以上であるかどうかを表すエラー信号を出力するようにしたものである。
これにより、本発明のＡＤコンバータによれば、エラー信号をモニターするだけで、単調性を簡易的に評価することができるので、実際にコントローラに全部のデジタル信号を取り込む前に不良品のサンプルを排除することができ、テスト効率を向上させることができると共に、テストコストを低減することができる。また、本発明のＡＤコンバータによれば、トリガー信号を利用することにより、安価な評価システムでも、高速サンプリングレートでサンプルを評価することができるので、同じくテストコストを低減することができる。
【図面の簡単な説明】
【図１】 本発明のＡＤコンバータの一実施例の構成概略図である。
【図２】 本発明のＡＤコンバータの動作を表す一実施例のタイミングチャートである。
【図３】 本発明のＡＤコンバータの別の実施例の構成概略図である。
【図４】 ＡＤコンバータの評価システムの一例の構成概念図である。
【符号の説明】
１０，２０ ＡＤコンバータ
１２ ＡＤＣユニット
１４，２４ カウンタ
１６ 比較回路
１８ ＡＮＤゲート
２２ ＤＡＣユニット
３０ 評価システム
３２ サンプル
３４ 信号発生器
３６ コントローラ
Claims (2)
- アナログ信号をｍビットのデジタル信号に変換する第１手段と、前記アナログ信号の電圧レベルに応じて、前記デジタル信号の出力期待値を発生する第２手段と、前記デジタル信号と前記出力期待値とを比較し、これらのデジタル信号と出力期待値との差が±２以上であるかどうかを表すエラー信号を出力するとともに、前記デジタル信号と前記出力期待値との差が＋１あるいは−１であるかどうかを表すトリガー信号を出力する第３手段とを備えていることを特徴とするＡＤコンバータ。
- 請求項１に記載のＡＤコンバータであって、
さらに、ｎ（ｎ＞ｍ）ビットのデジタル信号を発生する第４手段と、このｎビットのデジタル信号をアナログ信号に変換する第５手段とを備え、
前記第５手段により変換されたアナログ信号を前記第１手段に供給することを特徴とするＡＤコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006557A JP4666776B2 (ja) | 2001-01-15 | 2001-01-15 | Ａｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006557A JP4666776B2 (ja) | 2001-01-15 | 2001-01-15 | Ａｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002214305A JP2002214305A (ja) | 2002-07-31 |
| JP4666776B2 true JP4666776B2 (ja) | 2011-04-06 |
Family
ID=18874421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006557A Expired - Lifetime JP4666776B2 (ja) | 2001-01-15 | 2001-01-15 | Ａｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4666776B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4732007B2 (ja) * | 2005-06-01 | 2011-07-27 | 株式会社アドバンテスト | 波形発生器、波形整形器、及び試験装置 |
| JP2013236313A (ja) * | 2012-05-10 | 2013-11-21 | Asahi Kasei Electronics Co Ltd | Ａ／ｄコンバータのテスト回路およびテスト方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0356228U (ja) * | 1989-10-03 | 1991-05-30 | ||
| JPH05297061A (ja) * | 1991-03-04 | 1993-11-12 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH09135168A (ja) * | 1995-10-13 | 1997-05-20 | Lg Semicon Co Ltd | Ａ／ｄ変換器の変換特性テスト回路とその方法 |
| JPH10268004A (ja) * | 1997-03-25 | 1998-10-09 | Yokogawa Electric Corp | ロジックテスタ |
-
2001
- 2001-01-15 JP JP2001006557A patent/JP4666776B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0356228U (ja) * | 1989-10-03 | 1991-05-30 | ||
| JPH05297061A (ja) * | 1991-03-04 | 1993-11-12 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH09135168A (ja) * | 1995-10-13 | 1997-05-20 | Lg Semicon Co Ltd | Ａ／ｄ変換器の変換特性テスト回路とその方法 |
| JPH10268004A (ja) * | 1997-03-25 | 1998-10-09 | Yokogawa Electric Corp | ロジックテスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002214305A (ja) | 2002-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553639B2 (ja) | タイミング調整回路 | |
| JP2619988B2 (ja) | アナログ−デジタル変換器と自己テスト手段を含む集積回路 | |
| KR970022357A (ko) | 아날로그 디지탈 변환기의 변환특성 테스트회로와 그 방법 | |
| US9098072B1 (en) | Traveling pulse wave quantizer | |
| TWI644519B (zh) | 類比數位轉換器裝置與待測訊號產生方法 | |
| EP1151540A1 (en) | Built-in self test for integrated digital-to-analog converters | |
| JPH11511934A (ja) | アナログ−ディジタル変換器を試験する方法 | |
| JPH0682573A (ja) | 時間間隔検出回路 | |
| JP4526919B2 (ja) | Ａ／ｄ変換装置 | |
| JP4666776B2 (ja) | Ａｄコンバータ | |
| US8060343B2 (en) | Semiconductor device and noise measuring method | |
| US6531972B2 (en) | Apparatus and method including an efficient data transfer for analog to digital converter testing | |
| JP2003018007A (ja) | アナログ／ディジタル信号変換方法 | |
| JP2826452B2 (ja) | 波形記憶装置 | |
| US10326465B1 (en) | Analog to digital converter device and method for generating testing signal | |
| JP3992049B2 (ja) | Ａ／ｄ変換回路の試験方法、及びａ／ｄ変換回路 | |
| US10826511B1 (en) | Pipeline analog-to-digital converter | |
| JP3265286B2 (ja) | Ａ／ｄ変換器のテスト装置 | |
| Arakawa et al. | Linearity improvement technique of multi-bit sigma-delta TDC for timing measurement | |
| KR100206919B1 (ko) | 아날로그/디지탈 변환기의 전기적 특성 테스트 장치 | |
| CN118157673A (zh) | 模数转换器adc电路和用于控制所述adc电路的方法 | |
| JP2735076B2 (ja) | アナログ／ディジタル変換器の試験方法 | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| JP2002246907A (ja) | Ａｄコンバータ | |
| JP2004088515A (ja) | Ａｄｃの検査方法及び検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4666776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |