JP2009544242A - 主にデジタルな時間基準発生器を使用する信号完全性測定のシステム及び方法 - Google Patents
主にデジタルな時間基準発生器を使用する信号完全性測定のシステム及び方法 Download PDFInfo
- Publication number
- JP2009544242A JP2009544242A JP2009520919A JP2009520919A JP2009544242A JP 2009544242 A JP2009544242 A JP 2009544242A JP 2009520919 A JP2009520919 A JP 2009520919A JP 2009520919 A JP2009520919 A JP 2009520919A JP 2009544242 A JP2009544242 A JP 2009544242A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tester
- under test
- time reference
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
1以上の被テスト信号のサンプリングを制御するための、独自の時間基準発生技法を利用する信号完全性測定のシステム及び方法である。本開示に従い作成した時間基準発生器は、位相フィルタ及び変調回路を備えており、これらは、シグマデルタ変調器の出力の関数として、高速に変化する位相信号を発生させるものである。この位相フィルタは、該高速に変化する位相信号から所望でない高い周波数の位相成分をフィルタする。フィルタされた該信号は、1以上のサンプラをクロックするために使用され、それによって上記の被テスト信号のサンプリングの事例を生成する。次に、これらサンプリングの事例を、被テスト信号の種類に適した何らかの1以上の様々な技法を使用して分析する。
【選択図】図6
【選択図】図6
Description
本願は、2006年7月14日に出願され、「主にデジタルな時間基準発生器を使用する信号完全性測定のシステム及び方法」という発明の名称の米国仮特許出願第60/830,797号の優先権の利益を主張し、ここに、参照によってその全体を組み込むものとする。
本発明は一般的に、デジタルの回路及びシステムの信号完全性測定に関する。より詳細には、本発明は、主にデジタルな時間基準発生器を使用する信号完全性測定のシステム及び方法に向いている。
デジタル回路は、結局のところ、半導体デバイスのレベルでは、離散値―例えば「0」と「1」とを処理するよう意図されているが、そのような回路は必ず、電圧や電流等の物理量を使用して、離散信号を符号化している。その結果として、半導体デバイスの内部又は外部でのデジタル信号の遷移のときに、それらは、電圧レベル、電流レベル、又はその両方のアナログ的な過渡現象を引き起こしている。技術が進歩するにつれ、デジタル回路のこの「アナログ的な」振る舞いは、半導体デバイスの正しい動作に対し、ますます関係するものとなっている。例えば、「0」−レベルから「1」−レベルに電圧が遷移するのにかかる時間が過度に長い場合、その半導体デバイスは、動作することをすっかりやめてしまう可能性がある。同じように、論理的な「1」(「0」)があまりにも低い(高い)電圧又は電流を使用して符号化された場合、得られる回路は正しい動作に失敗してしまう可能性がある。アナログ的な現象の他の例は、タイミングの不確定性又はタイミングの不確定性に対する耐性を含んでいる。特定の例として、銅線を介して互いに通信することが予期されている2つの半導体デバイスを考えてみよ。ソースから宛先へのデジタル信号のタイミングが過度に動揺している場合、得られる通信リンクは間違いを起こす可能性がある。デジタル回路の上記の「舞台裏の」アナログ的な振る舞いはさておき、ワイヤレス通信システムにおける場合のように、処理及び実装を容易にするためには、瞬間的に慎重に、デジタル信号をアナログ信号に変換することがしばしば必要である。
回路の上記のアナログ的振る舞いの評価は、半導体産業において非常に重要なステップである。回路及びシステムの設計者は、彼らの設計をデバッグし、特性を記述し、生産テストをするためのテスト及び測定のツールを常に必要としている。これらのテスト及び測定のツールは、幾つかの形態で用いられる可能性がある。一般的に、信号完全性測定のために、オシロスコープ(一般的に電圧又は電流又は電磁波を測定するためのもの)、ジッタ・アナライザ(タイミングの不確定さを測定するためのもの)、スペクトラム・アナライザ(周波数を測定するためのもの)等の様々なベンチ・ツールが利用可能である。歴史的に、入力や出力のポート等の半導体デバイスのインターフェース部を測定するために、そのような機器は良く適していた。しかし現在は、システム全体が非常に小さなフォーム・ファクタの上に構築されている。現行世代のテスト及び測定の技術は、アクセスの困難性のため、内部回路を分析することが不可能である。テストすることは乱すことであり、従って、非常に低いレベルの信号を、マイクロ・スケールの現代のデバイスからマクロ・スケールのテスト機器に転送することは、測定される該信号に対して、あまりにも破壊的である。
現代の測定機器は、ほとんど必ず強力なデジタル信号処理(DSP)技法に依存しており、自動化を促進し、測定の精度及び再現性を向上させている。DSP技法を使用すると、被テスト・デバイス(DUT)の応答信号は、初めに、精密なアナログ・デジタル(A/D)コンバータを使用してそれをデジタル化することによって測定される。続いて、このデジタル化された信号を分析するために、マイクロプロセッサベースの計算が実行される。例えば、ユーザのモニタに結果を表示する前に、高速フーリエ変換(FFT)のハードウェア又はソフトウェアの実装が利用される。
このデジタル化ステップは、上記A/Dコンバータに加えてクロッキング回路を必要としており、このクロッキング回路は、オシロスコープの専門用語において「時間基準発生器」としばしば呼ばれている。一般的に上記クロッキング回路は、設計及び実装の観点において、オシロスコープ又はジッタ・アナライザ等の機器における最も重要で最も挑戦的な構成要素である。アナログ波形10のデジタル化を図解する図1A及び1Bを参照すると、上記クロッキング回路は水平(時間)軸12を定めており、この水平(時間)軸12に対して、上記の波形の信号パラメータが追跡され測定される。より正確にいうと、上記信号パラメータは、水平軸12、より正確にいうと全部の測定に従って追跡することが可能である。従来のA/Dコンバータ16に出力するサンプリング・クロック信号14の周波数を上記クロッキング回路により増大させることによって、精度を向上させることができる。上記の信号の周波数が上記クロッキング回路の周波数の半分より速くなるとき、多くのクロッキングの挑戦が生じている。この条件下で、従来のA/Dコンバータ16の出力はエイリアシングを見せ、測定は誤ることになる。不幸なことに、多くの測定のアプリケーションは、この範疇に該当している。高い周波数の信号をデジタル化するためのクロッキング及びデジタル化の領域において、多くの進歩をなさなければならない。
更に図1A及び1Bを参照すると、全ての現代のデジタル化技法は、一般的に、A/Dコンバータ16のサンプリングの瞬間を可能な限り互いに接近させて置くことを中心に展開している。リアルタイム・オシロスコープは、単一の「遅い」クロック信号の遅延させた複製を文字通り複数生成し、これらの複製の各々を使用して、別々のA/Dコンバータをクロックしている。このことは、図2の時間インターリーブA/Dコンバータのアーキテクチャ20において図解している。クロック信号22のコピーが16個生成され、各々を他のものに関して周期の1/16ずつ遅延させた場合、上記の遅いクロックよりも16倍速い効果的なデジタル化周波数を達成することが可能である。そのために必要なのは、16個のコンバータ24の全ての出力を組み合せ、一体となったデジタル化波形を生成することだけである。そのような実装の例は、カリフォルニア州サンタ・クララのアジレント・テクノロジーズから入手可能なアジレント54855Aデジタル・サンプリング・オシロスコープである。そのような実装は極めて高価であり、かなり大きな実装面積を要求し、重大な較正手順を必要としている。これらの制限は一般的に、広帯域幅オシロスコープ等の、単一チャンネルでハイエンドな装置に対してのみ、この技術を適したものとしている。見ればわかるように、半導体デバイス内の信号完全性測定マクロとしての集積に対して、それは適していない。
代わりに、クロック回路の周波数要求を大いに緩和する、等価時間又はサブサンプリングの機器が構築されている。そのような機器において、信号をリアルタイムにデジタル化する要求は緩和されている。あるサブサンプリング・アプローチは、クロックの遅延コピーを複数生成する代わりに、複数の変換経路を用い、単一のクロック信号を使用して、反復性の信号をデジタル化している。この反復性の信号は、デジタル化に使用する上記単一のクロック信号よりずっと高い帯域幅を持つことが可能である。最初に、上記の「遅い」クロックをゼロ位相遅延で使用して、第1の入力テスト周期をサンプリングする。次に、上記のクロックは、1周期と同等なだけ該サンプリング・クロックが遅延するまで、上記の反復性の被テスト信号の続く流れの各々において、Δts秒ずつ増分される。合計で約1周期の位相シフトは、入力波形の完全なカバレージがΔts&秒(「Δts&」は斜体の「Δts」を表す)のタイミング解像度で得られることを確実なものとするが、そのような完全なカバレージは、多くのアプリケーションにおいて常に必要なものではない。図3は、このサブサンプリング・アルゴリズムのグラフィカルな表現30を提供している(図3のUTPは、「単位テスト周期」を意味している)。図4において、可能なハードウェア実装40を単純化して図解しており、それは、精密な位相遅延を発生させる遅延チェーン42と、適当な位相遅延クロック(図示せず)を選択するためのマルチプレクサ44を必要としている。
小さな遅延増分の信頼性ある発生、及びそのような遅延増分を発生させる何らかの回路において蓄積されるジッタに関連して、上記の方法の両方は、深刻な制限を有している。A/D−コンバータの性能に関する所望でないジッタの影響は厳しい可能性があり、テスト及び測定のアプリケーションの場合において、しばしば、ジッタはまさしく測定される現象である。より重要なことに、多くの利用可能な半導体技術におけるディレイラインの解像度は、しばしば測定機器が要求するものの10から100倍も大きい。ジッタ測定において、例えば、あるものはしばしば1p秒又は100f秒でさえある遅延増分を必要とし、一方、最良の場合におけるディレイラインの解像度は、約50p秒に限られている。この制限に対抗するため、幾つかのサブサンプリング・アーキテクチャは、更なるハードウェアを用いて上記ディレイラインの解像度を向上させている。例えば、図5のバーニア・ディレイライン回路50を考えてみよ。A/Dコンバータ54のサンプリング・クロック信号52を遅延させるだけでなく、測定される入力信号56自身を、わずかに異なる量だけではあるが、遅延させている。クロック信号52の遅延に関して入力信号56の遅延を制御することによって、個別のディレイライン各々の絶対的な最小遅延よりも小さい効果的な解像度が達成可能である。この概念は、「バーニア・ディレイライン」として参照されている。実装面積の明白な増大はさておき、バーニア・ディレイラインの両方の遅延値を適合させることは極めて困難である。約20p秒の遅延解像度よりも小さい結果は、公に実証されていない。
バーニア・ディレイラインの代替として、オフセット周波数サンプリングを用いることが可能である。分数周波数分周器を使用して、測定される信号の繰り返しレート1/T&(「T&」は斜体の「T」を表す)からのわずかなオフセットであるレート1/(T&+ΔT&(「ΔT&」は斜体の「ΔT」を表す))で、A/Dコンバータをクロックしている。そのようなクロックで入力信号をサンプリングすることは、入力信号周期あたり1点がサンプリングされ、入力信号の次の流れにおいて、このサンプリング点が先のサンプリングの瞬間に関してΔt&(「Δt&」は斜体の「Δt」を表す)秒移動することを確実にしている。この方法を使用すると、高いサンプリング解像度1/Δt&を達成可能であるが、これは高精度周波数シンセサイザを要求している。この技法の実際の商業的な実装は、単に記述してきたことよりもかなり精巧なスキームを必要とする。例えば、米国特許第7,158,899号に開示された内蔵テスト等の幾つかのアプリケーションに対して、これらの精巧なスキームは用いることが不可能であり、従って上記の結果生じる解決法の性能を、非常に疑わしい状態にしている。事実上、上記の’899号特許のスキームは、2つの自由に動作する発振器に依存しており、この2つの自由に動作する発振器は、間違いなく、互いに関して著しくふらつくものである。処理後のステップにおいて、上記のふらつきを制御すること又はそれをフィルタして取り除くことは、極めて挑戦的である。
他の革新的な等価時間技術が、例えば、米国特許第6,650,101号に開示されている高性能オシロスコープにおいて同じように用いられており、それらは全て、完全な時間基準を生成するという同じゴールに到達することを試みている。同じように、ジッタ測定アプリケーションの文脈において、米国特許第6,449,570号に開示されている技法等の他の測定技法が存在するが、やはりそれらは全て、非常に小さな時間増分を、より扱いやすい時間遅延に変換することを中心に展開している。
本発明の一態様は、第1のクロック信号の関数として、時間基準信号を発生させるための時間基準発生器であって、前記第1のクロック信号の関数として、高速に変化する位相信号を発生させるための変調回路と、前記高速に変化する位相信号を受け、そこから所望でない高い周波数の位相成分をフィルタし、それによって前記時間基準信号を出力するための位相フィルタとを備えた前記時間基準発生器と、前記時間基準信号の関数として被テスト信号をサンプリングし、それによってサンプリングされた信号を出力するためのサンプラとを備えた、被テスト回路をテストするためのテスタである。
本発明の別態様は、被テスト回路をテストするための方法であって、前記被テスト回路をシミュレートするステップであって、応答被テスト信号を生み出す、ステップと、第1のクロック信号の関数として、高速に変化する位相信号を発生させるステップと、前記高速に変化する位相信号をフィルタするステップであって、所望でない高い周波数の位相成分を除去し、それによって細かい解像度の時間基準信号を発生させる、ステップと、前記時間基準信号の関数として、前記応答被テスト信号をサンプリングするステップであって、それによってサンプリングされた被テスト信号を供給する、ステップとを含む、方法である。
本発明のまた別の態様は、被テスト回路をテストするための方法であって、前記被テスト回路をシミュレートするステップであって、応答被テスト信号を生み出す、ステップと、第1のクロック信号の関数として、高速に変化する位相信号を発生させるステップと、前記高速に変化する位相信号をフィルタするステップであって、所望でない高い周波数の位相成分を除去し、それによって細かい解像度の時間基準信号を発生させる、ステップと、前記時間基準信号の関数として、前記応答被テスト信号をサンプリングするステップであって、それによってサンプリングされた被テスト信号を供給する、ステップとを含む、方法である。
本発明のまた別の態様は、テスタに対し、時間基準発生器を提供する方法であって、前記テスタに対する目標のサンプリング周波数を決めるステップと、周波数応答を有する位相フィルタに対して帯域幅を定めるステップと、前記位相フィルタの前記周波数応答の関数として、シグマデルタ変調器を提供するステップと、ある波形で前記シグマデルタ変調器をシミュレートするステップであって、それによってシミュレーションを提供する、ステップと、前記シミュレーションの出力で、有限長さのシーケンスを選択するステップと、前記シグマデルタ変調器の出力に応答して、テスト・データをサンプリングするためのサンプラを提供するステップとを含む、方法である。
本発明を図解する目的のために、図面は本発明の1以上の実施形態の態様を示している。しかし、これらの図面に示した正確な配列及び手段に本発明は限定されないことを理解されたい。
1.0 概略
本発明の信号完全性測定のシステム及び方法の様々な実施形態の目的に対して、独自の時間基準発生技法を利用し、この独自の時間基準発生技法は、極めて単純なハードウェアを配置しながら、100fsec又はそれより小さな時間のサンプリング解像度を達成可能なものである。後述するように、ここに開示する信号完全性測定の解決法には、ディレイラインの非線形性、面積のオーバヘッド、ジッタ、更にはオフセット周波数発振器間のふらつき等の、従来のテスティング・システムを悩ませる様々な制限が存在しない。その代わり、この開示する時間基準発生技法は、極めて細かな解像度での決定性のサンプリングの瞬間を用意する。細かな解像度は、従来のディレイラインを使用して達成可能な最小のものよりも細かな任意の遅延解像度として、ここでは定義している。これらの時間基準発生技法は、様々なサンプラ、並びに様々なデジタル信号の収集及び処理の技法とあわせて実現することができ、極めて効果的な信号完全性測定マクロを可能とし、この極めて効果的な信号完全性マクロは、例えば、内蔵セルフテストのアプリケーション及びスタンドアローンの小型機器において配置することが可能である。
本発明の信号完全性測定のシステム及び方法の様々な実施形態の目的に対して、独自の時間基準発生技法を利用し、この独自の時間基準発生技法は、極めて単純なハードウェアを配置しながら、100fsec又はそれより小さな時間のサンプリング解像度を達成可能なものである。後述するように、ここに開示する信号完全性測定の解決法には、ディレイラインの非線形性、面積のオーバヘッド、ジッタ、更にはオフセット周波数発振器間のふらつき等の、従来のテスティング・システムを悩ませる様々な制限が存在しない。その代わり、この開示する時間基準発生技法は、極めて細かな解像度での決定性のサンプリングの瞬間を用意する。細かな解像度は、従来のディレイラインを使用して達成可能な最小のものよりも細かな任意の遅延解像度として、ここでは定義している。これらの時間基準発生技法は、様々なサンプラ、並びに様々なデジタル信号の収集及び処理の技法とあわせて実現することができ、極めて効果的な信号完全性測定マクロを可能とし、この極めて効果的な信号完全性マクロは、例えば、内蔵セルフテストのアプリケーション及びスタンドアローンの小型機器において配置することが可能である。
開示する主題事項は、極めて小型の信号完全性測定ツールを生成するために使用可能であり、これは、半導体デバイスのインターフェース部、及びこのデバイスの内部の測定に対し適用可能である。また、開示する実施形態は、従来技術のコスト及び性能の挑戦の幾つかを克服している。従来のテスト及び測定の技術は、常に、特性記述することの意図された一般的な技術に取って代わることが予期されている。従って、典型的に、それは風変わりな素材及びコストのかかるプロセスに依存している。しかし、本発明の開示する実施形態は、低コスト半導体技術(しばしば、特性記述されるデバイスと同じ技術である)の活用を可能にし、信号の極めて細かな解像度の測定を達成している。過去、低コスト技術を活用するための幾つかの試みがなされてきたが、これらは常に、発生する結果的な性能の欠如によって台無しにされてきた。一般的に、本発明の開示する実施形態は、そのような不利益を被ることがない。
今、図面を参照すると、図6は、本発明に従って作成された信号完全性測定システムの例600を図解している。高いレベルでは、信号完全性測定システム600は独自の時間基準発生器604を備えており、この時間基準発生器604は位相フィルタ、この例では位相ロック・ループ(PLL)608を備えており、このPLL608はその入力に変調回路612を備えている。時間基準発生器604は、サンプラ(ここではデジタイザ620)のサンプリング・トリガ入力616を駆動している。この例において、信号完全性測定システム600は、被テスト信号(SUT)628のサンプリングされた値を記憶するためのキャプチャ・メモリ624を備えており、このサンプリングされた値はデジタイザ620によって出力されるものである。図6に図解していないが、本システムの様々なメモリ・セグメントに適用される処理アルゴリズムは、当業者に明らかであろう。
時間基準発生器604への入力はクロック信号Trig632であり、その周波数は典型的に、そうである必要はないが、存在するサンプリング素子が耐えられる最大の周波数に適合するように選んでいる。前述したように、この周波数は、そうである必要はないが、測定される信号の周波数より低い可能性が高い。本開示の時間基準発生器、例えば図6の時間基準発生器604は、位相フィルタ(PLL608)への入力を変調することによって、この入力クロック信号(クロック信号Trig632)の所望のサブサンプリング遅延を生成する。
特に、記述を簡単にするために図6の例示の時間基準発生器604を参照すると、マルチプレクサ(MUX)636等の適切な回路を使用して、高速に変化する位相信号(タイミング摂動信号)が入力クロック信号Trig632に加えられ、MUX636は、ハイスピード変調器、この例では循環メモリ644によって駆動されるその選択入力640を備え、循環メモリ644は、クロック信号Trig632によってクロックされ、1ビットのシグマデルタ変調器(図示せず)のデジタル出力信号を含んでおり、ハイスピード位相選択信号648を供給している。この例において、MUX632は、その選択可能な入力として、クロック信号Trig632と、固定遅延652を介して遅延させた遅延バージョンのクロック信号Trig632とを受けている。動作中、循環メモリ644の内容は、クロック信号Trig632と上記の位相遅延させたバージョンのクロック信号との間で絶えず選択するようにMUX636の選択入力640を駆動し、それによってこのMUXは、高速に変化する位相信号656を出力している。
高速に変化する位相信号656は、簡潔に記述すると、様々な周波数成分を含むように設計している。位相信号656の組み合せ信号(位相摂動を伴うクロック)がPLL608に加えられたとき、高い周波数の位相成分はこのPLLによってフィルタされ、所望のサブサンプリング遅延信号のみが出力に存在することになる。開示するこの実施形態の重要な利益は、固定の粗い遅延素子652を小さくする必要がないということである。粗い遅延は、従来技術を使用して確実に構築可能な最小の遅延よりも実質的に大きな任意の遅延として定義している。典型的に、そのような最小遅延は、ハイスピード通信デバイスにおいて達成可能な最小ビット周期と等価である。いずれにせよ、遅延素子652の遅延が大きくなるにつれ、プログラム可能な遅延範囲は大きくなり、プロセス変動に対してより頑健となる。この時間基準発生器の回路とともに、細かな遅延発生の達成は、位相信号選択のアルゴリズム的なステップにおいてなされ、ハードウェア実装に依存又は限定されない。このことを、産業上広く使用されているアナログ・ディレイライン及びアナログ位相補間器と比較してみよ。より重要なことに、時間基準発生器604の出力でのジッタは、単にPLL608自身のジッタにすぎず、時間基準発生動作から独立している。前述したように、従来のアクティブ・ディレイライン及び位相補間器のシステムは、ベースライン・ジッタの上にジッタを追加し、このベースライン・ジッタは、(いずれにせよPLLからやって来る可能性の高い)基準クロック信号上に存在するものである。
述べたように、この例において循環メモリ644の内容は、シグマデルタ変調にしたがって選んでいる。例えば、1ビットのシグマデルタ変調器(図示せず)は、位相選択信号648を発生させる目的で、ソフトウェアにおいてシミュレートできる。このシグマデルタ変調器への入力は、目標とされる所望の位相変調信号である。後述するように、この入力はDC信号(例えば、当該技術の最も細かな遅延より小さな遅延)、又は一定のランプ信号であることが可能である。上記の変調器がソフトウェアでシミュレートされるとき、それは1ビット出力波形を発生させ、この1ビット出力波形は、オリジナルの入力信号、及び所望でない高い周波数の量子化ノイズを含んでいる。上記シグマデルタ変調器の帯域幅をPLL608の帯域幅と適合させることによって、この所望でない高い周波数の量子化ノイズは、該PLLの阻止帯域にあることが保証され、伝播しない。上記位相選択信号の生成の他の例は、簡潔に記述する。また、PLL608の使用は、例示にすぎないということに注意することが重要である。任意の位相フィルタリング回路、例えば遅延ロック・ループを使用することが可能である。別例として、抵抗ストリング(アナログにおける位相補間器のようなもの)を使用する位相平均化が使用可能である。
時間基準発生器604の向こうに、サンプラ(この例ではデジタイザ620)は、幾つかの形態のうちの任意の1つをとることが可能である。この節の目的のため、デジタイザ620はA/Dコンバータである。当業者に明らかなように、デジタイザ620の回路は、従来のデジタイザのように見える可能性がある。次の節において、このサンプラの様々な小型の実装の例を記述し、これらは、内蔵セルフテストのアプリケーションにおいてそれを配置可能にするものである。これらの測定マクロに関連する測定アルゴリズムの例も、また後述する。
2.0 時間基準発生−一般的な目的
更に図6を参照すると、時間基準発生器604の目的は、例えば図7に示すように、制御された手法において、デジタイザ620のサンプリングの瞬間を置くことである。入力と出力のクロック信号704及び700それぞれの間の相対的なエッジ変位のプロット708によって表されるように、図7は、時間基準発生器604の出力クロック信号700(図6のサンプリング・トリガ入力616に相当する)が、入力クロック信号704に関して、どのように直線的にゆっくりと遅延するのかを図解している。この節は、時間基準発生器604がどのようにこのことを達成するのかを記述している。
PLLの出力位相は、入力位相に関して、
図8は例示の1ビットのシグマデルタ変調器800を図解しており、この1ビットのシグマデルタ変調器は、潜在的に無限の精度の量を受け、それを1ビット表現に変換するシステムである。無限精度の量を1ビット表現に物理的に低減することは、深刻な量子化又は丸めの誤差を生じさせる。シグマデルタ変調器、例えば図8のシグマデルタ変調器800は、上記の丸め誤差を離して成形し、それを周波数領域におけるある帯域に制限する。変調される信号が上記丸め誤差の帯域以外の周波数帯域に制限された場合、それは保存されたままになる。このことは、図9のプロット900において図解しており、そこでは、正弦波(このプロットのスパイク904としてはっきりと見られる)は上記のシグマデルタ変調操作によって低い周波数帯に符号化され、丸め誤差は高い周波数帯に符号化されている。この図は、上記の変調器によって生み出される1ビット表現の周波数スペクトラムをプロットしており、この1ビット表現がオリジナルの低い周波数の正弦波をどのように保存しているのかを示している。オリジナルの変調された信号を復元するときが来ると、必要なのは、全ての丸め誤差成分を除去する周波数選択的フィルタのみである。再び図8を参照すると、シグマデルタ変調器800は、ワード発生器メモリ808によって事実上駆動され、このワード発生器メモリ808は、変調される所望の波形x[n]804を含んでいる。デジタル・システムにおいて無限精度での生成は不可能なので、該ワード発生器は、可能な最大精度、例えば利用可能なデジタル・コンピュータのアーキテクチャに依存する32、64、又は128ビットで、波形x[n]804を記憶している。
再び図6を参照すると、PLL、例えば図6のPLL608の入力で利用可能な、1ビットのシグマデルタ変調された「位相」波形を作成するとき、このPLLの出力「位相」は、上記のオリジナルの符号化された位相信号をかなり良く保存している。遅延素子652とマルチプレクサ636との組み合せは、この入力の1ビットのシグマデルタ変調された「位相」波形を生成する。特にこの回路は、図10のコンポジット信号1000によって図解するように、PLL608への入力クロック信号の位相を本質的に高速に遅延させ又は進ませるものであり、図10は、PLL608(図6)に入力される、クロック信号Trig632を進ませたもの又は遅延させたものを示している。明らかなように、図10のコンポジット信号1000は、図6の信号656に対応する。また、図10の制御シーケンス1004は、図6の信号648に対応する。従って、位相の観点から、PLL608は高速にスイッチングする1ビット信号を見ることになる。それは、この1ビット信号をフィルタすることによって応答し、図8のオリジナルの波形関数x[n]804のように見える出力位相信号を生成する。なお、図6の遅延素子652は、プログラム可能な遅延値を備えるよう設計することが可能であり、様々な遅延範囲の構成をオフラインで可能である。必要なのは、時間基準発生器が動作可能なときに、固定遅延を使用することだけである。
上記の位相選択信号(図6の位相選択信号648に対応する)の発生の一例は、完全なシグマデルタ変調器をハードウェアで構築することである(図示していないが、高いレベルにおいて図8のシグマデルタ変調器800と同一である)。別例(図6に表している)において、シグマデルタ変調器はソフトウェアでシミュレートされ、図6の循環メモリ644にその出力が記憶される。シグマデルタ変調のシミュレーションの記述は、米国特許第6,931,579号に見つけることができ、その関連の開示のため、ここに参照によって組み込むものとする。また別の実施形態において、一次パルス密度変調(PDM)コンバータ(図示せず)を使用可能である。PDMコンバータは、言わばワード発生器からのパラレル・ワード(例えば16ビット)をシリアル・ストリームに変換するデジタル回路であり;このデジタル・ワードの値は、該出力シリアル・ストリームの密度に符号化される。PDMコンバータの動作は、当業者に知られている。代わりに、PWMコンバータ(図示せず)を使用可能である。
なお、1ビットのシグマデルタ変調器を記述してきたが、複数ビットのシグマデルタ変調器及び複数ビットの循環メモリを使用可能であることは注意されたい。例えば、2ビットのシグマデルタ変調器、又はソフトウェアで発生させたシグマデルタ変調されたストリームを含む2ビットの循環メモリを使用する場合、2ビットのマルチプレクサを使用して、異なって遅延させた4つの(遅延ゼロを含む)クロック信号の中から選択することができ、それは、図6において、異なって遅延させた2つの信号の間でマルチプレクサ636が選択するのと類似の手法である。複数ビットのアプローチの利点は、より大きな遅延範囲であり;欠点は、回路がより複雑であることである。
当該時間基準発生に戻ると、時間基準発生器604の一例において、ランプ波形を符号化するために位相選択信号648を使用する。特に、図8の波形関数x[n]804は、理想的なほぼ無限精度のランプ信号である。時間基準発生器604について注意すべき重要なポイントは、入力クロック信号704に関して、出力クロック信号700(図7)のエッジ位置が決定性であることである。どんなに長くこの時間基準発生器604(図6)が動作しようとも、入力クロック信号704と出力クロック信号700との間の位相の関係は、常に同じである。例えば、図7の最後のクロック・サイクル712に対する位相が、どのくらい最初のサイクル716に対するのと同じ値を持つのかに注目せよ。時間基準発生器608(図6)は、オフセット周波数発振器に関連して問題となるドリフト及びふらつきに悩まされることがない。
図7において、入力クロック信号704と比較しての出力クロック信号700の決定性の性質は、信号完全性測定システム、例えば、本開示に従って作成された図6のシステム600の重要な利益である。発明に特定な何らかの追加のハードウェアをほとんど必要しないのもかかわらず、本開示の時間基準発生器、例えば図6の時間基準発生器604の出力は、ちょうど図3に関連して記述した遅延クロック・サブサンプリング・アルゴリズムのように、非常に細かく決定性のサンプリングの瞬間で当該水平軸を追跡可能であり;それは、それが増減するとともに、このことを行っている。上記時間基準発生器が前後に掃引させる周期は、典型的に、この例において、循環メモリ644(図6)及びその内容の長さの関数である。ランプの繰り返し周波数Ft&(「Ft&」は斜体の「Ft」を表す)は、
Mの決定を補助するため、我々は上記時間基準発生器の目標解像度及び範囲を考慮する必要がある。例示のランプ信号1104を示す図11のプロット1100を参照すると、このランプ信号の範囲1108は、PLL608(図6)の入力で導入するフルスケールの遅延(即ち、粗い遅延素子652)によって決定されている。これは必要な大きさであることが可能であるが、それが大きくなると、上記のシグマデルタ変調されたビット・ストリームの帯域内量子化ノイズは大きくなる。前述したように、遅延素子652はプログラム可能であり、フルスケール遅延と量子化ノイズとの間で取引することが可能である。同じように、また、図11を参照すると、ランプ信号1104、従って時間基準発生器604(図6)の解像度1112は、その長さで分割されたランプ信号のプログラム可能な高さに等しい。例えば、上記フルスケール遅延が500p秒で、上記のビット・ストリームの長さが1000ビットの長さである場合で、且つ、上記のランプが1000ビット全体にわたる場合、この例の時間基準発生器の最大解像度は0.5p秒である。プログラミング解像度に対する3つの異なるやり方を指摘するために、我々は更にこの例を使用可能である:
1) 上記の例のように固定したランプ信号を符号化することを続け、サイクルをスキップすることによってより粗い解像度を達成する。特に、上記の例におけるPLLの出力で、一つおきにサイクルをストローブすることは、0.5p秒の代わりに1p秒の解像度を達成する。
2) 上記の例のように固定したランプ信号を符号化することを続け、上記のメモリの長さを増大させる。上記の例において、該メモリの長さを2000ビットの長さに増大させることは、0.25p秒の解像度を生じさせる。
3) 単一のメモリの範囲内で、複数のランプ周期を符号化する。特に、上記の例でM=2の場合、このことは、1000ビットの長さのメモリにおいて2つのランプが符号化され、1p秒の解像度が達成されたことを意味し;直感的に、これらのランプは、同じ1000ビットの長さの時間期間の範囲内に合わせるために2倍の速さで上昇下降しなければならず、そのためにそれらの傾斜はより急勾配となる。
1) 上記の例のように固定したランプ信号を符号化することを続け、サイクルをスキップすることによってより粗い解像度を達成する。特に、上記の例におけるPLLの出力で、一つおきにサイクルをストローブすることは、0.5p秒の代わりに1p秒の解像度を達成する。
2) 上記の例のように固定したランプ信号を符号化することを続け、上記のメモリの長さを増大させる。上記の例において、該メモリの長さを2000ビットの長さに増大させることは、0.25p秒の解像度を生じさせる。
3) 単一のメモリの範囲内で、複数のランプ周期を符号化する。特に、上記の例でM=2の場合、このことは、1000ビットの長さのメモリにおいて2つのランプが符号化され、1p秒の解像度が達成されたことを意味し;直感的に、これらのランプは、同じ1000ビットの長さの時間期間の範囲内に合わせるために2倍の速さで上昇下降しなければならず、そのためにそれらの傾斜はより急勾配となる。
厳密にいうと、原理的には、上記の目標解像度を変更せずにMは変更可能であるが、このことはこの節の範囲外である。一言でいえば、混合信号テストの産業において良く知られた、コヒーレント・サンプリング要求に従うことによって、このことは達成できる。参照のため読者に、この中の節5.2、及びエム・バーンズ(M.Burns)とジー・ダブリュ・ロバーツ(G.W.Roberts)、混合信号ICのテスト及び測定の導入(An Introduction to Mixed−Signal IC Test and Measurement)、オクスフォード・ユニバーシティ・プレス(Oxford University Press)、ニューヨーク、2001年を示し、それは、その関連の開示のため、ここに参照によって組み込むものとする。
図12は、時間基準発生器、例えば図6の時間基準発生器604を設計し動作させることが可能な方法のフロー図1200を図解している。この例において、フロー図1200に図解したステップに対し、ハードウェア構成要素及びソフトウェア構成要素が存在する。該ハードウェア構成要素は図6に表し、該ソフトウェア構成要素は図8及び9、並びに上記の文章に表している。
ステップ1205で、信号完全性測定システム600の目標サンプリング周波数を決める。ステップ1210で、PLL608の妥当な帯域幅を決める。このことは、潜在的には目標のアプリケーションによって決まる。例えば、テスト・システムがある標準規格、例えばPCI Expressに従うことを意図されている場合、該標準規格コミュニティの仕様が上記PLLの帯域幅を駆り立てるだろう。特定の必要性がない場合、安定性の関心事のため、この帯域幅はステップ1205で決まったサンプリング周波数の十分の一より小さいようにとられるべきである。ステップ1215で、シグマデルタ変調器(ここでは、ソフトウェアで実装される)、例えば図8の1ビットのシグマデルタ変調器を、PLL608の周波数応答と適合させるように設計する。ステップ1220で、目標の解像度、レンジ、テスト時間、及びサンプリング周波数を使用して、シミュレートするためのランプ波形を決める。一度適当なランプ波形が決まると、それを図8のワード発生器808に置き、ステップ1225で、このランプ波形を使用して上記シグマデルタ変調器が動作し、出力の1ビット表現を精度のために分析する。特に、図8のシグマデルタ変調器800は一般的に無秩序であり、無限の時間期間応答を有している。この例においては、上記の変調器から、長さNの有限のシーケンスのみを要求し、循環メモリ644に記憶する。このシーケンスが該メモリに記憶される前に、その精度を検証することが必要である。このことは、上記の選択したシーケンスに関してFFTを実行し、周波数スペクトラムを観測することで達成することができる。スペクトラム、例えば図9のプロット900を観測する。当業者は、このスペクトラムを分析する方法を理解しているであろう。代わりに、上記の選択した1ビット・シーケンスのソフトウェア・シミュレーションを実行し、それが循環メモリ644に記憶されたときに良く動作することを検証する。信号完全性システム600における使用のため、最良のNビットを選択するために繰り返しの手順(ステップ1230)が必要となることを理解されたい。この例において、一度上記の1ビット・シーケンスを循環メモリ644の記憶すると、信号完全性測定システム600は、現実の信号でテストを実行するために動作させることが可能である。
3.0 時間基準発生−固定遅延
ランプ発生に加えて、例えば、図12のフロー図1200のように、本開示の別実施形態は、時間基準発生器604(図6)から固定ストローブ遅延を生成することを含んでいる。このことは、ビットエラーレートのアプリケーション及びクロックテスティングのアプリケーションにおいて、特に有用である。上記の提案した時間基準発生器において、固定ストローブ遅延を生成する目的に対し、図12のフロー図1200における必要な相違は、上記のシグマデルタ変調のステップ(即ち、ステップ1225)において、DC信号で上記ランプ信号を置き換えることのみである。特に、図8のx[n]804は、今や、ランプ信号と対照的に一定の信号である。DC信号によって駆動されるシグマデルタ変調器に対する安定性要求は、当業において理解されており、尊重される必要がある。シグマデルタ変調はさておき、このDC信号は、PDMカウンタ、PWMカウンタ、又は、更には線形のフィードバック・シフト・レジスタを使用して、符号化可能である。
4.0 サンプラの設計
今までのところ、サンプラ(デジタイザ620)は、図6におけるA/Dコンバータのように表されてきた。この節では、複雑さのレベルの変化と共に、サンプラの設計の3つの変形を導入する。図13を参照すると、単純なサンプラの設計、及び内蔵セルフテストのための信号完全性測定マクロの実装に対し現在最も好適なものは、Dフリップフロップ(D−FF)であり、それは、図13において要素数字1300で図解している。そのような回路は、ゼロクロス検出器と考えることが可能である。このフリップフロップの内部スイッチング閾値よりSUT入力1308が高いときにD−FF1300のクロック入力1304が到達した場合、論理的「1」がサンプリングされ;このフリップフロップのスイッチング閾値より該SUT入力が低いときに上記のクロック入力が到達した場合、論理的「0」がサンプリングされる。本開示の時間基準発生器、例えば図6の時間基準発生器604と(例えばデジタイザ620に対する置き換えとして)組み合わせると、D−FF1300は、様々な信号の発生のタイミングを測定するために使用可能である。図13を参照して、信号の到達時刻を得ようとするときの場合を考えてみよ。この時間基準発生器は、i−3からi+1までのランプサイクルによって表されるように、D−FF1300のサンプリング・クロックをゆっくりとランプ(即ち、遅延)させるものであり、このD−FFは、入力1308で入ってくるSUTをサンプリングするものである。D−FF1300の出力は、測定される該SUTより上記時間基準発生器の出力が遅れ始めるときに遷移することになる。従って、いつD−FF1300の出力が遷移したのか、及び上記時間基準発生器の位相を知ると、該SUTの到達の時刻を求めることが可能である。
より厳密な観点において、D−FF1300は、そのD入力信号、ここでは入力1308でのSUT)が、そのクロック入力信号の前に到達する見込みを本質的にサンプリングしており、ここで、このクロック入力信号は、上記時間基準発生器、例えば図6の時間基準発生器604の出力である。上記時間基準発生器を使用して該クロック入力を掃引することによって、D−FF1300は、上記の被テスト信号の到達時刻の累積分布関数を構築するために使用可能である。ノイズ又はジッタのない、例えば図13に図解したような場合、この累積分布関数はステップ関数である。ノイズ又はジッタが存在する場合、入力信号の遷移は、名目より早く起きるものもあれば、遅く起きるものもあるだろう。上記時間基準発生器のランプ・サイクル各々に対するD−FF1300の出力は、図14の出力信号のセグメント1400及び1404のように見える。
D−FF1300の出力は、キャプチャ・メモリ、例えば概念的に図6に図解したキャプチャ・メモリ624に、きちんと記憶することが可能である。D−FF1300の出力が、キャプチャ・メモリの別々の場所に適正に蓄積される場合、入力1308での上記被テスト信号のタイミングの精密な累積分布関数をプロットすることが可能である。「適正に蓄積される」は、図14のサンプルの第2のシーケンス1408が、第1の動作における対応するシーケンス1412に対してそうであるように、メモリの全く同じ場所に蓄積されることを意味している。その理由は、メモリの各々の場所が、今や上記サンプリング・クロックの位相の値に対応し;メモリの各々の場所が、図1のx軸上の点であるからである。このメモリの同じ場所に各々のデジタル化サイクル(ランプ・サイクルに対応する)を記憶することによって、ドリフト又はふらつきの問題は上記の結果を左右しない。このことは、本開示の時間基準発生器、例えば図6の時間基準発生器604の決定性の性質がとても有益な理由である。
一度ランプ・サイクルの全ての結果の合計が上記キャプチャ・メモリに蓄積されると、上記被テスト信号の到達の時刻に関する統計を得ることが可能である。例えば、我々は上記キャプチャ・メモリの内容(上記累積分布関数)を微分し、上記被テスト信号に関するジッタのヒストグラム又は確率密度関数を得ることが可能である。この方法を使用して得られるヒストグラム1500の例を、図15に示す。D−FF1300の出力のジッタ・ヒストグラムへの変換の更なる記述は、この節から省略する。しかし、エム.ハフェド(M.Hafed)、エヌ.アバスカローン(N.Abaskharoun)、ジー.ダブリュ.ロバーツ(G.W.Roberts)、「時間及び周波数の領域の測定に対するスタンドアローンの集積されたテスト・コア」、IEEE ITCのプロシーディング(Proc.)、第1031−1040頁、2000年、及び、エヌ.アバスカローン(N.Abaskharoun)、エム.ハフェド(M.Hafed)、ジー.ダブリュ.ロバーツ(G.W.Roberts)、「オンチップ・サブナノ秒信号のキャプチャ及びタイミング測定に対する戦略(Strategies for Onchip Sub−Nanosecond Signal Capture and Timing Measurements)」、IEEE ISCASのプロシーディング(Proc.)、第174−177頁、2001年、において、そのような記述を見つけることが可能であり、ここに、それらの全体を参照によって組み込むものとする。以降の節においては、必要に応じて、本開示のある実施形態に対する統計計算の特定のオリジナルの態様は、詳細に指摘する。
D−FFを使用するサンプリング動作を実行することは、信号のタイミングの測定を可能にする。例えば、それは、ハイスピード・デジタル信号、又はクロック信号に関するジッタの測定を可能とする。タイミングの測定以外に、立ち上がり時間、立ち下り時間、オーバーシュート、最大電圧、又は最小電圧等のAC量を求めるために、幾つかのテスト・アプリケーションは完全な波形のデジタル化を必要とする。そのようなアプリケーションに対し、上記サンプラの第2の変形、即ちコンパレータ(図16の要素数字1600で図解しているもの)を使用可能である。図16に見られるように、コンパレータ1600は、例えばプログラム可能基準1608によって供給される可変基準電圧1604と組み合せ、任意解像度の電圧デジタイザを生成可能である。図16に表されるサンプルアンドホールド回路1612及び1616は、コンパレータ1600自身の回路内に設置することができ、はっきりと実装する必要はない。
コンパレータ、例えばコンパレータ1600は、本開示の時間基準発生器、例えば図6の時間基準発生器604に接続されると、2つのやり方で動作することが可能である。この場合、コンパレータ1600はデジタイザ620と置き換えることができるか、又はそうではなく時間基準発生器604の出力に接続することができる。最初、時間基準発生器604は無効にするか、又は固定のサンプリング・オフセットを発生させるようにプログラムすることが可能である。次に、反復性の被テスト入力信号1620(図6の信号628に対応)の複数の流れにわたり、コンパレータ1600に対する基準入力電圧1604を掃引することが可能であり、測定される電圧波形の温度計符号表現を連続的に構築することが可能である。例えば、20%から80%への立ち上がり時間を得ようとする場合、コンパレータ1600に対する基準入力電圧1604は20%のレベルに置くことが可能であり、このレベルと交差する被テスト時間信号1620を記録する。続いて、基準入力電圧1604を80%のレベルに置き、このレベルと交差する被テスト時間信号1620を記録する。そのとき、該立ち上がり時間は、これら2つの値の差である。細かなタイミング解像度が必要となるとき、時間基準発生器604が有効になり、その出力をランプさせる。そして、一言でいえば、時間軸及び電圧軸の両方は、被テスト信号1600をデジタル化するために、徐々に掃引される。単一のコンパレータ及び効率的なプログラム可能基準を使用するデジタル化方法は、米国特許第6,931,579号に記載されており、ここに、その関連の開示を参照によって組み込むものとする。
この変形の利益は、D−FFの実装よりもさほど大きな面積をとらずに、(ちょうどタイミング又はジッタの代わりに)波形のACパラメータの完全なデジタル化を可能とすることである。第3の変形として、任意のA/Dコンバータ技術を配置可能である。一般的に、この技術に基づきオンチップ測定マクロを構築する際に、このアプローチは所望ではないが、スタンドアローンの測定機器を生成する場合に使用可能である。仮定は、このスタンドアローンの機器のシナリオにおいて、面積の制約がさほど厳しくないことである。
5.0 サンプルのキャプチャとDSPの実施形態
この節では、様々なテスト及び測定のアプリケーションにおける、本開示の測定システムのアプリケーションに対しての、DSPの様々な実施形態を開示する。
5.1 クロックのジッタとACパラメータの測定
この節は、クロック波形のジッタのデジタル化及び分析の問題を考えている。当該クロック波形は、例えばASIC若しくはFPGAの内部のものであることが可能であるか、又は、それらは様々なクロック・チップ、例えばクロック発生器、ファンアウト・バッファ、及びゼロ遅延バッファの出力であることが可能である。最初に考えるのは、測定されるクロック信号の周波数が、時間基準発生器のクロック周波数と等しい場合である。これは、本開示の時間基準発生器の素直な配置である。
図17は、例示の配置1700を図解しており、それにおいて、信号完全性測定システム1704は、マルチチャンネルの被テスト・デバイス(DUT)1708に対して適用している。図17において、クロック信号DINの周波数はDUT1708の入力での周波数であり、クロック信号DOUTの周波数は該DUTの出力での周波数であり、クロック信号TBの周波数は時間基準発生器1712の出力の周波数であり、そしてクロック信号TBDSPの周波数は、サンプラ1716出力の出力がクロックされ、デジタル信号プロセッサ(DSP)1720によって分析される周波数である。
図17に図解したように、DUT1708の出力での信号DOUTと時間基準発生器1712の出力の信号TBの周波数が同じ値であるとき、クロック信号DIN、DOUT、TB、TBDSPに対応する様々な波形は、それぞれ、図18の波形1800、1804、1808、1812のように見える。図18を参照すると、クロック信号TB及びTBDSPに対して複数の帯域が使用され、時間基準発生器1712の掃引アクションを図解している。本開示の時間基準発生器の前述の説明は、図18の波形1800、1804、1808、1812に対して適用する。即ち、時間基準発生器1712(図17)からの全ての新しいクロック・サイクルは、最後にデジタル化された波形のx軸における増分に対応し、この増分は、上記の節2.0において実行された解像度計算に対応している。
一般的に、時間基準発生器1712の出力でのクロック信号TBの周波数と必ずしも等しくないクロック周波数を測定することが望まれる可能性がある。このことは、本開示の信号完全性測定システムにおいて達成可能であり、図19の文脈の範囲内で説明可能であり、それは、代替の信号完全性測定システム1900を図解するものである。図19を参照すると、DUT1904及び時間基準発生器1908の出力でのそれぞれのクロック信号DOUT及びTBの周波数は、両者とも共通発振器1912の周波数に由来するものである。このことは、多くのクロッキングのアプリケーションに対して、一般的に不適切な仮定ではない。特に、
一例として、DOUT&=102/33FOSC&であり、TB&=5/4FOSC&である状況を考えてみよ。我々は最初に、発振器1912の周波数の34/11倍としてDOUT&を表している。次に、11と4の最小公倍数は44である。当該出力は、クロック信号TBの11*5サイクルごと、又はクロック信号DOUTの34*4サイクルごとに揃うことになる。我々は、クロック信号TBDSPを使用して時間基準発生器1908の出力をサンプリングするので、後者はクロック信号TBの周期の11*5倍の周期を持つことが必要である。DSP1916のこのサンプリング・レートは、時間基準発生器1908の出力が、コヒーレントに当該被テスト信号をサンプリングするため使用されるのみであることを確実にしている。
クロック信号TBDSPの周波数が、多重周波数のアプリケーションに対するクロック信号TBと異なることが可能であることを、上記の分析は指し示している。特に、上記の例において、クロック信号TBDSPの周波数は、クロック信号TBの周波数より55倍遅い。掃引するランプ(ジッタのヒストグラムを構築するか、又はACパラメータを測定するためのもの)と共に、各55番目のエッジをサンプリングすることが未だ望まれているので、該ランプ信号自身に関するこの「サブサンプリング」の効果は、考慮しなければならない。即ち、TB信号を55番目のエッジごとに観測することによって、図7のランプ708上のポイントごとにサンプリングしないリスクが存在する。しかし、古典的なコヒーレントなサンプリング問題としてこの問題を再述することによって、上記のランプ上の各ポイントは、クロック信号TBの各55番目のエッジによって見られることを確実にすることが可能である。
一例として、図20に図解した状況を考えてみよ。この例において、図6の循環メモリ544に対応するランプ・メモリは8ビットの長さであり、クロック信号TBDSP(図20)の周波数はクロック信号TBの周波数より3倍遅い。当該ランプにおける図20の全てのサンプル2000は、全ての8つのサンプルを収集するのに3倍の長さがかかるにもかかわらず、DSPサンプル2004を得るために、クロック信号TBDSPによって一意にサンプリングされる。このシナリオから推測される他のことは、図20が明示するように、ランプ・サンプル2000が、今や、シャッフルされることである。一般的に、クロック信号TBの周波数のクロック信号TBDSPの周波数に対する比(この場合は3)を、上記ランプ・メモリの長さに関して互いに素に設定することは、当該測定におけるこのコヒーレンスを確実にしている。上記ランプ・メモリの長さが偶数である場合、この比は、単純に奇の整数であることが可能であり、その逆も真である。
この節を終える前に、サンプラ1716及び1920(それぞれ図17及び19)の設計は、例えば、上記の3つの変形のうちの任意の1つであることが可能であることは注意されたい。即ち、D−FFはジッタを得ようとする場合にのみ使用可能であり、又は、全体のクロック波形をデジタル化する必要がある場合、コンパレータ若しくはA/Dコンバータを使用可能である。
5.2 ハイスピード・シリアル・パターンに関するジッタ測定
ハイスピード・シリアル・パターンに関するジッタ測定は、本開示の実施形態によって取り組まれている重要なトピックである。ちょうどクロックとは対照的に、ジッタ測定のアプリケーションにおいては、任意のパターン、例えば擬似ランダム・ビット・シーケンス(PRBS)を測定する。実装の観点から、これは、図19及び20に関してちょうど記述したものと非常に類似したものとして考えることが可能である。特に、測定される上記シリアル・パターンは、上記時間基準発生器を駆動する同じ基本発振器と同期していることを仮定している。また、上記のテスト・パターンは反復性があることを仮定している。これらの仮定の両方は、不合理ではない。すぐ前に記述した、ちょうど多重周波数クロックの場合のように、同期し反復性のあるテスト・パターンは、タイミングベース発生器の出力クロック(TB)又はDSPのクロッキング/分析クロック(TBDSP)のトグルごとに、遷移を含むか又は含まないことができる。この振る舞いは決定性である。上記DSPのクロッキング/分析クロックTBDSPをいつサンプリングするかを制御することによって、上記反復性のシリアル・パターンにおいて、様々な遷移インターバルをウォーク・スルーし、そのジッタを分析することが可能である。
例えば、127ビットの長さのPRBSパターンを考えてみよ。この長さは、等価なクロック周波数のために、等価なMDUT&(「MDUT&」は斜体の「MDUT」を表す)及びNDUT&(「NDUT&」は斜体の「NDUT」を表す)にマッピング可能である。これらの要因は、次に、上記の節5.1においてクロック信号に対してちょうど行ったように、繰り返すPRBSパターンの127番目のデータ・ビート全てをサンプリングするために使用可能である。もちろん、今まで、上記のPRBSシーケンスにおける単一の「ビット」の統計はサンプリングされている。一度、このビットに対するジッタ統計を、上記PRBSパターン全体の繰り返しごとにそれをサンプリングすることによって構築すると、観測ウィンドウ全体をシフトし、上記のパターンにおける次のビットをサンプリングすることが可能である。上記PRBSパターンにおける各「ビット」の統計的計算を繰り返すことが望ましい理由は、クロック信号に対してとは異なり、上記のパターンにおける各ビットに対する平均エッジ到達時刻を、全てのエッジの上に乗っている他のランダムなジッタ成分から分離することがしばしば望ましいからである。一度、繰り返すテスト・パターンにおける全てのエッジに対する統計が収集されると、データ依存のジッタ(全てのエッジに対する平均到達時刻)のほかに、ランダムで相関のないジッタも、抽出することが可能である。
5.3 ハイスピード・シリアル・パターンに関する、BERT測定及びBERTスキャン測定
ジッタ測定に加えて、ハイスピード・シリアル・パターンに対するビットエラーレート(BER)測定が、しばしば得ようとされている。最低でも、BERテスタ(BERT)は、固定遅延値でハイスピード・デジタル・パターンを本質的にサンプリングし、このサンプリングされたパターンをオンボードのメモリに記憶されている予期されるパターンと比較する。次に、該ハイスピード・パターンを誤って受けた回数を計数し、BERの数を計算する。システム相互接続の割当量は、あるハイスピード・リンクに対する最大のBERを定めており、そのために、ハイスピードでデジタルな設計及びテストの領域において、BER測定は標準的な測定である。ハイスピード・サンプラの必要性はさておき、現代のBERTは、サンプリング・ポイントの位置を制御するために、(位相補間器又はアナログ・ディレイラインを使用する)細かな遅延回路を組み込んでいる。この理由は、被テスト信号の非決定性の到達時刻である。即ち、現代のBERTは、経路遅延に対して不可知論であることを予期しており、そのためにこのサンプリング・ポイントはプログラム可能でなければならない。加えて、遅延回路の存在は、各々異なる固定サンプリング遅延で複数のBER測定を行うBERTスキャン測定の実行を可能にしている。上記のサンプリング遅延は、このテストにおいて、徐々に増大又は減少させる。そのような測定は、所与のリンクにおける利用可能なマージンの目安を与えている。
図21は、特に小型のBERT2104を構築するために実装することができる、信号完全性測定システム2100を図解している。図21に見ることが可能であるように、システム2100は、サンプラ(ここではD−FF2108)と時間基準発生器2112とを、図6のシステム600において示しているのと実質的に同じやり方で備えることができる。しかし、システム600との基本的な差は、D−FF2108の出力での処理アルゴリズムの性質である。図21の文脈において、時間基準発生器2112は、システム2100(即ちBERT2104)のサンプリングの瞬間の制御を提供し、D−FF2108は、上記のサンプリングの操作を実行する。D−FF2108を使用してSUTを一度サンプリングすると、例えば逆マルチプレクサ(de−mux)2116を使用して、それを減速(逆直列化)させ、それから、例えばオンボードのコンパレータ及びエラー・カウンタ2124を使用して、オンボードの予期されるメモリ2120に記憶されている予期される信号(図解せず)と比較する。なお、この逆直列化のステップは必須ではない。それは、オンボードのメモリ2120及びコンパレータ/エラー・カウンタ2124が、ハイスピード・シリアル・パターンの周波数で動作不可能な場合にのみ存在する。
また、上記のランプの実施形態とは対照的に、この実施形態においては、固定遅延バージョンの時間基準発生器を使用することに注意されたい。特に、ぎりぎりの最小BER測定において、時間基準発生器2112は固定遅延を発生させるようにプログラムすることができ、この固定遅延は、入ってくるストリームに関して最適な場所に、D−FF2108のサンプリングの瞬間を置いている。次に、このストリームは連続して流れ、コンパレータ/エラー・カウンタ2124によってBERを計算する。代わりに、BERTスキャン測定に対して、時間基準発生器2112は繰り返しプログラムされ、増大又は減少する値の固定遅延を発生させることができ、上記BERを、そのような遅延の各々に対して測定する。
5.4 汎用オンチップ信号完全性測定
図22は、信号完全性測定システム2200の一般的な配置を図解しており、それにおいて、単一の時間基準発生器2204は、複数のサンプラ、ここではD−FF2208と結合している。これらサンプラは、集積回路のチップ又はチップ・システム(図示せず)、例えばASIC又はFPGAの内部の戦略的な場所に置き、外部接点(図示せず)と結合させ、それによって複数のサンプリング・ポイント、即ち0からnまでのプローブ・ポイントを提供している。例えば、これらサンプリング・ポイントは、設計において主要なブロック(図示せず)の間に置き、クロック分配ネットワークの完全性を評価することが可能である。代わりに、これらのサンプラは、例えばASIC又はFPGA内部の重いDSPブロック(図示せず)のまわりに置くことが可能である。そのようなブロックは、電力供給ネットワークにかなりのストレスをかけ、結果的に生ずる遅延の劣化による障害を引き起こすことがある。何れの場合においても、重要な点は、単一の時間基準発生器、例えば時間基準発生器2204が、複数のサンプリング素子、例えばD−FF2208と結合可能なことである。これらのサンプリング素子は、極めて小型であることが可能であり、設計中に容易に合成することが可能である。時間基準発生器2204はより小さな面積を消費するが、その一事例のみが、オンチップのジッタ又は信号完全性の測定の文脈の範囲内で実装することを必要としており、オンチップの空間占有の量の観点から、システム2200を非常に効率的にしている。
本開示のシステム、その構成要素、及び方法は、重大な商業上の可能性を有している。内蔵マクロとして、本開示の信号完全性測定システムは、ASIC、FPGA、及び他の集積回路に配置可能である。FPGAは、それらの柔軟性及び費用便益のため、産業において広範な用途が発見されている。しかしFPGA技術は、インコヒーレントにノイジーである。これらのノイズ問題を避けるため、設計者はかなり保守的な設計の方法論をしばしば採用している。FPGAの内部での信号完全性の測定を可能にすることにより、設計者は、FPGA技術を使用して、より積極的な性能レベルを潜在的に達成可能である。本開示の技術の重大なことは、このFPGAの内部に集積するのに何らの特別な特徴を必要としないことである。これは、産業において前例のないことである。任意のFPGAのエンド・ユーザは、該FPGAの製造業者に特別なアナログ的特徴を構築するよう要求しなければならないことなく、この技術を用いることが可能である。
5.4 汎用オンチップ信号完全性測定
図22は、信号完全性測定システム2200の一般的な配置を図解しており、それにおいて、単一の時間基準発生器2204は、複数のサンプラ、ここではD−FF2208と結合している。これらサンプラは、集積回路のチップ又はチップ・システム(図示せず)、例えばASIC又はFPGAの内部の戦略的な場所に置き、外部接点(図示せず)と結合させ、それによって複数のサンプリング・ポイント、即ち0からnまでのプローブ・ポイントを提供している。例えば、これらサンプリング・ポイントは、設計において主要なブロック(図示せず)の間に置き、クロック分配ネットワークの完全性を評価することが可能である。代わりに、これらのサンプラは、例えばASIC又はFPGA内部の重いDSPブロック(図示せず)のまわりに置くことが可能である。そのようなブロックは、電力供給ネットワークにかなりのストレスをかけ、結果的に生ずる遅延の劣化による障害を引き起こすことがある。何れの場合においても、重要な点は、単一の時間基準発生器、例えば時間基準発生器2204が、複数のサンプリング素子、例えばD−FF2208と結合可能なことである。これらのサンプリング素子は、極めて小型であることが可能であり、設計中に容易に合成することが可能である。時間基準発生器2204はより小さな面積を消費するが、その一事例のみが、オンチップのジッタ又は信号完全性の測定の文脈の範囲内で実装することを必要としており、オンチップの空間占有の量の観点から、システム2200を非常に効率的にしている。
本開示のシステム、その構成要素、及び方法は、重大な商業上の可能性を有している。内蔵マクロとして、本開示の信号完全性測定システムは、ASIC、FPGA、及び他の集積回路に配置可能である。FPGAは、それらの柔軟性及び費用便益のため、産業において広範な用途が発見されている。しかしFPGA技術は、インコヒーレントにノイジーである。これらのノイズ問題を避けるため、設計者はかなり保守的な設計の方法論をしばしば採用している。FPGAの内部での信号完全性の測定を可能にすることにより、設計者は、FPGA技術を使用して、より積極的な性能レベルを潜在的に達成可能である。本開示の技術の重大なことは、このFPGAの内部に集積するのに何らの特別な特徴を必要としないことである。これは、産業において前例のないことである。任意のFPGAのエンド・ユーザは、該FPGAの製造業者に特別なアナログ的特徴を構築するよう要求しなければならないことなく、この技術を用いることが可能である。
内蔵テストの世界に加えて、この技術は、小型の機器のモジュールに容易に配置することが可能であり、それらは、例えばカナダ国モントリオールのDFTマイクロシステムズ・カナダ・インコーポレーテッドから利用可能なDJ60及びDJ518のモジュールである。この発明の小サイズで低コストの性質は、そのようなモジュールの製造業者が、従来技術のわずかなコストでジッタ測定能力を用意可能なようにするだろう。
例示の実施形態を上記に開示し、添付の図面において図解してきた。当業者に理解されるように、本発明の精神及び範囲から逸れることなく、ここに特に開示したものに対して、様々な変更、省略、及び追加をなすことができる。
Claims (77)
- 第1のクロック信号の関数として、時間基準信号を発生させるための時間基準発生器であって、
前記第1のクロック信号の関数として、高速に変化する位相信号を発生させるための変調回路と、
前記高速に変化する位相信号を受け、そこから所望でない高い周波数の位相成分をフィルタし、それによって前記時間基準信号を出力するための位相フィルタと
を備えた前記時間基準発生器と、
前記時間基準信号の関数として被テスト信号をサンプリングし、それによってサンプリングされた信号を出力するためのサンプラと
を備えた、被テスト回路をテストするためのテスタ。 - 前記変調回路は、前記第1のクロック信号の様々な遅延バージョンの中から絶えず選択するためのクロック選択回路を備え、それによって前記高速に変化する位相信号を発生させる、請求項1に記載のテスタ。
- 前記変調回路は、前記第1のクロック信号を受け、前記第1のクロック信号に関して位相シフトさせた第2のクロック信号を出力するための遅延素子を更に備え、
前記クロック選択回路は、前記第1のクロック信号及び前記第2のクロック信号を受けるためのマルチプレクサを備えた、
請求項2に記載のテスタ。 - 前記遅延素子は、粗い増分においてプログラム可能である、請求項3に記載のテスタ。
- 前記マルチプレクサは、出力及び選択のポートを備え、
また、前記変調回路は、前記マルチプレクサの前記選択ポートと動作上通信する選択信号発生器を備え、前記マルチプレクサに前記第1のクロック信号と前記第2のクロック信号との間で絶えず選択させるための、高い周波数の選択信号を発生させるように構成された、
請求項3に記載のテスタ。 - 前記マルチプレクサの前記高い周波数の選択信号は、前記の第1及び第2のクロック信号と同期している、請求項5に記載のテスタ。
- 前記選択信号発生器は、デジタル・データを含む循環メモリを備えた、請求項5に記載のテスタ。
- 前記デジタル・データは、シグマデルタ変調に従い構成された、請求項7に記載のテスタ。
- 前記デジタル・データは、一次パルス密度変調に従い構成された、請求項7に記載のテスタ。
- 前記デジタル・データは、パルス幅変調に従い構成された、請求項7に記載のテスタ。
- 前記デジタル・データは、シグマデルタ変調された一定のランプ信号を表す、請求項7に記載のテスタ。
- 前記デジタル・データは、一次パルス密度変調されたランプ信号を表す、請求項11に記載のテスタ。
- 前記デジタル・データは、パルス幅変調されたランプ信号を表す、請求項11に記載のテスタ。
- 前記デジタル・データは、シグマデルタ変調されたDC信号を表す、請求項7に記載のテスタ。
- 前記デジタル・データは、一次パルス密度変調されたDC信号を表す、請求項14に記載のテスタ。
- 前記デジタル・データは、パルス幅変調されたDC信号を表す、請求項7に記載のテスタ。
- 前記選択信号発生器は、デジタル・ワード発生器が駆動するシグマデルタ変調器を備えた、請求項5に記載のテスタ。
- 前記デジタル・ワード発生器は、一定のランプ出力を表す、請求項17に記載のテスタ。
- 前記デジタル・ワード発生器は、一定の変化しない出力を表す、請求項17に記載のテスタ。
- 前記サンプラは、アナログ・デジタル・コンバータを備えた、請求項1に記載のテスタ。
- 前記サンプラは、Dフリップフロップを備えた、請求項1に記載のテスタ。
- 前記サンプリングされた信号を受けるための電圧コンパレータを更に備えた、請求項1に記載のテスタ。
- 前記電圧コンパレータは、前記被テスト信号をサンプリングし、それによって前記サンプリングされた信号を発生させるように構成された、請求項22に記載のテスタ。
- 前記サンプリングされた信号は電圧を有し、
前記テスタは、前記電圧を掃引するために基準電圧信号を発生させるための、プログラム可能基準発生器を更に備え、
前記電圧コンパレータは、前記掃引された基準電圧信号と、前記サンプリングされた信号とを互いに比較するよう構成された、
請求項22に記載のテスタ。 - 前記電圧コンパレータは出力を備え、
前記テスタは、更なる分析のために前記出力を記憶するためのメモリを更に備えた、
請求項22に記載のテスタ。 - 前記位相フィルタは位相ロック・ループを備えた、請求項1に記載のテスタ。
- 前記変調回路は、デジタル・データの関数として前記高速に変化する位相信号を発生させる、請求項1に記載のテスタ。
- 前記デジタル・データは、シグマデルタ変調に従い構成された、請求項27に記載のテスタ。
- 前記デジタル・データは、一次パルス密度変調に従い構成された、請求項27に記載のテスタ。
- 前記デジタル・データは、パルス幅変調に従い構成された、請求項27に記載のテスタ。
- 前記デジタル・データは、シグマデルタ変調された一定のランプ信号を表す、請求項27に記載のテスタ。
- 前記デジタル・データは、シグマデルタ変調されたDC信号を表す、請求項27に記載のテスタ。
- 前記テスタは、複数のサイクルを実行し、メモリ・コントローラと、複数の記憶場所を有するテスト・データのキャプチャ・メモリとを更に備え、
前記メモリ・コントローラは、前記複数のサイクルの間に、前記複数の記憶場所に、前記サンプラの出力を繰り返し記憶するために構成された、
請求項1に記載のテスタ。 - 対応する複数の被テスト信号を受けるための複数のサンプラであって、前記複数のサンプラの各々は、前記時間基準発生器の前記時間基準信号に応答する、前記複数のサンプラと、
前記複数のサンプラの出力を受けるためのデジタル信号プロセッサと
を更に備えた、請求項1に記載のテスタ。 - 前記時間基準発生器及び前記被テスト回路を駆動するための発振器を更に備えた、請求項34に記載のテスタ。
- 前記被テスト回路は、第1の集積回路チップ上に設置し、
前記時間基準発生器は、第2の集積回路チップ上に設置した、
請求項34に記載のテスタ。 - 前記被テスト回路は、第1の集積回路チップ上に設置し、
前記時間基準発生器は、第2の集積回路チップ上に設置した、
請求項1に記載のテスタ。 - 前記被テスト回路及び前記時間基準発生器は、共通のチップ上に設置した、請求項1に記載のテスタ。
- 予期されるデータ信号を供給するための予期されるデータのメモリと、
前記サンプリング信号を前記予期されるデータ信号に対して比較するためのデジタル・コンパレータと、
を更に備えた、請求項1に記載のテスタ。 - 前記デジタル・コンパレータと通信し、前記サンプリング信号と前記予期されるデータ信号との間の不一致エラーを計数するためのエラー・カウンタを更に備えた、請求項39に記載のテスタ。
- 前記時間基準信号に応答し、前記デジタル・コンパレータへの入力に対して前記サンプリング信号を逆多重化するための逆マルチプレクサを更に備えた、請求項39に記載のテスタ。
- 複数のプローブ・ポイントを更に備え、前記複数のプローブ・ポイントの各々は、それと関連した対応する個別のサンプラであって、前記時間基準信号に応答する前記サンプラを有する、請求項1に記載のテスタ。
- 前記複数のプローブ・ポイントの各々の後ろに、メモリを更に備えた、請求項42に記載のテスタ。
- メモリと、
前記サンプラから前記サンプリングされた信号を選択的に収集し、前記サンプリングされた信号を前記メモリに記憶するためのデジタル信号プロセッサ・コントローラと
を更に備えた、請求項1に記載のテスタ。 - 被テスト回路をテストするための方法であって、
前記被テスト回路を活性化させるステップであって、応答被テスト信号を生み出す、ステップと、
第1のクロック信号の関数として、高速に変化する位相信号を発生させるステップと、
前記高速に変化する位相信号をフィルタするステップであって、所望でない高い周波数の位相成分を除去し、それによって細かい解像度の時間基準信号を発生させる、ステップと、
前記時間基準信号の関数として、前記応答被テスト信号をサンプリングするステップであって、それによってサンプリングされた被テスト信号を供給する、ステップと
を含む、方法。 - 前記高速に変化する位相信号を発生させる前記ステップは、前記第1のクロック信号の様々な遅延バージョンの中から絶えず選択するステップを含む、請求項45に記載の方法。
- 前記第1のクロック信号の前記様々な遅延バージョンの中から絶えず選択する前記ステップは、シグマデルタ変調された繰り返す波形の関数として、前記様々な遅延バージョンの中から選択するステップを含む、請求項46に記載の方法。
- 前記第1のクロック信号の前記様々な遅延バージョンの中から絶えず選択する前記ステップは、シグマデルタ変調された繰り返す波形のデジタル表現の関数として、前記様々な遅延バージョンの中から選択するステップを含む、請求項47に記載の方法。
- 前記第1のクロック信号の前記様々な遅延バージョンの中から絶えず選択する前記ステップは、シグマデルタ変調された一定のランプ信号の関数として、前記様々な遅延バージョンの中から選択するステップを含む、請求項47に記載の方法。
- 前記第1のクロック信号の前記様々な遅延バージョンの中から絶えず選択する前記ステップは、シグマデルタ変調されたDC信号の関数として、前記様々な遅延バージョンの中から選択するステップを含む、請求項47に記載の方法。
- 前記高速に変化する位相信号を発生させる前記ステップは、
前記第1のクロック信号を遅延させるステップであって、前記第1のクロック信号に関して位相シフトさせた第2のクロック信号を生成する、ステップと、
デジタル信号に応答して、前記の第1のクロック信号と第2のクロック信号との間で高速に選択するステップであって、それによって前記高速に変化する位相信号を発生させる、ステップと、
を含む、請求項46に記載の方法。 - 前記第1のクロック信号を遅延させる前記ステップは、前記第1のクロック信号に粗い遅延を与えるステップを含む、請求項51に記載の方法。
- 循環メモリに前記デジタル信号を記憶するステップを更に含み、
前記高速に変化する位相信号を発生させる前記ステップは、前記デジタル信号を循環させるステップを含む、
請求項51に記載の方法。 - シグマデルタ変調器の出力で、前記デジタル信号を符号化するステップを更に含む、請求項51に記載の方法。
- 前記デジタル信号を符号化する前記ステップは、一次パルス密度変調に従い前記デジタル信号を符号化するステップを含む、請求項51に記載の方法。
- 前記デジタル信号を符号化する前記ステップは、一次パルス幅変調に従い前記デジタル信号を符号化するステップを含む、請求項51に記載の方法。
- 前記デジタル信号を符号化する前記ステップは、シグマデルタ変調された一定のランプ信号で前記デジタル信号を符号化するステップを含む、請求項51に記載の方法。
- 前記デジタル信号を符号化する前記ステップは、シグマデルタ変調されたDC信号で前記デジタル信号を符号化するステップを含む、請求項51に記載の方法。
- 前記第1のクロック信号の前記様々な遅延バージョンの中から絶えず選択する前記ステップは、循環メモリから一連の選択ビットを循環的に読み取るステップを含む、請求項46に記載の方法。
- 前記高速に変化する位相信号をフィルタする前記ステップは、位相ロック・ループを使用して前記高速に変化する位相信号をフィルタするステップを含む、請求項45に記載の方法。
- 前記高速に変化する位相信号をフィルタする前記ステップは、遅延ロック・ループを使用して前記高速に変化する位相信号をフィルタするステップを含む、請求項45に記載の方法。
- 前記被テスト信号をサンプリングする前記ステップは、Dフリップフロップを使用して前記のテスト・データをサンプリングするステップを含む、請求項45に記載の方法。
- 前記被テスト信号をサンプリングする前記ステップは、アナログ・デジタル・コンバータを使用して前記のテスト・データをサンプリングするステップを含む、請求項45に記載の方法。
- 前記サンプリングされた被テスト信号を基準信号に対して比較するステップを更に含む、請求項45に記載の方法。
- 前記サンプリングされた被テスト信号を前記基準信号に対して比較する前記ステップは、前記サンプリングされた被テスト信号を、電圧掃引された基準信号に対して比較するステップを含む、請求項64に記載の方法。
- 前記サンプリングされた被テスト信号は第1の周波数を有し、
前記時間基準信号は第2の周波数を有し、前記第2の周波数は、前記第1の周波数と前記第2の周波数との間に、最小公倍数が存在することを確実にするよう選択された、
請求項45に記載の方法。 - 前記応答被テスト信号は、様々な周波数のクロック信号と等価な、ハイスピードな繰り返すシリアル・パターンを含む、請求項45に記載の方法。
- 前記サンプリングされた被テスト信号の関数として、ビットエラー・レートを計算するステップを更に含む、請求項45に記載の方法。
- 前記ビットエラー・レートを計算する前記ステップは、前記サンプリングされた被テスト信号を、予期されるデータ信号に対して比較するステップを含む、請求項68に記載の方法。
- 前記サンプリングされた被テスト信号はあるスピードを有し、
本方法は、前記ビットエラー・レートを計算する目的で前記のサンプリングされた信号を前記予期されるデータ信号に対して比較するステップの前に、前記スピードを遅らせるステップを更に含む、
請求項69に記載の方法。 - 前記被テスト信号をサンプリングする前記ステップは、複数のサイクルにわたって実行し、
本方法は、前記複数のサイクルにわたり、前記のサンプリング被テスト信号を、特定のメモリ空間に書き込み蓄積するステップを更に含む、
請求項45に記載の方法。 - 前記被テスト信号をサンプリングする前記ステップは、複数のプローブ・サイトにわたって実行し、
本方法は、前記複数のプローブ・サイトの各々からの前記サンプリングされた被テスト信号を、個別のメモリに対して書き込むステップを更に含む、
請求項45に記載の方法。 - テスタに対し、時間基準発生器を提供する方法であって、
前記テスタに対する目標のサンプリング周波数を決めるステップと、
周波数応答を有する位相フィルタに対して帯域幅を定めるステップと、
前記位相フィルタの前記周波数応答の関数として、シグマデルタ変調器を提供するステップと、
ある波形で前記シグマデルタ変調器をシミュレートするステップであって、それによってシミュレーションを提供する、ステップと、
前記シミュレーションの出力で、有限長さのシーケンスを選択するステップと、
前記シグマデルタ変調器の出力に応答して、テスト・データをサンプリングするためのサンプラを提供するステップと
を含む、方法。 - 前記位相フィルタに対して前記帯域幅を定める前記ステップは、位相ロック・ループに対して前記帯域幅を定めるステップを含む、請求項73に記載の方法。
- 前記位相フィルタは位相ロック・ループを備え、
前記シグマデルタ変調器を提供する前記ステップは、前記シグマデルタ変調器を前記位相フィルタの前記周波数応答に適合させるステップを含む、
請求項73に記載の方法。 - 前記ある波形で前記シグマデルタ変調器をシミュレートする前記ステップは、一定のランプ波形で前記シグマデルタ変調器をシミュレートするステップを含む、請求項73に記載の方法。
- 前記ある波形で前記シグマデルタ変調器をシミュレートする前記ステップは、DC波形で前記シグマデルタ変調器をシミュレートするステップを含む、請求項73に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US83079706P | 2006-07-14 | 2006-07-14 | |
US11/776,825 US7681091B2 (en) | 2006-07-14 | 2007-07-12 | Signal integrity measurement systems and methods using a predominantly digital time-base generator |
PCT/US2007/073454 WO2008008949A2 (en) | 2006-07-14 | 2007-07-13 | Signal integrity measurement systems and methods using a predominantly digital time-base generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009544242A true JP2009544242A (ja) | 2009-12-10 |
JP2009544242A5 JP2009544242A5 (ja) | 2010-09-02 |
Family
ID=38924222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009520919A Pending JP2009544242A (ja) | 2006-07-14 | 2007-07-13 | 主にデジタルな時間基準発生器を使用する信号完全性測定のシステム及び方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7681091B2 (ja) |
EP (1) | EP2041542A4 (ja) |
JP (1) | JP2009544242A (ja) |
CA (1) | CA2657243A1 (ja) |
WO (1) | WO2008008949A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021024343A1 (ja) * | 2019-08-05 | 2021-02-11 | ||
JP2022507037A (ja) * | 2018-11-14 | 2022-01-18 | 11093568 カナダ エルティーディー. | 高分解能多重化システム |
JP7541785B2 (ja) | 2021-02-24 | 2024-08-29 | 普源精電科技股▲ふん▼有限公司 | 電気信号サンプリング装置 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327204B2 (en) * | 2005-10-27 | 2012-12-04 | Dft Microsystems, Inc. | High-speed transceiver tester incorporating jitter injection |
US7681091B2 (en) * | 2006-07-14 | 2010-03-16 | Dft Microsystems, Inc. | Signal integrity measurement systems and methods using a predominantly digital time-base generator |
US7813297B2 (en) * | 2006-07-14 | 2010-10-12 | Dft Microsystems, Inc. | High-speed signal testing system having oscilloscope functionality |
JP4150049B2 (ja) * | 2006-08-03 | 2008-09-17 | 株式会社東芝 | 集積回路、その自己診断方法、およびその集積回路を具備する光ディスク装置 |
JP2010518760A (ja) * | 2007-02-09 | 2010-05-27 | ディー・エフ・ティー・マイクロシステムズ・インコーポレーテッド | ハイスピード・シリアル・リンクのミッション環境における、該ハイスピード・シリアル・リンクの物理層テスティングのためのシステム及び方法 |
KR20080105512A (ko) * | 2007-05-31 | 2008-12-04 | 삼성전자주식회사 | 반도체 장치의 테스트 시스템 및 테스트 방법 |
US7526395B2 (en) * | 2007-09-05 | 2009-04-28 | Tektronix, Inc. | Logic analyzer using a digital filter |
US7917319B2 (en) * | 2008-02-06 | 2011-03-29 | Dft Microsystems Inc. | Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits |
JP5314491B2 (ja) * | 2009-05-08 | 2013-10-16 | 株式会社アドバンテスト | 試験装置、試験方法、および、デバイス |
US8139700B2 (en) * | 2009-06-26 | 2012-03-20 | International Business Machines Corporation | Dynamic quadrature clock correction for a phase rotator system |
US20110054827A1 (en) * | 2009-08-26 | 2011-03-03 | Advantest Corporation, a Japanese Corporation | Test apparatus and method for modulated signal |
CN101788579B (zh) * | 2010-02-09 | 2013-06-05 | 中兴通讯股份有限公司 | 一种示波器及其信号波形采集及显示的方法及系统 |
TWI444636B (zh) | 2011-02-18 | 2014-07-11 | Realtek Semiconductor Corp | 內建抖動測試功能之時脈與資料回復電路及其方法 |
US8451969B2 (en) | 2011-03-15 | 2013-05-28 | Intel Corporation | Apparatus, system, and method for timing recovery |
US8890589B2 (en) * | 2012-04-23 | 2014-11-18 | Samsung Electronics Co., Ltd. | Apparatuses for measuring high speed signals and methods thereof |
US9442136B2 (en) * | 2013-09-01 | 2016-09-13 | Keysight Technologies, Inc. | Real-time oscilloscope for generating a fast real-time eye diagram |
US9519015B2 (en) * | 2014-01-29 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company Limited | Rise time and fall time measurement |
WO2017054073A1 (en) * | 2015-09-29 | 2017-04-06 | Microsemi Semiconductor Ulc | Noise reduction in non-linear signal processing |
US9996786B1 (en) * | 2017-06-22 | 2018-06-12 | Nxp B.V. | Method and apparatus for using non-uniform under sampling to achieve a software defined radio for NFC applications |
US10546647B2 (en) * | 2017-06-26 | 2020-01-28 | Sandisk Technologies Llc | Wide range zero temperature coefficient oscillators and related devices and methods |
US11474141B1 (en) | 2019-02-06 | 2022-10-18 | University Of Rhode Island Board Of Trustees | Methods and apparatuses for identifying transmission lines via impedance inhomogeneity patterns |
CN109859788B (zh) * | 2019-02-23 | 2021-04-16 | 浙江大学 | 阻式存储器的误码率测试方法 |
US10917326B1 (en) * | 2019-08-23 | 2021-02-09 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for debugging test traffic generation |
CN110749865B (zh) * | 2019-09-28 | 2022-07-05 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 降低相干测量设备零秒延时波动的方法 |
TW202146915A (zh) * | 2020-01-30 | 2021-12-16 | 羅德島大學董事會 | 匯流排認證及反探測架構 |
JP7364616B2 (ja) * | 2021-04-14 | 2023-10-18 | アンリツ株式会社 | ジッタ耐力測定装置及びジッタ耐力測定方法 |
Family Cites Families (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3931610A (en) | 1973-11-29 | 1976-01-06 | Teletype Corporation | Capacitive keyswitch sensor and method |
US3976940A (en) | 1975-02-25 | 1976-08-24 | Fairchild Camera And Instrument Corporation | Testing circuit |
US7663502B2 (en) | 1992-05-05 | 2010-02-16 | Intelligent Technologies International, Inc. | Asset system control arrangement and method |
US4807147A (en) | 1983-10-20 | 1989-02-21 | Burr-Brown Corporation | Sampling wave-form digitizer for dynamic testing of high speed data conversion components |
DE3481472D1 (de) | 1984-12-21 | 1990-04-05 | Ibm | Digitale phasenregelschleife. |
US5349587A (en) * | 1992-03-26 | 1994-09-20 | Northern Telecom Limited | Multiple clock rate test apparatus for testing digital systems |
JPH0614065A (ja) | 1992-06-26 | 1994-01-21 | Nec Corp | 多値fsk変調器 |
JP3030598B2 (ja) | 1994-06-24 | 2000-04-10 | アンリツ株式会社 | ジッタ検出装置 |
US5606567A (en) * | 1994-10-21 | 1997-02-25 | Lucent Technologies Inc. | Delay testing of high-performance digital components by a slow-speed tester |
US5517147A (en) | 1994-11-17 | 1996-05-14 | Unisys Corporation | Multiple-phase clock signal generator for integrated circuits, comprising PLL, counter, and logic circuits |
US5835501A (en) | 1996-03-04 | 1998-11-10 | Pmc-Sierra Ltd. | Built-in test scheme for a jitter tolerance test of a clock and data recovery unit |
US5781137A (en) * | 1996-12-23 | 1998-07-14 | National Instruments Corporation | System and method for reducing errors in a delta-sigma converter |
US6008703A (en) | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
US6076175A (en) | 1997-03-31 | 2000-06-13 | Sun Microsystems, Inc. | Controlled phase noise generation method for enhanced testability of clock and data generator and recovery circuits |
US5883523A (en) | 1997-04-29 | 1999-03-16 | Credence Systems Corporation | Coherent switching power for an analog circuit tester |
JPH1138100A (ja) * | 1997-07-18 | 1999-02-12 | Advantest Corp | 半導体試験装置 |
US5948115A (en) | 1998-01-30 | 1999-09-07 | Credence Systems Corporation | Event phase modulator for integrated circuit tester |
AU2488299A (en) | 1998-01-30 | 1999-08-16 | Wavecrest Corporation | Method and apparatus for jitter analysis |
US6057679A (en) * | 1998-06-12 | 2000-05-02 | Credence Systems Corporation | Integrated circuit tester having amorphous logic for real-time data analysis |
US6181267B1 (en) | 1998-09-30 | 2001-01-30 | Agilent Technologies Inc. | Internally triggered equivalent-time sampling system for signals having a predetermined data rate |
DE69801827T2 (de) | 1998-11-14 | 2002-03-28 | Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) | Taktgenerator |
JP2000244309A (ja) | 1999-02-18 | 2000-09-08 | Mitsubishi Electric Corp | クロック生成回路および半導体装置 |
JP4146965B2 (ja) | 1999-05-17 | 2008-09-10 | 株式会社アドバンテスト | 遅延信号生成装置および半導体試験装置 |
US6583741B1 (en) * | 1999-07-12 | 2003-06-24 | National Instruments Corporation | System and method for self-calibrating a multi-bit delta-sigma analog to digital (A/D) converter during operation of the A/D converter |
US6091671A (en) | 1999-07-14 | 2000-07-18 | Guide Technology, Inc. | Time interval analyzer having interpolator with constant current capacitor control |
US6374388B1 (en) | 1999-09-10 | 2002-04-16 | Agilent Technologies, Inc. | Equivalent time capture scheme for bit patterns within high data rate signals |
US6865222B1 (en) | 1999-09-23 | 2005-03-08 | Texas Instruments Incorporated | Method and apparatus for testing a serial transmitter circuit |
US6731667B1 (en) | 1999-11-18 | 2004-05-04 | Anapass Inc. | Zero-delay buffer circuit for a spread spectrum clock system and method therefor |
US6640193B2 (en) | 1999-12-15 | 2003-10-28 | Texas Instruments Incorporated | Method and system for measuring jitter |
US6629274B1 (en) | 1999-12-21 | 2003-09-30 | Intel Corporation | Method and apparatus to structurally detect random defects that impact AC I/O timings in an input/output buffer |
US6834367B2 (en) | 1999-12-22 | 2004-12-21 | International Business Machines Corporation | Built-in self test system and method for high speed clock and data recovery circuit |
US6329850B1 (en) | 1999-12-27 | 2001-12-11 | Texas Instruments Incorporated | Precision frequency and phase synthesis |
US7102892B2 (en) | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
US6326993B1 (en) | 2000-03-15 | 2001-12-04 | Toshiba Tec Kabushiki Kaisha | Pulse width modulation system and image forming apparatus having the pulse width modulation system |
US6816987B1 (en) | 2000-03-25 | 2004-11-09 | Broadcom Corporation | Apparatus and method for built-in self-test of a data communications system |
JP4291494B2 (ja) | 2000-04-04 | 2009-07-08 | 株式会社アドバンテスト | Ic試験装置のタイミング校正装置 |
US6931579B2 (en) | 2000-04-28 | 2005-08-16 | Mcgill University | Integrated excitation/extraction system for test and measurement |
JP2001339282A (ja) | 2000-05-30 | 2001-12-07 | Advantest Corp | 可変遅延回路及び半導体回路試験装置 |
JP2002076855A (ja) | 2000-08-29 | 2002-03-15 | Advantest Corp | 遅延回路、試験装置、コンデンサ |
JP4310036B2 (ja) | 2000-09-07 | 2009-08-05 | 株式会社アドバンテスト | タイミング信号発生回路、及び、それを備えた半導体検査装置 |
GB0026614D0 (en) | 2000-10-31 | 2000-12-13 | Lsi Logic Europ Ltd | A method and apparatus for estimation of error in data recovery schemes |
GB2369940B (en) | 2000-12-09 | 2004-10-20 | Mitel Corp | Multiple input phase lock loop with hitless reference switching |
US6658363B2 (en) | 2001-01-18 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Digital data pattern detection methods and arrangements |
US6763489B2 (en) * | 2001-02-02 | 2004-07-13 | Logicvision, Inc. | Method for scan testing of digital circuit, digital circuit for use therewith and program product for incorporating test methodology into circuit description |
JP3756485B2 (ja) | 2001-02-14 | 2006-03-15 | ザインエレクトロニクス株式会社 | 半導体集積回路 |
EP1162739B1 (en) | 2001-04-03 | 2003-03-05 | Agilent Technologies, Inc. (a Delaware corporation) | Filter injecting data dependent jitter and level noise |
KR100374648B1 (ko) | 2001-06-28 | 2003-03-03 | 삼성전자주식회사 | 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법 |
US7016445B2 (en) * | 2001-08-02 | 2006-03-21 | Texas Instruments Incorporated | Apparatus for and method of clock recovery from a serial data stream |
US6816988B2 (en) | 2001-08-31 | 2004-11-09 | Agilent Technologies, Inc. | Method and system for minimal-time bit-error-rate testing |
CA2463278C (en) | 2001-10-09 | 2013-04-02 | Infinera Corporation | Transmitter photonic integrated circuits (txpic) and optical transport networks employing txpics |
US7116851B2 (en) | 2001-10-09 | 2006-10-03 | Infinera Corporation | Optical signal receiver, an associated photonic integrated circuit (RxPIC), and method improving performance |
JP3869699B2 (ja) | 2001-10-24 | 2007-01-17 | 株式会社アドバンテスト | タイミング発生器、半導体試験装置、及びタイミング発生方法 |
US6785622B2 (en) | 2001-10-29 | 2004-08-31 | Agilent Technologies, Inc. | Method and apparatus for performing eye diagram measurements |
US6865496B2 (en) | 2001-11-01 | 2005-03-08 | Agilent Technologies, Inc. | Zero-crossing direction and time interval jitter measurement apparatus using offset sampling |
JP4320139B2 (ja) | 2001-11-13 | 2009-08-26 | 株式会社アドバンテスト | タイミング発生装置、及び試験装置 |
DE10157437B4 (de) | 2001-11-23 | 2007-04-26 | Infineon Technologies Ag | Schaltungsanordnung zur Takt- und Datenrückgewinnung aus einem Empfangssignal |
US6868047B2 (en) | 2001-12-12 | 2005-03-15 | Teradyne, Inc. | Compact ATE with time stamp system |
US6934896B2 (en) | 2001-12-31 | 2005-08-23 | Advantest Corp. | Time shift circuit for functional and AC parametric test |
US7426220B2 (en) | 2002-01-09 | 2008-09-16 | L-3 Communications Corporation | Method and apparatus for aligning the clock signals of transceivers in a multiple access communication system utilizing programmable, multi-tap phase-locked loops |
ITMI20020459A1 (it) * | 2002-03-06 | 2003-09-08 | St Microelectronics Srl | Randomizzatore per convertirore di tipo sigms delta |
US6775809B1 (en) | 2002-03-14 | 2004-08-10 | Rambus Inc. | Technique for determining performance characteristics of electronic systems |
KR100459709B1 (ko) * | 2002-04-03 | 2004-12-04 | 삼성전자주식회사 | 여유 있는 셋업 앤드 홀드 타임 마진을 가지는 병렬-직렬송신 회로 |
US6650101B2 (en) | 2002-04-08 | 2003-11-18 | Agilent Technologies, Inc. | Timebase for sampling an input signal having a synchronous trigger |
US6918073B2 (en) | 2002-04-12 | 2005-07-12 | Agilent Technologies, Inc. | Differential self-test of input/output circuits |
US20030198311A1 (en) | 2002-04-19 | 2003-10-23 | Wireless Interface Technologies, Inc. | Fractional-N frequency synthesizer and method |
JP3559785B2 (ja) | 2002-06-17 | 2004-09-02 | Necエレクトロニクス株式会社 | Pll回路及び位相差検出回路 |
US7136772B2 (en) | 2002-11-08 | 2006-11-14 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Monitoring system for a communications network |
US6909316B2 (en) | 2003-02-21 | 2005-06-21 | Agilent Technologies, Inc. | Variable delay circuit with high resolution |
US6909980B2 (en) | 2003-03-13 | 2005-06-21 | Agilent Technologies, Inc. | Auto skew alignment of high-speed differential eye diagrams |
US6768390B1 (en) | 2003-04-02 | 2004-07-27 | Agilent Technologies, Inc. | System and method for generating balanced modulated signals with arbitrary amplitude and phase control using modulation |
US7092472B2 (en) | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
JP3982461B2 (ja) | 2003-06-12 | 2007-09-26 | 横河電機株式会社 | アナログディジタル変換器 |
US7627790B2 (en) * | 2003-08-21 | 2009-12-01 | Credence Systems Corporation | Apparatus for jitter testing an IC |
US7158899B2 (en) * | 2003-09-25 | 2007-01-02 | Logicvision, Inc. | Circuit and method for measuring jitter of high speed signals |
US7403486B2 (en) | 2003-10-31 | 2008-07-22 | Acterna | Signal level measurement and data connection quality analysis apparatus and methods |
JP3902185B2 (ja) | 2004-03-01 | 2007-04-04 | 日本電気株式会社 | 電源ノイズ測定装置 |
US20060139387A1 (en) | 2004-05-27 | 2006-06-29 | Silverbrook Research Pty Ltd | Printer controller for providing data and command via communication output |
GB0413146D0 (en) | 2004-06-12 | 2004-07-14 | Texas Instruments Ltd | Comparator for circuit testing |
JP4425735B2 (ja) * | 2004-07-22 | 2010-03-03 | 株式会社アドバンテスト | ジッタ印加回路、及び試験装置 |
EP1653650B1 (en) * | 2004-10-27 | 2007-08-08 | Agilent Technologies, Inc. | Source synchronous sampling |
US7526033B2 (en) * | 2005-02-04 | 2009-04-28 | Agere Systems Inc. | Serializer deserializer (SERDES) testing |
US7545396B2 (en) * | 2005-06-16 | 2009-06-09 | Aurora Systems, Inc. | Asynchronous display driving scheme and display |
US7627003B1 (en) * | 2005-09-30 | 2009-12-01 | The United States Of America As Represented By The Secretary Of The Navy | Automatic clock synchronization and distribution circuit for counter clock flow pipelined systems |
US8327204B2 (en) | 2005-10-27 | 2012-12-04 | Dft Microsystems, Inc. | High-speed transceiver tester incorporating jitter injection |
US7681091B2 (en) * | 2006-07-14 | 2010-03-16 | Dft Microsystems, Inc. | Signal integrity measurement systems and methods using a predominantly digital time-base generator |
US7813297B2 (en) | 2006-07-14 | 2010-10-12 | Dft Microsystems, Inc. | High-speed signal testing system having oscilloscope functionality |
JP2010518760A (ja) | 2007-02-09 | 2010-05-27 | ディー・エフ・ティー・マイクロシステムズ・インコーポレーテッド | ハイスピード・シリアル・リンクのミッション環境における、該ハイスピード・シリアル・リンクの物理層テスティングのためのシステム及び方法 |
US7917319B2 (en) * | 2008-02-06 | 2011-03-29 | Dft Microsystems Inc. | Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits |
-
2007
- 2007-07-12 US US11/776,825 patent/US7681091B2/en not_active Expired - Fee Related
- 2007-07-13 EP EP07799564A patent/EP2041542A4/en not_active Withdrawn
- 2007-07-13 WO PCT/US2007/073454 patent/WO2008008949A2/en active Application Filing
- 2007-07-13 JP JP2009520919A patent/JP2009544242A/ja active Pending
- 2007-07-13 CA CA002657243A patent/CA2657243A1/en not_active Abandoned
-
2010
- 2010-02-05 US US12/701,282 patent/US20100138695A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022507037A (ja) * | 2018-11-14 | 2022-01-18 | 11093568 カナダ エルティーディー. | 高分解能多重化システム |
JP7531915B2 (ja) | 2018-11-14 | 2024-08-13 | 11093568 カナダ エルティーディー. | 高分解能多重化システム |
JPWO2021024343A1 (ja) * | 2019-08-05 | 2021-02-11 | ||
JP7243836B2 (ja) | 2019-08-05 | 2023-03-22 | 日本電信電話株式会社 | サンプリング回路 |
JP7541785B2 (ja) | 2021-02-24 | 2024-08-29 | 普源精電科技股▲ふん▼有限公司 | 電気信号サンプリング装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2008008949A3 (en) | 2008-10-16 |
US20100138695A1 (en) | 2010-06-03 |
EP2041542A4 (en) | 2011-04-27 |
WO2008008949A9 (en) | 2008-12-18 |
WO2008008949A2 (en) | 2008-01-17 |
US7681091B2 (en) | 2010-03-16 |
EP2041542A2 (en) | 2009-04-01 |
CA2657243A1 (en) | 2008-01-17 |
US20080048726A1 (en) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7681091B2 (en) | Signal integrity measurement systems and methods using a predominantly digital time-base generator | |
CN101548167B (zh) | 使用主要为数字的时基发生器的信号完整性测量系统和方法 | |
JP5389357B2 (ja) | 位相シフトした周期波形を使用する時間測定 | |
EP1307755B1 (en) | Capturing and evaluating high speed data streams | |
Sunter et al. | On-chip digital jitter measurement, from megahertz to gigahertz | |
US7474974B2 (en) | Embedded time domain analyzer for high speed circuits | |
US6931579B2 (en) | Integrated excitation/extraction system for test and measurement | |
Nadeau-Dostie | Design for at-speed test, diagnosis and measurement | |
Hafed et al. | A stand-alone integrated test core for time and frequency domain measurements | |
WO2006086257A2 (en) | Coherent interleaved sampling | |
KR101011618B1 (ko) | 신호 처리 방법 및 디바이스와 컴퓨터 판독가능 매체 | |
JP2002006003A (ja) | 位相ロック・ループ用全ディジタル内蔵自己検査回路および検査方法 | |
US20120089371A1 (en) | Measurement apparatus, measurement method, test apparatus and recording medium | |
JP2006098402A (ja) | デジタル・レシーバの入力周波数応答を測定するための方法並びに装置 | |
Alon et al. | On-die power supply noise measurement techniques | |
Hafed et al. | Massively parallel validation of high-speed serial interfaces using compact instrument modules | |
Kaminska | Analog and mixed signal test | |
WO2008022653A1 (en) | Converting non-equidistant signals into equidistant signals | |
Kaminska et al. | Mixed signal DFT: a concise overview | |
Xia et al. | Timing jitter characterization for mixed-signal production test using the interpolation algorithm | |
Choi et al. | Digital bit stream jitter testing using jitter expansion | |
Chowdhury et al. | A probabilistic test instrument using a ΣΔ-encoded amplitude/phase-signal generation technique | |
Huang et al. | An On-Chip Short-Time Interval Measurement Technique for Testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20100713 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100713 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20111116 |