TWI444636B - 內建抖動測試功能之時脈與資料回復電路及其方法 - Google Patents

內建抖動測試功能之時脈與資料回復電路及其方法 Download PDF

Info

Publication number
TWI444636B
TWI444636B TW100105396A TW100105396A TWI444636B TW I444636 B TWI444636 B TW I444636B TW 100105396 A TW100105396 A TW 100105396A TW 100105396 A TW100105396 A TW 100105396A TW I444636 B TWI444636 B TW I444636B
Authority
TW
Taiwan
Prior art keywords
jitter
value
signal
voltage signal
phase
Prior art date
Application number
TW100105396A
Other languages
English (en)
Other versions
TW201235681A (en
Inventor
Pei Si Wu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW100105396A priority Critical patent/TWI444636B/zh
Priority to CN201210024492.9A priority patent/CN102647185B/zh
Priority to US13/367,954 priority patent/US8953668B2/en
Publication of TW201235681A publication Critical patent/TW201235681A/zh
Priority to US14/041,828 priority patent/US8989246B2/en
Application granted granted Critical
Publication of TWI444636B publication Critical patent/TWI444636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

內建抖動測試功能之時脈與資料回復電路及其方法
本發明有關於時脈與資料回復電路(clock and data recovery circuit，CDR)，尤有關於一種內建抖動測試功能(build in jitter tolerance test)之時脈與資料回復電路。
第1圖顯示傳統使用儀器測試時脈與資料回復電路特性之一架構圖。參考第1圖，傳統上，進行抖動(jitter)量測時，通常利用一抖動源(jitter source)104與一隨機資料產生器(pattern generator)106，來產生一帶有抖動成分的資料流(data)Dj以傳送至時脈與資料回復電路102及產生一原始資料流D C 以傳送至誤碼率測試儀(bit error rate tester)108。時脈與資料回復電路102接收該帶有抖動成分的資料(data)Dj後，進行時脈與資料回復處理，產生一回復資料流D R 及一回復時脈訊號C R 。最後，誤碼率測試儀(bit error rate tester)108比較該回復資料流D R 及一原始資料流D C ，只要有一位元遺失或錯誤發生，即顯示一誤碼率BER。其中，誤碼率的定義是接收端接收到錯誤位元的數目除以發射端(Transmitter)傳送位元的總數目，而抖動的定義是一個訊號在轉態時，相對其理想時間位置的偏移量。
上述方法需要昂貴的儀器來產生帶有抖動成分的資料流Dj，因此陸續有許多抖動量測方法被提出，例如：利用同一顆IC中的發射端與接收端(Receiver)相連，利用發射端來產生帶有抖動成分的資料，用來測試接收端的特性。但在許多習知方法中，往往為了要加載抖動，新增了許多電路，增加了很多額外的面積。同時，加載抖動的電路大多由類比電路來達成，然而，類比電路往往會隨著電壓、溫度、製程而變化，無法準確的預估所加載的抖動量。
本發明目的之一在於提供一種內建抖動測試功能之時脈與資料回復電路，以解決習知技術中的問題。
根據本發明之一實施例，係提供一種內建抖動測試功能之時脈與資料回復電路，包含：一取樣器，根據一回復時脈訊號對一輸入資料作取樣，以產生一邊緣值及一取樣值；一相位偵測器，根據該邊緣值及該取樣值，進行相位偵測，以產生一偵測值；一濾波器，根據該偵測值，產生一控制字組；以及，一相位數位類比轉換器，根據該控制字組，調整一參考時脈訊號之相位，以產生具有一對應相位的該回復時脈訊號；其中，當該濾波器運作於一般模式時，該控制字組不帶有抖動成份，而當該濾波器運作於一量測模式時，該控制字組係帶有抖動成份。
根據本發明之一實施例，另揭露一種內建抖動測試功能之時脈與資料回復電路，包含：一取樣器，根據一回復時脈訊號對一輸入資料作取樣，以產生一取樣值；一相位偵測器，偵測該輸入資料及該回復時脈訊號之間的相位差，產生一第一電壓訊號及一第二電壓訊號；一電荷幫浦，用以將該第一電壓訊號及該第二電壓訊號轉換成一相位差電流訊號；一抖動產生器，當運作於一量測模式時，係根據一控制訊號，產生一抖動電流訊號，而當運作於一般模式時，該抖動產生器係在一禁能狀態；一低通濾波器，對該相位差電流訊號及該抖動電流訊號進行低通濾波，並轉換成一第三電壓訊號；以及，一壓控振盪器，根據該第三電壓訊號，產生該回復時脈訊號。
根據本發明之一實施例，另揭露一種時脈與資料回復方法，包含以下步驟：根據一回復時脈訊號對一輸入資料作取樣，以得到一邊緣值及一取樣值；根據該邊緣值及該取樣值，進行相位偵測，以得到一偵測值；根據該偵測值，得到一控制字組；以及，根據該控制字組，調整一參考時脈訊號之相位，以得到具有一對應相位的該回復時脈訊號；其中，當該時脈與資料回復方法運作於一般模式時，該控制字組不帶有抖動成份，而當該時脈與資料回復方法運作於一量測模式時，該控制字組係帶有抖動成份。
根據本發明之一實施例，另揭露一種時脈與資料回復方法，包含以下步驟：根據一回復時脈訊號對一輸入資料作取樣，以得到一取樣值；偵測該輸入資料及該回復時脈訊號之間的相位差，以得到一第一電壓訊號及一第二電壓訊號；將該第一電壓訊號及該第二電壓訊號轉換成一相位差電流訊號；當運作於一量測模式時，係根據一控制訊號，得到一抖動電流訊號；當運作於該量測模式時，對該相位差電流訊號及該抖動電流訊號進行低通濾波，當運作於一般模式時，係對該相位差電流訊號進行低通濾波，進而轉換成一第三電壓訊號；以及，根據該第三電壓訊號，得到該回復時脈訊號。
以下之說明將舉出本發明之數個較佳的示範實施例，例如：，各種電子電路、元件以及相關方法。熟悉本領域者應可理解，本發明可採用各種可能的方式實施，並不限於下列示範之實施例或實施例中的特徵。另外，眾所知悉之細節不再重覆顯示或贅述，以避免模糊本發明之重點。
不同於習知技術是在CDR迴圈外部進行抖動測試，本發明對CDR迴圈內部加載抖動，來達成內建抖動測試的目標。一般而言，時脈與資料回復電路分為數位的過取樣型(oversampling)CDR及類比的鎖相迴路型(PLL)CDR，本發明對數位的過取樣型(oversampling)CDR進行相位擾動干擾，而對類比的鎖相迴路型(PLL)CDR進行電流擾動干擾，來達成測試CDR抖動容許量(jitter tolerance)的目標。
第2圖顯示本發明具內建抖動測試功能之時脈與資料回復電路之一實施例的方塊圖。請參考第2圖，本發明具內建抖動測試功能之時脈與資料回復電路200，係應用於一接收器(receiver)中，包含一取樣器(sampler)210、一相位偵測器(phase detector)220、一濾波器(filter)230及一相位數位類比轉換器(phase digital-to-analog converter)240。其中，依據一實施例，相位偵測器220可由一砰砰相位偵測器(bang-bang phase detector)所實現。
取樣器210接收一輸入資料流D IN 後，根據一回復時脈訊號C R 對每一筆輸入資料進行取樣，而產生一邊緣(edge)值及一取樣值。相位偵測器220接收該些邊緣值及該些取樣值，進行相位偵測，產生二位元的偵測值UP/DN，而該偵測值UP/DN大小可以表示時脈相位領先資料或者落後資料後。例如：當偵測值UP/DN為(+1)時，表示時脈相位領先資料；當偵測值UP/DN為(-1)時，表示時脈相位落後資料；當偵測值UP/DN為(0)時，表示沒有資料轉態(transition)發生。
接著，濾波器230根據該偵測值UP/DN，產生一控制字組(control word)CW，用以供相位數位類比轉換器240選擇該參考時脈訊號CK要輸出的相位。其中，當濾波器230運作於一般模式時，該控制字組CW不帶有抖動成份，而當該濾波器230運作於一量測模式時，該控制字組CW係帶有抖動成份。相位數位類比轉換器240，根據該控制字組CW，調整一參考時脈訊號CK之相位、或選擇該參考時脈訊號CK要輸出的相位，進而產生具有一對應相位的回復時脈訊號C R 。其他實施例中，相位數位類比轉換器240可以相位旋轉器(rotator)或相位內插器(interpolator)來替代。在本實施例中，若每單位區間(unit interval)分成32相位，則控制字組CW有5個位元寬度。
對於數位的具內建抖動測試功能之時脈與資料回復電路200，本發明透過一抖動產生器340在濾波器230內部的不同位置(如第3A~3D圖)加載抖動，用來對具內建抖動測試功能之時脈與資料回復電路200造成相位擾動干擾，以測試具內建抖動測試功能之時脈與資料回復電路200的抖動容忍度。
第3A圖係根據第2圖，顯示本發明濾波器之第一實施例的方塊圖。請同時參考第2圖及第3A圖，本發明濾波器230A包含一比例單元310、一積分單元320、一抖動產生器340、一積分器350及二個加法器371、372。本發明濾波器230A~D基本上是一個P-I控制器架構，由比例單元310和積分單元320所組成，藉由設定KP及KI二個參數，來保持具內建抖動測試功能之時脈與資料回復電路200系統的穩定。此外，依據本發明之一實施例，比例單元310可由一乘法器來實現。
當抖動產生器340運作於一量測模式時，係根據一控制訊號CS1，產生具有一特定頻率與振幅的抖動電壓訊號SJ，而當抖動產生器340運作於一般模式時，該抖動產生器340係在一禁能(disable)狀態(抖動電壓訊號SJ=0)。該抖動電壓訊號SJ可以為方波、三角波或正弦波。
加法器371將偵測值UP/DN及抖動電壓訊號SJ相加後，產生一相加值m1。比例單元310將相加值m1乘上一比例常數KP後，產生一比例值D1。積分單元320包含一積分器321及一乘法器322，先利用該積分器321將相加 值m1積分，再利用該乘法器322乘上一積分常數KI後，產生一積分值D2。加法器372將比例值D1及積分值D2相加後，產生一相加值m2。積分器350將相加值m2積分後，產生該控制字組CW。
本發明藉由調整該抖動電壓訊號SJ的頻率與振幅來測試對具內建抖動測試功能之時脈與資料回復電路200的影響。理想來說，取樣時脈和輸入資料沒有抖動成份時，取樣點(時脈轉態邊緣)應落在資料位元正中央，也就是0.5UI處。然而，當有抖動成份(抖動產生器340在致能(enable)狀態)時，若具內建抖動測試功能之時脈與資料回復電路200可以完全追蹤到資料相位的變化，則加入的抖動並不會造成位元錯誤的產生。相反的，若該抖動電壓訊號SJ的頻率過高或振幅過大，則具內建抖動測試功能之時脈與資料回復電路200將無法即時校正時脈相位，此時，取樣時脈對於資料的取樣點就不是處在0.5UI處，反而接近資料轉態邊緣，進而造成誤碼率的提升。
第3B圖係根據第2圖，顯示本發明濾波器之第二實施例的方塊圖。本發明濾波器之第一實施例及第二實施例的運作方式類似，其差異在於，第一實施例是將抖動產生器340設置在比例單元310及積分單元320的輸入端，亦即在比例單元310及積分單元320的輸入端加入抖動；而第二實施例是將抖動產生器340設置在比例單元310及積分單元320的輸出端，亦即在加法器372加入抖動。在本實施例中，無論在量測模式或一般模式時，積分單元320 一直是在致能(enable)狀態
第3C圖係根據第2圖，顯示本發明濾波器之第三實施例的方塊圖。和本發明濾波器之第二實施例相比，第三實施例多了一個多工器376，在量測模式時，積分單元320是在禁能狀態，抖動產生器340根據該控制訊號CS1，產生具有一特定頻率與振幅的抖動電壓訊號SJ，同時，多工器376根據控制訊號CS2選擇抖動電壓訊號SJ當作輸出訊號D3。在一般模式時，積分單元320是在致能狀態，而抖動產生器340係在禁能狀態，同時，多工器376根據控制訊號CS2選擇積分值D2當作輸出訊號D3。
第3D圖係根據第2圖，顯示本發明濾波器之第四實施例的方塊圖。本實施例和前面三個實施例的運作方式類似，其差異在於，本實施例將抖動產生器340設置在積分器350的輸出端。換言之，本實施例多加了一個加法器378，用以在積分器350的輸出端加入抖動。
由於整個濾波器230A~D都是由數位自動繞線佈局(automatic placement and routing，APR)合成的，所以只需增加少量面積，即可大幅降低IC測試成本。同時，由於利用該抖動電壓訊號SJ所加入的抖動是可以用公式預估的，因此可以準確的預測出所加上的抖動量。
以上實施例都是數位電路。以下，將介紹本發明類比電路的實施例。
第4A圖顯示本發明具內建抖動測試功能之時脈與資料回復電路之另一實施例的方塊圖。請參考第4A圖，本 發明具內建抖動測試功能之時脈與資料回復電路400A，係應用於一接收器(receiver)中，包含一取樣器410、一相位偵測器420、一電荷幫浦(charge pump)430、一低通濾波器440、一壓控振盪器(voltage controlled oscillator，VCO)450以及一抖動產生器460。
取樣器410根據一回復時脈訊號C R 對一輸入資料D IN 作取樣，以產生一取樣值D OUT 。相位偵測器420係偵測該回復時脈訊號C R 及該輸入資料D IN 之間的相位差，然後將兩者的相位差關係轉換成UP和DN兩個訊號後，分別送至電荷幫浦430。接著，電荷幫浦430將UP和DN兩訊號轉成一電流訊號IP ，主要藉由UP和DN兩個訊號的控制而對低通濾波器440的電阻電容(圖未示)作充電(charge)或放電(discharge)的動作。
當抖動產生器460運作於一量測模式時，係根據一控制訊號CS3，產生一抖動電流訊號IJ ，而當運作於一般模式時，該抖動產生器460係在一禁能狀態(抖動電流訊號IJ =0)。該控制訊號CS3能控制該抖動電流訊號IJ 的大小及頻率。
低通濾波器440將二個電流訊號IP 、IJ 轉換成一電壓訊號VC ，提供一個穩定的直流電壓作為下一級VCO 450的輸入。VCO 450根據該電壓訊號VC 控制該回復時脈訊號C R 的輸出頻率，由於頻率的積分是相位，VCO 450透過改變該回復時脈訊號C R 的輸出頻率，間接改變該回復時脈訊號C R 的相位，該回復時脈訊號C R 再回授至相位偵測器 420與該輸入資料D IN 作相位比較，如此反覆相位比較動作，直到相位鎖住時，該輸入資料D IN 的速度即等於該回復時脈訊號C R 的頻率。
本發明透過一抖動產生器460在類比的時脈與資料回復電路內部的不同位置(如第4A~4B圖)加載抖動，用來對具內建抖動測試功能之時脈與資料回復電路400A、400B造成電流擾動干擾，以測試具內建抖動測試功能之時脈與資料回復電路400A、400B的抖動容忍度。同時，由於利用該抖動電流訊號IJ 所加入的抖動是可以用公式預估的，因此可以準確的預測出所加上的抖動量。
第4B圖顯示本發明具內建抖動測試功能之時脈與資料回復電路之另一實施例的方塊圖。本實施例及第4B圖之實施例的運作方式類似，其差異在於抖動產生器460係設在低通濾波器440的輸出端。這是因為低通濾波器440是電阻及電容的組合，因此，本發明抖動產生器460可以設在低通濾波器440的輸出端或輸入端。
綜上所述，運用本發明的架構或測試方法可降低在量產測試時的儀器需求(只需要較低階的機種)，以及可以在晶片正常工作時，作為內部測試用途，方便找出問題。
以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更。
102‧‧‧時脈與資料回復電路
104‧‧‧抖動源
106‧‧‧隨機資料產生器
108‧‧‧誤碼率測試儀
200、400A、400B‧‧‧具內建抖動測試功能之時脈與資料回復電路
210、410‧‧‧取樣器
220‧‧‧相位偵測器
230、230A~230D‧‧‧濾波器
240‧‧‧相位數位類比轉換器
310‧‧‧比例單元
320‧‧‧積分單元
322‧‧‧乘法器
340、460‧‧‧抖動產生器
321、350‧‧‧積分器
376‧‧‧多工器
371、372、378‧‧‧加法器
420‧‧‧相位偵測器
430‧‧‧電荷幫浦
440‧‧‧低通濾波器
450‧‧‧壓控振盪器
第1圖顯示傳統使用儀器測試時脈與資料回復電路特性之一架構圖。
第2圖顯示本發明具內建抖動測試功能之時脈與資料回復電路之一實施例的方塊圖。
第3A圖係根據第2圖，顯示本發明濾波器之第一實施例的方塊圖。
第3B圖係根據第2圖，顯示本發明濾波器之第二實施例的方塊圖。
第3C圖係根據第2圖，顯示本發明濾波器之第三實施例的方塊圖。
第3D圖係根據第2圖，顯示本發明濾波器之第四實施例的方塊圖。
第4A圖顯示本發明具內建抖動測試功能之時脈與資料回復電路之另一實施例的方塊圖。
第4B圖顯示本發明具內建抖動測試功能之時脈與資料回復電路之另一實施例的方塊圖。
230C．．．濾波器
310．．．比例單元
320．．．積分單元
322．．．乘法器
340．．．抖動產生器
321、350．．．積分器
372．．．加法器
376．．．多工器

Claims (20)

  1. 一種時脈與資料回復電路，包含：一取樣器，根據一回復時脈訊號對一輸入資料作取樣，以產生一邊緣值及一取樣值；一相位偵測器，根據該邊緣值及該取樣值，進行相位偵測，以產生一偵測值；一濾波器，根據該偵測值，產生一控制字組；以及一相位數位類比轉換器，根據該控制字組，調整一參考時脈訊號之相位，以產生具有一對應相位的該回復時脈訊號；其中，當該濾波器運作於一般模式時，該控制字組不帶有內建的抖動成份，而當該濾波器運作於一量測模式時，該控制字組係帶有內建的抖動成份。
  2. 如申請專利範圍第1項所記載之電路，其中前述濾波器包含：一比例單元，將該相位偵測器之輸出值，乘上一比例常數後，產生一比例值；一積分單元，將該相位偵測器之輸出值積分後，乘上一積分常數，產生一積分值；一抖動產生器，在該量測模式時，該抖動產生器係根據一控制訊號，產生一抖動電壓訊號，而在一般模式時，該抖動產生器係在一禁能狀態；一加法器，將該比例值與該積分值相加；以及一積分器，將該加法器之輸出值積分後，產生該控制字組；其中，該抖動產生器的輸出端係耦接至該相位偵測器之輸出端、該加法器之輸入端及該積分器之輸出端之其中之一。
  3. 如申請專利範圍第2項所記載之電路，其中該抖動產生器係根據該控制訊號，調整該抖動電壓訊號之振幅及頻率。
  4. 如申請專利範圍第2項所記載之電路，其中該抖動電壓訊號為方波、三角波及正弦波之其一。
  5. 如申請專利範圍第1項所記載之電路，其中前述濾波器包含：一比例單元，將該偵測值，乘上一比例常數後，產生一比例值；一積分單元，將該偵測值積分後，乘上一積分常數，產生一積分值；一抖動產生器，係根據一控制訊號，產生一抖動電壓訊號；一多工器，其二輸入端係耦接該積分單元及該抖動產生器之輸出端，在該量測模式時，該多工器係選擇輸出該抖動電壓訊號，而在一般模式時，該多工器係選擇輸出該積分值；一加法器，將該比例值與該多工器的輸出相加；以及一積分器，將該加法器之輸出值積分後，產生該控制字組。
  6. 如申請專利範圍第5項所記載之電路，其中該抖動產生器係根據該控制訊號，調整該抖動電壓訊號之振幅及頻率。
  7. 如申請專利範圍第5項所記載之電路，其中該抖動電壓訊號為方波、三角波及正弦波之其一。
  8. 如申請專利範圍第1項所記載之電路，其中該相位數位類比轉換器可以一相位旋轉器及一相位內插器之其一來替代。
  9. 一種時脈與資料回復電路，包含：一取樣器，根據一回復時脈訊號對一輸入資料作取樣，以產生一取樣值；一相位偵測器，偵測該輸入資料及該回復時脈訊號之間的相位 差，產生一第一電壓訊號及一第二電壓訊號；一電荷幫浦，用以將該第一電壓訊號及該第二電壓訊號轉換成一相位差電流訊號；一抖動產生器，當運作於一量測模式時，係根據一控制訊號，產生一抖動電流訊號，而當運作於一般模式時，該抖動產生器係在一禁能狀態，其中，該控制訊號控制該抖動電流訊號的大小及頻率；一低通濾波器，對該相位差電流訊號及該抖動電流訊號進行低通濾波，並轉換成一第三電壓訊號；以及一壓控振盪器，根據該第三電壓訊號，產生該回復時脈訊號。
  10. 如申請專利範圍第9項所記載之電路，其中該抖動產生器包含：一可變電流源，其一端接地；以及一電流控制單元，根據該控制訊號，調整該可變電流源，以改變該抖動電流訊號之頻率與大小。
  11. 如申請專利範圍第9項所記載之電路，其中該抖動產生器係位於該電荷幫浦及該濾波器之間。
  12. 如申請專利範圍第9項所記載之電路，其中該抖動產生器係位於該壓控振盪器及該濾波器之間。
  13. 一種時脈與資料回復方法，包含以下步驟：根據一回復時脈訊號對一輸入資料作取樣，以得到一邊緣值及一取樣值；根據該邊緣值及該取樣值，進行相位偵測，以得到一偵測值；根據該偵測值，得到一控制字組；以及 根據該控制字組，調整一參考時脈訊號之相位，以得到具有一對應相位的該回復時脈訊號；其中，當該時脈與資料回復方法運作於一般模式時，該控制字組不帶有內建的抖動成份，而當該時脈與資料回復方法運作於一量測模式時，該控制字組係帶有內建的抖動成份。
  14. 如申請專利範圍第13項所記載之方法，其中該得到該控制字組之步驟包含：在該量測模式時，利用一抖動產生器根據一控制訊號，得到一抖動電壓訊號，而在一般模式時，該抖動產生器係在一禁能狀態；將該偵測值加上該抖動電壓訊號，以得到一相加值；將該相加值乘上一比例常數，以得到一比例值；將該相加值積分後，乘上一積分常數以得到一積分值；以及將該比例值與該積分值之和積分，以得到該控制字組。
  15. 如申請專利範圍第13項所記載之方法，其中該得到該控制字組之步驟包含：將該偵測值乘上一比例常數，以得到一比例值；將該偵測值積分後，乘上一積分常數以得到一積分值；在該量測模式時，利用一抖動產生器根據一控制訊號，得到一抖動電壓訊號，而在一般模式時，該抖動產生器係在一禁能狀態；將該比例值、該積分值及該抖動電壓訊號相加，以得到一相加值；以及將該相加值積分，以得到該控制字組。
  16. 如申請專利範圍第13項所記載之方法，其中該得到該控制字組之步驟包含：將該偵測值乘上一比例常數，以得到一比例值；將該偵測值積分後，乘上一積分常數以得到一第一積分值；將該比例值與該第一積分值之和積分，以得到一第二積分值；在該量測模式時，利用一抖動產生器根據一控制訊號，得到一抖動電壓訊號，而在一般模式時，該抖動產生器係在一禁能狀態；以及將該抖動電壓訊號與該第二積分值相加，以得到該控制字組。
  17. 如申請專利範圍第13項所記載之方法，其中該得到該控制字組之步驟包含：將該偵測值乘上一比例常數，以得到一比例值；將該偵測值積分後，乘上一積分常數以得到一積分值；利用一抖動產生器根據一控制訊號，以得到一抖動電壓訊號；在該量測模式時，選擇該抖動電壓訊號當作一輸出訊號，而在一般模式時，選擇該積分值當作該輸出訊號；以及將該比例值及該輸出訊號之和積分，以得到該控制字組。
  18. 如申請專利範圍第13項所記載之方法，其中該抖動電壓訊號為方波、三角波及正弦波之其一。
  19. 一種時脈與資料回復方法，包含以下步驟：根據一回復時脈訊號對一輸入資料作取樣，以得到一取樣值；偵測該輸入資料及該回復時脈訊號之間的相位差，以得到一第一電壓訊號及一第二電壓訊號；將該第一電壓訊號及該第二電壓訊號轉換成一相位差電流訊 號；當運作於一量測模式時，係根據一控制訊號，得到一抖動電流訊號，其中，該控制訊號控制該抖動電流訊號的大小及頻率；當運作於該量測模式時，對該相位差電流訊號及該抖動電流訊號進行低通濾波，當運作於一般模式時，係對該相位差電流訊號進行低通濾波，進而轉換成一第三電壓訊號；以及根據該第三電壓訊號，得到該回復時脈訊號。
  20. 如申請專利範圍第19項所記載之方法，其中該得到該抖動電流訊號之步驟包含：根據該控制訊號，調整一可變電流源，以改變該抖動電流訊號之頻率與大小，其中，該可變電流源的一端接地。
TW100105396A 2011-02-18 2011-02-18 內建抖動測試功能之時脈與資料回復電路及其方法 TWI444636B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100105396A TWI444636B (zh) 2011-02-18 2011-02-18 內建抖動測試功能之時脈與資料回復電路及其方法
CN201210024492.9A CN102647185B (zh) 2011-02-18 2012-02-03 内置抖动测试功能的时钟与数据恢复电路及其方法
US13/367,954 US8953668B2 (en) 2011-02-18 2012-02-07 Method and circuit of clock and data recovery with built in jitter tolerance test
US14/041,828 US8989246B2 (en) 2011-02-18 2013-09-30 Method and circuit of clock and data recovery with built in jitter tolerance test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100105396A TWI444636B (zh) 2011-02-18 2011-02-18 內建抖動測試功能之時脈與資料回復電路及其方法

Publications (2)

Publication Number Publication Date
TW201235681A TW201235681A (en) 2012-09-01
TWI444636B true TWI444636B (zh) 2014-07-11

Family

ID=46652726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105396A TWI444636B (zh) 2011-02-18 2011-02-18 內建抖動測試功能之時脈與資料回復電路及其方法

Country Status (3)

Country Link
US (2) US8953668B2 (zh)
CN (1) CN102647185B (zh)
TW (1) TWI444636B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668970B (zh) * 2017-11-30 2019-08-11 創意電子股份有限公司 量測系統及資料傳輸介面

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463804B (zh) * 2011-10-28 2014-12-01 Phison Electronics Corp 時脈資料回復電路
US8923375B2 (en) * 2012-06-29 2014-12-30 Parade Technologies, Inc. On die jitter tolerance test
CN104243222A (zh) * 2013-06-06 2014-12-24 鸿富锦精密工业（深圳）有限公司 网络设备性能测试方法及测试装置和测试系统
TWI630798B (zh) * 2014-02-07 2018-07-21 美商線性科技股份有限公司 任意相位軌道的頻率合成器
CN105720972B (zh) * 2016-01-15 2019-02-01 北京大学（天津滨海）新一代信息技术研究院 用于高速数据传输接收器的投机式时钟数据恢复电路系统
US10368174B2 (en) * 2016-06-28 2019-07-30 Semiconductor Components Industries, Llc Distributed phase locked loop in hearing instruments
KR102546302B1 (ko) * 2016-07-08 2023-06-21 삼성전자주식회사 클락 지터 측정 회로 및 이를 포함하는 반도체 장치
TWI630799B (zh) * 2017-07-26 2018-07-21 北京集創北方科技股份有限公司 Phase detector and clock and data recovery device
CN109857687B (zh) * 2017-11-30 2023-02-17 创意电子股份有限公司 量测系统及数据传输接口
TWI775053B (zh) * 2020-02-27 2022-08-21 群聯電子股份有限公司 時脈資料回復電路、記憶體儲存裝置及訊號產生方法
CN113380285B (zh) * 2020-03-09 2023-07-25 群联电子股份有限公司 时钟数据回复电路、存储器存储装置及信号产生方法
CN112383305A (zh) * 2020-11-16 2021-02-19 烽火通信科技股份有限公司 时钟恢复方法、装置、设备及可读存储介质
JP2022106500A (ja) * 2021-01-07 2022-07-20 株式会社メガチップス クロックデータ再生回路および受信機
US11662381B2 (en) 2021-08-18 2023-05-30 International Business Machines Corporation Self-contained built-in self-test circuit with phase-shifting abilities for high-speed receivers
US11528102B1 (en) 2021-08-18 2022-12-13 International Business Machines Corporation Built-in-self-test and characterization of a high speed serial link receiver
CN114594825B (zh) * 2022-03-28 2024-04-12 深圳市爱普泰科电子有限公司 抖动的时钟信号的生成系统、方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793822A (en) 1995-10-16 1998-08-11 Symbios, Inc. Bist jitter tolerance measurement technique
US5835501A (en) 1996-03-04 1998-11-10 Pmc-Sierra Ltd. Built-in test scheme for a jitter tolerance test of a clock and data recovery unit
US6397042B1 (en) 1998-03-06 2002-05-28 Texas Instruments Incorporated Self test of an electronic device
US6885700B1 (en) * 1999-09-23 2005-04-26 University Of Washington Charge-based frequency measurement bist
US6834367B2 (en) 1999-12-22 2004-12-21 International Business Machines Corporation Built-in self test system and method for high speed clock and data recovery circuit
US6625560B1 (en) 2001-07-13 2003-09-23 Silicon Image, Inc. Method of testing serial interface
US7363563B1 (en) 2003-12-05 2008-04-22 Pmc-Sierra, Inc. Systems and methods for a built in test circuit for asynchronous testing of high-speed transceivers
US7135904B1 (en) 2004-01-12 2006-11-14 Marvell Semiconductor Israel Ltd. Jitter producing circuitry and methods
JP4425735B2 (ja) * 2004-07-22 2010-03-03 株式会社アドバンテスト ジッタ印加回路、及び試験装置
DE102005024649B4 (de) * 2005-05-25 2007-04-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter
DE102005042710B4 (de) * 2005-09-09 2007-04-26 Infineon Technologies Ag Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals
US7778319B2 (en) * 2005-11-04 2010-08-17 Advantest Corporation Jitter measuring apparatus, jitter measuring method and test apparatus
US20070121711A1 (en) * 2005-11-30 2007-05-31 Offord Glen E PLL with programmable jitter for loopback serdes testing and the like
US7394277B2 (en) * 2006-04-20 2008-07-01 Advantest Corporation Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method
DE102006031331B3 (de) 2006-07-06 2008-01-10 Xignal Technologies Ag Digitaler Phasendetektor und Verfahren zur Erzeugung eines digitalen Phasendetektionssignals
US7681091B2 (en) 2006-07-14 2010-03-16 Dft Microsystems, Inc. Signal integrity measurement systems and methods using a predominantly digital time-base generator
TWI440858B (zh) * 2006-07-14 2014-06-11 Dft Microsystems Inc 測試高速重複的資料訊號之系統及使用示波器分析高速資料訊號之方法
US7809052B2 (en) * 2006-07-27 2010-10-05 Cypress Semiconductor Corporation Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board
ATE510225T1 (de) * 2007-03-20 2011-06-15 Rambus Inc Integrierte schaltung mit empfängerjittertoleranzmessung
US7995698B2 (en) * 2007-09-28 2011-08-09 Integrated Device Technology, Inc. Method for binary clock and data recovery for fast acquisition and small tracking error
US7733139B2 (en) 2008-01-25 2010-06-08 Himax Technologies Limited Delay locked loop circuit and method for eliminating jitter and offset therein
CN101527567B (zh) * 2008-03-06 2011-11-09 瑞昱半导体股份有限公司 时钟和数据恢复电路
US8249137B2 (en) * 2008-06-16 2012-08-21 Intel Corporation In-situ jitter tolerance testing for serial input output
GB2463260B (en) * 2008-09-05 2012-09-12 Phabrix Ltd Jitter Evaluation
US7893855B2 (en) * 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter
US8283933B2 (en) * 2009-03-13 2012-10-09 Qualcomm, Incorporated Systems and methods for built in self test jitter measurement
US8504882B2 (en) * 2010-09-17 2013-08-06 Altera Corporation Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668970B (zh) * 2017-11-30 2019-08-11 創意電子股份有限公司 量測系統及資料傳輸介面

Also Published As

Publication number Publication date
US8989246B2 (en) 2015-03-24
US20120213265A1 (en) 2012-08-23
TW201235681A (en) 2012-09-01
US20140029657A1 (en) 2014-01-30
US8953668B2 (en) 2015-02-10
CN102647185B (zh) 2015-08-19
CN102647185A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
TWI444636B (zh) 內建抖動測試功能之時脈與資料回復電路及其方法
US7135905B2 (en) High speed clock and data recovery system
JP4850473B2 (ja) デジタル位相検出器
JP5235190B2 (ja) クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
US8804888B2 (en) Wide band clock data recovery
JP5889272B2 (ja) プログラマブルロジックデバイス用のデジタル適応回路網および方法
US8090064B2 (en) Single loop frequency and phase detection
US7688059B2 (en) Filter characteristic adjusting apparatus and filter characteristic adjusting method
US7312642B1 (en) Continuous, wide-range frequency synthesis and phase tracking methods and apparatus
US7733139B2 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
KR20100084974A (ko) 클록 데이터 복원 장치
JP2007142748A (ja) クロックデータ復元装置
JP2006329987A (ja) ジッタ測定装置、及びジッタ測定方法
US8686768B2 (en) Phase locked loop
US8068538B2 (en) Jitter measuring apparatus, jitter measuring method and test apparatus
US7778319B2 (en) Jitter measuring apparatus, jitter measuring method and test apparatus
JP5022359B2 (ja) ジッタ増幅器、ジッタ増幅方法、電子デバイス、試験装置、及び試験方法
JP2018189410A (ja) ジッタ測定回路
US20010028693A1 (en) Method and circuit for glithch-free changing of clocks having different phases
US20070194820A1 (en) Phase delay detection apparatus and method with multi-cycle phase range of operation
WO2007123054A1 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
JP2009014363A (ja) 半導体試験装置
US20240007110A1 (en) Clock and data recovery circuit using neural network circuit to obtain frequency difference information
JP3365389B2 (ja) Ｐｌｌ回路の評価回路及びその評価方法