CN102647185A - 内置抖动测试功能的时钟与数据恢复电路及其方法 - Google Patents

内置抖动测试功能的时钟与数据恢复电路及其方法 Download PDF

Info

Publication number
CN102647185A
CN102647185A CN2012100244929A CN201210024492A CN102647185A CN 102647185 A CN102647185 A CN 102647185A CN 2012100244929 A CN2012100244929 A CN 2012100244929A CN 201210024492 A CN201210024492 A CN 201210024492A CN 102647185 A CN102647185 A CN 102647185A
Authority
CN
China
Prior art keywords
shake
value
signal
voltage signal
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100244929A
Other languages
English (en)
Other versions
CN102647185B (zh
Inventor
吴佩憙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN102647185A publication Critical patent/CN102647185A/zh
Application granted granted Critical
Publication of CN102647185B publication Critical patent/CN102647185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

根据本发明的一实施例，提供了一种具有内置抖动测试功能的时钟与数据恢复电路，在时钟与数据恢复电路回路内部的滤波器加载抖动，造成相位扰动干扰，以测试时钟与数据恢复电路的抖动容忍度。本发明只需增加少量面积，即可大幅降低IC测试成本。

Description

内置抖动测试功能的时钟与数据恢复电路及其方法
技术领域
本发明涉及时钟与数据恢复电路(clock and data recovery circuit，CDR)，尤其涉及一种内置抖动测试功能(build in jitter tolerance test)的时钟与数据恢复电路。
背景技术
图1显示传统使用仪器测试时钟与数据恢复电路特性的一架构图。参考图1，传统上，进行抖动(jitter)测量时，通常利用一抖动源(jitter source)104与一随机数据产生器(pattern generator)106，来产生一带有抖动成分的数据流(data)Dj以传送至时钟与数据恢复电路102及产生一原始数据流DC以传送至误码率测试仪(bit error rate tester)108。时钟与数据恢复电路102接收该带有抖动成分的数据(data)Dj后，进行时钟与数据恢复处理，产生一恢复数据流DR及一恢复时钟信号CR。最后，误码率测试仪(bit error rate tester)108比较该恢复数据流DR及一原始数据流DC，只要有一位遗失或错误发生，即显示一误码率BER。其中，误码率的定义是接收端接收到错误位元的数目除以发射端(Transmitter)传送位元的总数目，而抖动的定义是一个信号在转态时，相对其理想时间位置的偏移量。
上述方法需要昂贵的仪器来产生带有抖动成分的数据流Dj，因此陆续有许多抖动测量方法被提出，例如：利用同一颗IC中的发射端与接收端(Receiver)相连，利用发射端来产生带有抖动成分的数据，用来测试接收端的特性。但在许多已知方法中，往往为了要加载抖动，新增了许多电路，增加了很多额外的面积。同时，加载抖动的电路大多由模拟电路来达成，然而，模拟电路往往会随着电压、温度、制程而变化，无法准确地预估所加载的抖动量。
发明内容
本发明目的之一在于提供一种内置抖动测试功能的时钟与数据恢复电路，以解决已知技术中的问题。
根据本发明的一实施例，提供一种内置抖动测试功能的时钟与数据恢复电路，包含：一取样器，根据一恢复时钟信号对一输入数据作取样，以产生一边缘值及一取样值；一相位检测器，根据该边缘值及该取样值，进行相位检测，以产生一检测值；一滤波器，根据该检测值，产生一控制字；以及，一相位数字模拟转换器，根据该控制字，调整一参考时钟信号的相位，以产生具有一对应相位的该恢复时钟信号；其中，当该滤波器运作于一般模式时，该控制字不带有抖动成分，而当该滤波器运作于一测量模式时，该控制字带有抖动成分。
根据本发明的一实施例，另披露一种内置抖动测试功能的时钟与数据恢复电路，包含：一取样器，根据一恢复时钟信号对一输入数据作取样，以产生一取样值；一相位检测器，检测该输入数据及该恢复时钟信号之间的相位差，产生一第一电压信号及一第二电压信号；一电荷泵，用以将该第一电压信号及该第二电压信号转换成一相位差电流信号；一抖动产生器，当运作于一测量模式时，根据一控制信号产生一抖动电流信号，而当运作于一般模式时，该抖动产生器在一禁能状态；一低通滤波器，对该相位差电流信号及该抖动电流信号进行低通滤波，并转换成一第三电压信号；以及，一压控振荡器，根据该第三电压信号，产生该恢复时钟信号。
根据本发明的一实施例，另披露一种时钟与数据恢复方法，包含以下步骤：根据一恢复时钟信号对一输入数据作取样，以得到一边缘值及一取样值；根据该边缘值及该取样值，进行相位检测，以得到一检测值；根据该检测值，得到一控制字；以及，根据该控制字调整一参考时钟信号的相位，以得到具有一对应相位的该恢复时钟信号；其中，当该时钟与数据恢复方法运作于一般模式时，该控制字不带有抖动成分，而当该时钟与数据恢复方法运作于一测量模式时，该控制字带有抖动成分。
根据本发明的一实施例，另披露一种时钟与数据恢复方法，包含以下步骤：根据一恢复时钟信号对一输入数据作取样，以得到一取样值；检测该输入数据及该恢复时钟信号之间的相位差，以得到一第一电压信号及一第二电压信号；将该第一电压信号及该第二电压信号转换成一相位差电流信号；当运作于一测量模式时，根据一控制信号得到一抖动电流信号；当运作于该测量模式时，对该相位差电流信号及该抖动电流信号进行低通滤波，当运作于一般模式时，对该相位差电流信号进行低通滤波，进而转换成一第三电压信号；以及，根据该第三电压信号，得到该恢复时钟信号。
附图说明
图1显示传统使用仪器测试时钟与数据恢复电路特性的一架构图。
图2显示本发明具内置抖动测试功能的时钟与数据恢复电路的一实施例的方块图。
图3A是根据图2，显示本发明滤波器的第一实施例的方块图。
图3B是根据图2，显示本发明滤波器的第二实施例的方块图。
图3C是根据图2，显示本发明滤波器的第三实施例的方块图。
图3D是根据图2，显示本发明滤波器的第四实施例的方块图。
图4A显示本发明具内置抖动测试功能的时钟与数据恢复电路的另一实施例的方块图。
图4B显示本发明具内置抖动测试功能的时钟与数据恢复电路的另一实施例的方块图。
【主要元件符号说明】
102时钟与数据恢复电路
104抖动源
106随机数据产生器
108误码率测试仪
200、400A、400B具内置抖动测试功能的时钟与数据恢复电路
210、410取样器
220相位检测器
230、230A～230D滤波器
240相位数字模拟转换器
310比例单元               320积分单元
322乘法器
340、460抖动产生器
321、350积分器            376多工器
371、372、378加法器
420相位检测器
430电荷泵             440低通滤波器
450压控振荡器
具体实施方式
以下的说明将举出本发明的多个优选的示范实施例，例如，各种电子电路、元件以及相关方法。本领域普通技术人员应可理解，本发明可采用各种可能的方式实施，并不限于下列示范的实施例或实施例中的特征。另外，众所知悉的细节不再重复显示或赘述，以避免模糊本发明的重点。
不同于已知技术是在CDR回路外部进行抖动测试，本发明对CDR回路内部加载抖动，来达成内置抖动测试的目标。一般而言，时钟与数据恢复电路分为数字的过取样型(oversampling)CDR及模拟的锁相回路型(PLL)CDR，本发明对数字的过取样型(oversampling)CDR进行相位扰动干扰，而对模拟的锁相回路型(PLL)CDR进行电流扰动干扰，来达成测试CDR抖动容许量(jitter tolerance)的目标。
图2显示本发明具内置抖动测试功能的时钟与数据恢复电路的一实施例的方块图。请参考图2，本发明具内置抖动测试功能的时钟与数据恢复电路200，应用于一接收器(receiver)中，包含一取样器(sampler)210、一相位检测器(phase detector)220、一滤波器(filter)230及一相位数字模拟转换器(phase digital-to-analog converter)240。其中，依据一实施例，相位检测器220可由一砰砰相位检测器(bang-bang phase detector)所实现。
取样器210接收一输入数据流DIN后，根据一恢复时钟信号CR对每一笔输入数据进行取样，而产生一边缘(edge)值及一取样值。相位检测器220接收这些边缘值及这些取样值，进行相位检测，产生两位的检测值UP/DN，而该检测值UP/DN大小可以表示时钟相位领先数据或者落后数据。例如：当检测值UP/DN为(+1)时，表示时钟相位领先数据；当检测值UP/DN为(-1)时，表示时钟相位落后数据；当检测值UP/DN为(0)时，表示没有数据转态(transition)发生。
接着，滤波器230根据该检测值UP/DN，产生一控制字(control word)CW，用以供相位数字模拟转换器240选择该参考时钟信号CK要输出的相位。其中，当滤波器230运作于一般模式时，该控制字CW不带有抖动成分，而当该滤波器运230运作于一测量模式时，该控制字CW带有抖动成分。相位数字模拟转换器240，根据该控制字CW，调整一参考时钟信号CK的相位、或选择该参考时钟信号CK要输出的相位，进而产生具有一对应相位的恢复时钟信号CR。其它实施例中，相位数字模拟转换器240可以相位旋转器(rotator)或相位内插器(interpolator)来替代。在本实施例中，若每单位区间(unit interval)分成32相位，则控制字CW有5个位元宽度。
对于数字的时钟与数据恢复电路200，本发明通过一抖动产生器340在滤波器230内部的不同位置(如图3A～3D)加载抖动，用来对时钟与数据恢复电路200造成相位扰动干扰，以测试时钟与数据恢复电路200的抖动容忍度。
图3A是根据图2，显示本发明滤波器的第一实施例的方块图。请同时参考图2及图3A，本发明滤波器230A包含一比例单元310、一积分单元320、一抖动产生器340、一积分器350及两个加法器371、372。本发明滤波器230A～D基本上是一个P-I控制器架构，由比例单元310和积分单元320所组成，通过设定KP及KI两个参数，来保持电路200系统的稳定。此外，依据本发明的一实施例，比例单元310可由一乘法器来实现。
当抖动产生器340运作于一测量模式时，根据一控制信号CS1，产生具有一特定频率与振幅的抖动电压信号SJ，而当抖动产生器340运作于一般模式时，该抖动产生器340在一禁能(disable)状态(抖动电压信号SJ＝0)。该抖动电压信号SJ可以为方波、三角波或正弦波。
加法器371将检测值UP/DN及抖动电压信号SJ相加后，产生一相加值m1。比例单元310将相加值m1乘上一比例常数KP后，产生一比例值D1。积分单元320包含一积分器321及一乘法器322，先利用该积分器321将相加值m1积分，再利用该乘法器322乘上一积分常数KI后，产生一积分值D2。加法器372将比例值D1及积分值D2相加后，产生一相加值m2。积分器350将相加值m2积分后，产生该控制字CW。
本发明通过调整该抖动电压信号SJ的频率与振幅来测试对时钟与数据恢复电路200的影响。理想来说，取样时钟和输入数据没有抖动成分时，取样点(时钟转态边缘)应落在数据位元正中央，也就是0.5UI处。然而，当有抖动成分(抖动产生器340在致能(enable)状态)时，若时钟与数据恢复电路200可以完全追踪到数据相位的变化，则加入的抖动并不会造成位元错误的产生。相反地，若该抖动电压信号SJ的频率过高或振幅过大，则时钟与数据恢复电路200将无法实时校正时钟相位，此时，取样时钟对于数据的取样点就不是处在0.5UI处，反而接近数据转态边缘，进而造成误码率的提升。
图3B是根据图2，显示本发明滤波器的第二实施例的方块图。本发明滤波器的第一实施例及第二实施例的运作方式类似，其差异在于，第一实施例是将抖动产生器340设置在比例单元310及积分单元320的输入端，也即在比例单元310及积分单元320的输入端加入抖动；而第二实施例是将抖动产生器340设置在比例单元310及积分单元320的输出端，也即在加法器372加入抖动。在本实施例中，无论在测量模式或一般模式时，积分单元320一直是在致能(enable)状态
图3C是根据图2，显示本发明滤波器的第三实施例的方块图。和本发明滤波器的第二实施例相比，第三实施例多了一个多工器376，在测量模式时，积分单元320是在禁能状态，抖动产生器340根据该控制信号CS1，产生具有一特定频率与振幅的抖动电压信号SJ，同时，多工器376根据控制信号CS2选择抖动电压信号SJ当作输出信号D3。在一般模式时，积分单元320是在致能状态，而抖动产生器340在禁能状态，同时，多工器376根据控制信号CS2选择积分值D2当作输出信号D3。
图3D是根据图2，显示本发明滤波器的第四实施例的方块图。本实施例和前面三个实施例的运作方式类似，其差异在于，本实施例将抖动产生器340设置在积分器350的输出端。换言之，本实施例多加了一个加法器378，用以在积分器350的输出端加入抖动。
由于整个滤波器230A～D都是由数字自动绕线布局(automaticplacement and routing，APR)合成的，所以只需增加少量面积，即可大幅降低IC测试成本。同时，由于利用该抖动电压信号SJ所加入的抖动是可以用公式预估的，因此可以准确地预测出所加上的抖动量。
以上实施例都是数字电路。以下，将介绍本发明模拟电路的实施例。
图4A显示本发明具内置抖动测试功能的时钟与数据恢复电路的另一实施例的方块图。请参考图4A，本发明具内置抖动测试功能的时钟与数据恢复电路400A，应用于一接收器(receiver)中，包含一取样器410、一相位检测器420、一电荷泵(charge pump)430、一低通滤波器440、一压控振荡器(voltage controlled oscillator，VCO)450以及一抖动产生器460。
取样器410根据一恢复时钟信号CR对一输入数据DIN作取样，以产生一取样值DOUT。相位检测器420检测该恢复时钟信号CR及该输入数据DIN之间的相位差，然后将两者的相位差关系转换成UP和DN两个信号后，分别送至电荷泵430。接着，电荷泵430将UP和DN两信号转成一电流信号IP，主要通过UP和DN两个信号的控制而对低通滤波器440的电阻电容(图未示)作充电(charge)或放电(discharge)的动作。
当抖动产生器460运作于一测量模式时，根据一控制信号CS3，产生一抖动电流信号IJ，而当运作于一般模式时，该抖动产生器460在一禁能状态(抖动电流信号IJ＝0)。该控制信号CS3能控制该抖动电流信号IJ的大小及频率。
低通滤波器440将两个电流信号IP、IJ转换成一电压信号VC，提供一个稳定的直流电压作为下一级VCO 450的输入。VCO 450根据该电压信号VC控制该恢复时钟信号CR的输出频率，由于频率的积分是相位，VCO450通过改变该恢复时钟信号CR的输出频率，间接改变该恢复时钟信号CR的相位，该恢复时钟信号CR再反馈至相位检测器420与该输入数据DIN作相位比较，如此反复相位比较动作，直到相位锁住时，该输入数据DIN的速度即等于该恢复时钟信号CR的频率。
本发明通过一抖动产生器460在模拟的时钟与数据恢复电路内部的不同位置(如图4A～4B)加载抖动，用来对时钟与数据恢复电路400A、400B造成电流扰动干扰，以测试时钟与数据恢复电路400A、400B的抖动容忍度。同时，由于利用该抖动电流信号IJ所加入的抖动是可以用公式预估的，因此可以准确的预测出所加上的抖动量。
图4B显示本发明具内置抖动测试功能的时钟与数据恢复电路的另一实施例的方块图。本实施例及图4B的实施例的运作方式类似，其差异在于抖动产生器460设在低通滤波器440的输出端。这是因为低通滤波器440是电阻及电容的组合，因此，本发明抖动产生器460可以设在低通滤波器440的输出端或输入端。
综上所述，运用本发明的架构或测试方法可降低在量产测试时的仪器需求(只需要较低阶的机种)，以及可以在芯片正常工作时，作为内部测试用途，方便找出问题。
以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。

Claims (20)

1.一种时钟与数据恢复电路，包含：
一取样器，根据一恢复时钟信号对一输入数据作取样，以产生一边缘值及一取样值；
一相位检测器，根据所述边缘值及所述取样值进行相位检测，以产生一检测值；
一滤波器，根据所述检测值产生一控制字；以及
一相位数字模拟转换器，根据所述控制字调整一参考时钟信号的相位，以产生具有一对应相位的所述恢复时钟信号；
其中，当所述滤波器运作于一般模式时，所述控制字不带有抖动成分，而当所述滤波器运作于一测量模式时，所述控制字带有抖动成分。
2.根据权利要求1所述的电路，其中，所述滤波器包含：
一比例单元，将所述相位检测器的输出值乘以一比例常数后产生一比例值；
一积分单元，将所述相位检测器的输出值积分后乘以一积分常数产生一积分值；
一抖动产生器，在所述测量模式时，所述抖动产生器根据一控制信号产生一抖动电压信号，而在一般模式时，所述抖动产生器在一禁能状态；
一加法器，将所述比例值与所述积分值相加；以及
一积分器，将所述加法器的输出值积分后产生所述控制字；
其中，所述抖动产生器的输出端耦接至所述相位检测器的输出端、所述加法器的输入端及所述积分器的输出端的其中之一。
3.根据权利要求2所述的电路，其中，所述抖动产生器根据所述控制信号调整所述抖动电压信号的振幅及频率。
4.根据权利要求2所述的电路，其中，所述抖动电压信号为方波、三角波及正弦波的其中之一。
5.根据权利要求1所述的电路，其中，所述滤波器包含：
一比例单元，将所述检测值乘以一比例常数后产生一比例值；
一积分单元，将所述检测值积分后乘以一积分常数产生一积分值；
一抖动产生器，根据一控制信号产生一抖动电压信号；
一多工器，其两个输入端耦接所述积分单元及所述抖动产生器的输出端，在所述测量模式时，所述多工器选择输出所述抖动电压信号，而在一般模式时，所述多工器选择输出所述积分值；
一加法器，将所述比例值与所述多工器的输出相加；以及一积分器，将所述加法器的输出值积分后产生所述控制字。
6.根据权利要求5所述的电路，其中，所述抖动产生器根据所述控制信号调整所述抖动电压信号的振幅及频率。
7.根据权利要求5所述的电路，其中，所述抖动电压信号为方波、三角波及正弦波的其中之一。
8.根据权利要求1所述的电路，其中，所述相位数字模拟转换器能够以一相位旋转器及一相位内插器的其中之一来替代。
9.一种时钟与数据恢复电路，包含：
一取样器，根据一恢复时钟信号对一输入数据作取样，以产生一取样值；
一相位检测器，检测所述输入数据及所述恢复时钟信号之间的相位差，产生一第一电压信号及一第二电压信号；
一电荷泵，用以将所述第一电压信号及所述第二电压信号转换成一相位差电流信号；
一抖动产生器，当运作于一测量模式时，根据一控制信号产生一抖动电流信号，而当运作于一般模式时，所述抖动产生器在一禁能状态；
一低通滤波器，对所述相位差电流信号及所述抖动电流信号进行低通滤波，并转换成一第三电压信号；以及
一压控振荡器，根据所述第三电压信号，产生所述恢复时钟信号。
10.根据权利要求9述的电路，其中，所述抖动产生器包含：
一可变电流源，其一端接地；以及
一电流控制单元，根据所述控制信号，调整所述可变电流源，
以改变所述抖动电流信号的频率与大小。
11.根据权利要求9所述的电路，其中，所述抖动产生器位于所述电荷泵及所述滤波器之间。
12.根据权利要求9所述的电路，其中，所述抖动产生器位于所述压控振荡器及所述滤波器之间。
13.一种时钟与数据恢复方法，包含以下步骤：
根据一恢复时钟信号对一输入数据作取样，以得到一边缘值及一取样值；
根据所述边缘值及所述取样值进行相位检测，以得到一检测值；
根据所述检测值得到一控制字；以及
根据所述控制字调整一参考时钟信号的相位，以得到具有一对应相位的所述恢复时钟信号；
其中，当所述时钟与数据恢复方法运作于一般模式时，所述控制字不带有抖动成分，而当所述时钟与数据恢复方法运作于一测量模式时，所述控制字带有抖动成分。
14.根据权利要求13所述的方法，其中，所述得到所述控制字包含：
在所述测量模式时，利用一抖动产生器根据一控制信号得到一抖动电压信号，而在一般模式时，所述抖动产生器在一禁能状态；
将所述检测值加上所述抖动电压信号以得到一相加值；
将所述相加值乘以一比例常数以得到一比例值；
将所述相加值积分后乘以一积分常数以得到一积分值；以及
将所述比例值与所述积分值的和积分以得到所述控制字。
15.根据权利要求13所述的方法，其中，所述得到所述控制字包含：
将所述检测值乘以一比例常数以得到一比例值；
将所述检测值积分后乘以一积分常数以得到一积分值；
在所述测量模式时，利用一抖动产生器根据一控制信号得到一抖动电压信号，而在一般模式时，所述抖动产生器在一禁能状态；
将所述比例值、所述积分值及所述抖动电压信号相加以得到一相加值；以及
将所述相加值积分以得到所述控制字。
16.根据权利要求13所述的方法，其中，所述得到所述控制字包含：
将所述检测值乘以一比例常数以得到一比例值；
将所述检测值积分后乘以一积分常数以得到一第一积分值；
将所述比例值与所述第一积分值的和积分以得到一第二积分值；
在所述测量模式时，利用一抖动产生器根据一控制信号得到一抖动电压信号，而在一般模式时，所述抖动产生器在一禁能状态；
以及
将所述抖动电压信号与所述第二积分值相加以得到所述控制字。
17.根据权利要求13所述的方法，其中，所述得到所述控制字包含：
将所述检测值乘以一比例常数以得到一比例值；
将所述检测值积分后乘以一积分常数以得到一积分值；
利用一抖动产生器根据一控制信号以得到一抖动电压信号；
在所述测量模式时，选择所述抖动电压信号当作一输出信号，而在一般模式时，选择所述积分值当作所述输出信号；以及
将所述比例值及所述输出信号的和积分以得到所述控制字。
18.根据权利要求13所述的方法，其中，所述抖动电压信号为方波、三角波及正弦波的其中之一。
19.一种时钟与数据恢复方法，包含以下步骤：
根据一恢复时钟信号对一输入数据作取样以得到一取样值；
检测所述输入数据及所述恢复时钟信号之间的相位差以得到一第一电压信号及一第二电压信号；
将所述第一电压信号及所述第二电压信号转换成一相位差电流信号；
当运作于一测量模式时，根据一控制信号得到一抖动电流信号；
当运作于所述测量模式时，对所述相位差电流信号及所述抖动电流信号进行低通滤波，当运作于一般模式时，对所述相位差电流信号进行低通滤波，进而转换成一第三电压信号；以及
根据所述第三电压信号得到所述恢复时钟信号。
20.根据权利要求19所述的方法，其中，所述得到所述抖动电流信号步骤包含：
根据所述控制信号调整一可变电流源，以改变所述抖动电流信号的频率与大小，其中，所述可变电流源的一端接地。
CN201210024492.9A 2011-02-18 2012-02-03 内置抖动测试功能的时钟与数据恢复电路及其方法 Active CN102647185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100105396A TWI444636B (zh) 2011-02-18 2011-02-18 內建抖動測試功能之時脈與資料回復電路及其方法
TW100105396 2011-02-18

Publications (2)

Publication Number Publication Date
CN102647185A true CN102647185A (zh) 2012-08-22
CN102647185B CN102647185B (zh) 2015-08-19

Family

ID=46652726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210024492.9A Active CN102647185B (zh) 2011-02-18 2012-02-03 内置抖动测试功能的时钟与数据恢复电路及其方法

Country Status (3)

Country Link
US (2) US8953668B2 (zh)
CN (1) CN102647185B (zh)
TW (1) TWI444636B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720972A (zh) * 2016-01-15 2016-06-29 北京大学（天津滨海）新一代信息技术研究院 用于高速数据传输接收器的投机式时钟数据恢复电路系统
CN107589367A (zh) * 2016-07-08 2018-01-16 三星电子株式会社 时钟抖动测量电路和方法及包括该电路的半导体装置
CN109857687A (zh) * 2017-11-30 2019-06-07 创意电子股份有限公司 量测系统及数据传输接口
CN112383305A (zh) * 2020-11-16 2021-02-19 烽火通信科技股份有限公司 时钟恢复方法、装置、设备及可读存储介质
CN114594825A (zh) * 2022-03-28 2022-06-07 深圳市爱普泰科电子有限公司 抖动的时钟信号的生成系统、方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463804B (zh) * 2011-10-28 2014-12-01 Phison Electronics Corp 時脈資料回復電路
US8923375B2 (en) * 2012-06-29 2014-12-30 Parade Technologies, Inc. On die jitter tolerance test
CN104243222A (zh) * 2013-06-06 2014-12-24 鸿富锦精密工业（深圳）有限公司 网络设备性能测试方法及测试装置和测试系统
TWI630798B (zh) * 2014-02-07 2018-07-21 美商線性科技股份有限公司 任意相位軌道的頻率合成器
US10368174B2 (en) * 2016-06-28 2019-07-30 Semiconductor Components Industries, Llc Distributed phase locked loop in hearing instruments
TWI630799B (zh) * 2017-07-26 2018-07-21 北京集創北方科技股份有限公司 Phase detector and clock and data recovery device
TWI668970B (zh) * 2017-11-30 2019-08-11 創意電子股份有限公司 量測系統及資料傳輸介面
TWI775053B (zh) * 2020-02-27 2022-08-21 群聯電子股份有限公司 時脈資料回復電路、記憶體儲存裝置及訊號產生方法
CN113380285B (zh) * 2020-03-09 2023-07-25 群联电子股份有限公司 时钟数据回复电路、存储器存储装置及信号产生方法
JP2022106500A (ja) * 2021-01-07 2022-07-20 株式会社メガチップス クロックデータ再生回路および受信機
US11528102B1 (en) 2021-08-18 2022-12-13 International Business Machines Corporation Built-in-self-test and characterization of a high speed serial link receiver
US11662381B2 (en) 2021-08-18 2023-05-30 International Business Machines Corporation Self-contained built-in self-test circuit with phase-shifting abilities for high-speed receivers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200741217A (en) * 2006-04-20 2007-11-01 Advantest Corp Testing apparatus, testing method, jitter filter circuit, and method of jitter filtering
TW200818713A (en) * 2006-07-06 2008-04-16 Nat Semiconductor Germany Ag A digital phase detector and a method for the generation of a digital phase detection signal
TW200821589A (en) * 2006-07-14 2008-05-16 Dft Microsystems Inc Signal integrity measurement systems and methods using a predominantly digital time-base generator
WO2008115968A1 (en) * 2007-03-20 2008-09-25 Rambus Incorporated Integrated circuit having receiver jitter tolerance ('jtol') measurement
CN101527567A (zh) * 2008-03-06 2009-09-09 瑞昱半导体股份有限公司 时钟和数据恢复电路
US20100066577A1 (en) * 2008-09-16 2010-03-18 Sheng-Jui Huang Delta-sigma analog-to-digital converter

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793822A (en) 1995-10-16 1998-08-11 Symbios, Inc. Bist jitter tolerance measurement technique
US5835501A (en) 1996-03-04 1998-11-10 Pmc-Sierra Ltd. Built-in test scheme for a jitter tolerance test of a clock and data recovery unit
US6397042B1 (en) 1998-03-06 2002-05-28 Texas Instruments Incorporated Self test of an electronic device
US6885700B1 (en) * 1999-09-23 2005-04-26 University Of Washington Charge-based frequency measurement bist
US6834367B2 (en) 1999-12-22 2004-12-21 International Business Machines Corporation Built-in self test system and method for high speed clock and data recovery circuit
US6625560B1 (en) 2001-07-13 2003-09-23 Silicon Image, Inc. Method of testing serial interface
US7363563B1 (en) 2003-12-05 2008-04-22 Pmc-Sierra, Inc. Systems and methods for a built in test circuit for asynchronous testing of high-speed transceivers
US7135904B1 (en) 2004-01-12 2006-11-14 Marvell Semiconductor Israel Ltd. Jitter producing circuitry and methods
JP4425735B2 (ja) * 2004-07-22 2010-03-03 株式会社アドバンテスト ジッタ印加回路、及び試験装置
DE102005024649B4 (de) * 2005-05-25 2007-04-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter
DE102005042710B4 (de) * 2005-09-09 2007-04-26 Infineon Technologies Ag Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals
US7778319B2 (en) * 2005-11-04 2010-08-17 Advantest Corporation Jitter measuring apparatus, jitter measuring method and test apparatus
US20070121711A1 (en) * 2005-11-30 2007-05-31 Offord Glen E PLL with programmable jitter for loopback serdes testing and the like
US7681091B2 (en) 2006-07-14 2010-03-16 Dft Microsystems, Inc. Signal integrity measurement systems and methods using a predominantly digital time-base generator
US7809052B2 (en) * 2006-07-27 2010-10-05 Cypress Semiconductor Corporation Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board
US7995698B2 (en) * 2007-09-28 2011-08-09 Integrated Device Technology, Inc. Method for binary clock and data recovery for fast acquisition and small tracking error
US7733139B2 (en) 2008-01-25 2010-06-08 Himax Technologies Limited Delay locked loop circuit and method for eliminating jitter and offset therein
US8249137B2 (en) * 2008-06-16 2012-08-21 Intel Corporation In-situ jitter tolerance testing for serial input output
GB2463260B (en) * 2008-09-05 2012-09-12 Phabrix Ltd Jitter Evaluation
US8283933B2 (en) * 2009-03-13 2012-10-09 Qualcomm, Incorporated Systems and methods for built in self test jitter measurement
US8504882B2 (en) * 2010-09-17 2013-08-06 Altera Corporation Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200741217A (en) * 2006-04-20 2007-11-01 Advantest Corp Testing apparatus, testing method, jitter filter circuit, and method of jitter filtering
TW200818713A (en) * 2006-07-06 2008-04-16 Nat Semiconductor Germany Ag A digital phase detector and a method for the generation of a digital phase detection signal
TW200821589A (en) * 2006-07-14 2008-05-16 Dft Microsystems Inc Signal integrity measurement systems and methods using a predominantly digital time-base generator
WO2008115968A1 (en) * 2007-03-20 2008-09-25 Rambus Incorporated Integrated circuit having receiver jitter tolerance ('jtol') measurement
CN101527567A (zh) * 2008-03-06 2009-09-09 瑞昱半导体股份有限公司 时钟和数据恢复电路
US20100066577A1 (en) * 2008-09-16 2010-03-18 Sheng-Jui Huang Delta-sigma analog-to-digital converter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720972A (zh) * 2016-01-15 2016-06-29 北京大学（天津滨海）新一代信息技术研究院 用于高速数据传输接收器的投机式时钟数据恢复电路系统
CN105720972B (zh) * 2016-01-15 2019-02-01 北京大学（天津滨海）新一代信息技术研究院 用于高速数据传输接收器的投机式时钟数据恢复电路系统
CN107589367A (zh) * 2016-07-08 2018-01-16 三星电子株式会社 时钟抖动测量电路和方法及包括该电路的半导体装置
CN109857687A (zh) * 2017-11-30 2019-06-07 创意电子股份有限公司 量测系统及数据传输接口
CN109857687B (zh) * 2017-11-30 2023-02-17 创意电子股份有限公司 量测系统及数据传输接口
CN112383305A (zh) * 2020-11-16 2021-02-19 烽火通信科技股份有限公司 时钟恢复方法、装置、设备及可读存储介质
CN114594825A (zh) * 2022-03-28 2022-06-07 深圳市爱普泰科电子有限公司 抖动的时钟信号的生成系统、方法
CN114594825B (zh) * 2022-03-28 2024-04-12 深圳市爱普泰科电子有限公司 抖动的时钟信号的生成系统、方法

Also Published As

Publication number Publication date
US20140029657A1 (en) 2014-01-30
CN102647185B (zh) 2015-08-19
TW201235681A (en) 2012-09-01
US8989246B2 (en) 2015-03-24
US20120213265A1 (en) 2012-08-23
US8953668B2 (en) 2015-02-10
TWI444636B (zh) 2014-07-11

Similar Documents

Publication Publication Date Title
CN102647185B (zh) 内置抖动测试功能的时钟与数据恢复电路及其方法
US11804845B2 (en) Multi-modal data-driven clock recovery circuit
US11018675B2 (en) Matrix phase interpolator for phase locked loop
CN101316104B (zh) 用于全数字串化器-解串器的设备及相关方法
US9906335B2 (en) Receiver clock test circuitry and related methods and apparatuses
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
CN101657966B (zh) 时钟数据恢复电路、方法及测试装置
CN108123714A (zh) 混合时钟数据恢复电路和接收器
EP1648108A2 (en) High speed clock and data recovery system
CN106374873B (zh) 九十度移相器电路以及相对应的九十度相位移动方法
US8442173B2 (en) Apparatus and method for clock and data recovery
US20180351769A1 (en) Methods and systems for background calibration of multi-phase parallel receivers
CN102648581A (zh) 可配置数字模拟锁相环路
US7817761B2 (en) Test techniques for a delay-locked loop receiver interface
US8415996B1 (en) Clock phase corrector
CN105634443B (zh) 时钟产生装置与其小数分频器
CN103338041B (zh) 同步采样时钟发生方法及电能质量分析仪
CN104104385A (zh) 一种高精度锁相环和锁相方法
TWI580192B (zh) 半速率時脈資料回復電路
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
CN105763187A (zh) 调制器及其延时自动校准电路及延时控制模块
CN102281043A (zh) 数字电路实现的时钟和数据恢复系统
CN103684362B (zh) 多相位时钟除频器
KR20160017614A (ko) 주파수 제어 소스 루프의 제작 방법 및 그 시스템
Marini et al. Fpga implementation of an nco based cdr for the juno front-end electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant