CN102648581A - 可配置数字模拟锁相环路 - Google Patents

可配置数字模拟锁相环路 Download PDF

Info

Publication number
CN102648581A
CN102648581A CN2010800552401A CN201080055240A CN102648581A CN 102648581 A CN102648581 A CN 102648581A CN 2010800552401 A CN2010800552401 A CN 2010800552401A CN 201080055240 A CN201080055240 A CN 201080055240A CN 102648581 A CN102648581 A CN 102648581A
Authority
CN
China
Prior art keywords
loop
digital
signal
filter
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800552401A
Other languages
English (en)
Other versions
CN102648581B (zh
Inventor
杰里米·D·邓恩沃思
加里·J·巴兰坦
布尚·S·阿苏瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102648581A publication Critical patent/CN102648581A/zh
Application granted granted Critical
Publication of CN102648581B publication Critical patent/CN102648581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环路PLL装置可配置成模拟锁相环路和混合模拟数字锁相环路。在模拟模式中，至少连接相位检测器、模拟环路滤波器和压控振荡器VCO以形成模拟环路。在数字模式中，至少连接所述相位检测器、所述压控振荡器VCO、时间到数字转换器TDC、数字环路滤波器和数字到模拟转换器DAC以形成所述混合数字模拟环路。

Description

可配置数字模拟锁相环路
技术领域
本发明一般来说涉及锁相环路，且更具体来说涉及混合模拟数字锁相环路。
背景技术
锁相环路(PLL)相对于参考信号产生信号。锁相环路电路基于参考信号与PLL输出信号的相位和/或频率的差而调整所述输出信号的频率。输出信号的频率基于所述差而增大或减小。因此，锁相环路为使用负反馈的控制系统。锁相环路用于例如收音机、电信电路，和计算机等电子装置以及其它装置中。
PLL常使用谐振调谐式压控振荡器(VCO)来产生PLL输出信号。谐振调谐式VCO常包含电容性装置和谐振电感-电容(LC)电路。电容性装置通常包含具有电容的至少一个可变电抗器，所述至少一个可变电抗器响应调谐电压以改变PLL输出信号的频率。
一些常规PLL包含一个或一个以上数字组件。此些PLL在一些方面具有优于模拟环路的优点。令人遗憾的是，这些PLL也具有一些缺点。因此，需要具有模拟和数字环路两者的优点的PLL。
发明内容
一种锁相环路(PLL)装置可配置成模拟锁相环路和混合模拟数字锁相环路。在模拟模式中，至少连接相位检测器、模拟环路滤波器和压控振荡器(VCO)以形成模拟环路。在数字模式中，至少连接相位检测器、压控振荡器(VCO)、时间到数字转换器(TDC)、数字环路滤波器和数字到模拟转换器(DAC)以形成混合数字模拟环路。
附图说明
图1为根据本发明的示范性实施例的混合模拟数字锁相环路装置(PLL装置)的框图。
图2为PLL装置的框图，其中切换机构在数字模式期间配置滤波器元件以形成积分器。
图3为连接到电荷泵和电流DAC的切换机构的示意说明，其中切换元件为晶体管。
图4为在切换机构处于模拟模式中时形成的模拟环路滤波器的示意图。
图5为在复数平面中的示范性环路滤波器的滤波器响应的图形表示。
图6为在切换机构处于数字模式中时形成的积分器的示意图。
图7为双重模式PLL的框图，所述双重模式PLL具有在参考路径中具有较低频率端口的两点调制。
图8为双重模式PLL的框图，所述双重模式PLL具有在反馈路径中具有较低频率端口的两点调制。
图9为双重模式PLL的框图，所述双重模式PLL具有在反馈路径中具有使用差量信号调制的较低频率端口的两点调制。
图10为根据本发明的示范性实施例的管理PLL装置的方法的流程图。
图11为以模拟模式配置PLL装置的方法的流程图。
图12为以数字模式配置PLL装置的方法的流程图。
图13为具有电流源输出级的电流导引DAC的示意表示。
图14为根据另一配置的具有电流源输出级的电流导引DAC的示意表示。
图15为具有电流源输出级的示范性电流脉冲DAC的示意表示。
具体实施方式
词“示范性”在本文中用以表示“充当实例、例子或例证”。本文中描述为“示范性”的任何实施例不必被解释为比其它实施例优选或有利。
图1为根据本发明的示范性实施例的可配置模拟数字锁相环路装置(PLL装置)100的框图。可使用装置、电路和/或代码的任何合适组合来实施参看图1所论述的功能块。因此，块的功能可以硬件、软件和/或固件实施。若干块的功能可由单个电路或装置执行，且描述为由单个块执行的功能可由若干装置或电路执行。
PLL装置包含切换机构102，切换机构102将PLL装置100配置成模拟PLL，或配置成包含数字信号和组件以及模拟信号和组件的混合数字模拟PLL。当处于模拟模式中时，PLL装置100配置成PLL环路，所述PLL环路至少包含相位检测器104、模拟环路滤波器106、压控振荡器(VCO)108和反馈110。当处于数字模式中时，PLL装置100配置成混合数字模拟环路，以至少包含相位到数字转换器(PDC)112、数字环路滤波器114、数字到模拟转换器(DAC)116、VCO 108和反馈110。在示范性实施例中，检测器117包含相位检测器104和PDC 112，其中PDC 112由相位检测器104和时间到数字转换器(TDC)118形成。因此，检测器117在数字模式中被配置为数字检测器，且在模拟模式中被配置为模拟检测器。由检测器117所产生的校正信号120为在模拟模式中包含上行信号122和下行信号124的模拟信号。在数字模式期间，数字校正信号126由检测器112提供。在示范性实施例中，模拟校正信号120的模拟上行信号122和模拟下行信号124由TDC 118转换成数字数值，以形成数字校正信号126。在一些情况下，检测器117可使用其它方法来提供数字校正信号126。
相位检测器104根据参考信号128与反馈108所提供的反馈信号130之间的相位差来产生上行信号122和下行信号124。当PLL装置100处于模拟模式中时，电荷泵132基于上行信号122和下行信号124产生模拟环路信号134。电荷泵132和模拟环路滤波器106以具有虚线的块来说明，以指示这些块不用于数字模式中。在模拟模式中，不使用TDC 118、数字滤波器114和DAC 116。
切换机构102响应于控制信号136，以将PLL装置100配置成部分数字环路(混合数字模拟环路)或模拟环路。切换机构102包含至少一个切换元件，所述至少一个切换元件在模拟模式期间启用通过模拟环路滤波器106的环路路径，且在数字模式期间启用包含数字环路滤波器114和DAC 116的环路路径。控制信号136可为改变值的单个信号，或控制信号可包含多个信号。在示范性实施例中，切换机构102在模拟模式中切断TDC 118和/或DAC 116的电源、断开其连接和/或以其它方式停用TDC 118和/或DAC 116。用于停用DAC 116的合适技术的实例包含撤回或以其它方式关断电流参考信号(下文在图13、图14和图15中所论述的IREF)，且将晶体管和开关设置到断开或高阻抗状态。在一些情况下，在数字模式期间或模拟模式期间可停用其它组件或断开其电源连接。
在模拟模式期间，相位检测器104产生上行信号122和下行信号124，上行信号122和下行信号124使得电荷泵132产生模拟环路信号134。模拟环路滤波器106对模拟环路信号134滤波，以将VCO控制信号138提供到VCO 108。VCO控制信号138调整VCO输出信号140的频率。VCO输出信号140经由反馈110被反馈到相位检测器116。反馈110可通过分频、缩放或以其它方式处理VCO输出信号140来变更VCO输出信号140，以产生反馈信号130。反馈可视特定情况而在模拟模式中具有不同于数字模式的配置。举例来说，反馈中的分频器比率可在模式之间改变，其中在PLL从一个模式切换到另一模式时，参考频率改变且/或VCO操作频率改变。
图2为PLL装置100的框图，其中切换机构102包含切换元件200，切换元件200在数字模式期间连接滤波器元件202、204、206以形成积分器208。在此实例中，DAC 116为包含电流源输出级210的电流DAC。合适的电流DAC的实例包含电流导引DAC和电流脉冲DAC。下文参看图13、图14和图15所作的论述描述电流DAC的实例。电流源输出级210提供模拟电流信号212。积分器208对电流信号212进行积分，以将VCO控制电压信号138提供到VCO 108。模拟环路滤波器106包含在数字模式期间配置成积分器208的至少一个滤波器元件206。在模拟模式期间，滤波器元件206连接到其它滤波器元件202、204以形成模拟环路滤波器106。如下文所论述，例如，形成模拟环路滤波器106的部分的电容器可在数字模式期间连接到DAC 116的输出端且连接到接地端以形成积分器208。
当处于模拟模式中时，模拟环路滤波器106具有根据PLL装置100的特定要求所选择的频率响应。当由复数平面中的极点零点图来表示时，合适响应的实例包含在原点具有第一极点、在第一频率处具有零点，且在大于所述第一频率的第二频率处具有第二极点。
图2的实例中的反馈208包含分数N分频器214，所述分数N分频器214以一个数值来除VCO输出信号，以产生到检测器的经适当分频的反馈信号130。如上文所论述，反馈不必在模式之间改变，但存在分频器比率可改变以适应VCO频率或参考信号频率的改变的情况。
在图2的实例中，切换机构102响应于由控制器216所产生的控制信号136。控制器216为硬件、逻辑和/或代码的任何组合，其确定何时将PLL配置成数字模式与模拟模式，且可产生在数字模式中具有第一值且在模拟模式中具有第二值的控制信号136。如上文所论述，控制信号136可在一些情况下包含多个信号。因此，术语“第一控制信号值”和“第二控制信号值”至少包含单个控制信号的两个值和两个不同控制信号的值。控制器216可为处理器、微处理器，或执行对PLL装置100的管理功能的处理器布置。
图3为连接到电荷泵132和电流DAC 116的切换机构102的示意说明，其中切换元件200为晶体管300。晶体管300连接到滤波器元件202、204、206，其中滤波器元件包含电阻器302、第一电容器304和第二电容器306。对于所述实例，晶体管300为N沟道场效晶体管(FET)。根据已知技术，可使用其它类型的晶体管。控制信号136在FET300的栅极处提供偏压，其中一个控制信号值使得FET 300形成到接地端308的连接以绕过电阻器302，且第二控制信号值导致高阻抗(即，开路)。高阻抗(开路)产生包含经由电阳器302连接到接地端308的第一电容器304的电路。因此，一个控制信号值连接滤波器元件以形成模拟环路滤波器106，且另一控制信号值连接滤波器元件以形成积分器208。在下文中参看图4和图6而论述所述两个所形成电路。在大多数实施中，当控制信号在FET的栅极处提供偏压以形成到接地端的连接时，FET串联电阻与电阻器相比相对小且等于或小于电容器中所固有的串联电阻。
图4为在切换机构102将PLL装置100配置成模拟环路时形成的模拟环路滤波器106的示意图。任何数目个滤波器元件和配置可用于模拟环路滤波器106。在示范性实施例中，模拟环路滤波器106包含两个电容器304、306和电阻器302，以形成可在复数平面中表示为具有两个极点和一个零点的滤波器响应。
图5为在复数平面中的示范性环路滤波器的滤波器响应的图形表示500。滤波器响应包含原点处的第一极点502、第一频率处的零点504，和高于所述第一频率的第二频率处的第二极点506。
图6为在切换机构102将PLL装置100配置成混合数字模拟环路时形成的积分器208的示意图。第一电容器304与第二电容器306并联连接，以提供形成积分器208的并联电容。电容器304、306对由电流DAC所提供的电流信号212进行积分，以形成VCO控制信号138。
图7为可配置PLL装置100的框图，所述可配置PLL装置100具有在参考路径中具有较低频率端口702的两点调制。PLL装置100如上文所描述可在数字模式与模拟模式之间切换。当处于数字模式中时，两点调制可用以调制VCO输出信号140。两点调制端口700包含较低频率端口702和较高频率端口704，其中较低频率端口702通过如下数据信号分量来提供调制：其频率比用于经由较高频率端口704进行调制的数据信号分量的频率低。对于图7的实例，较低频率端口702是在参考信号路径内。数据信号输入数据信号706在相位检测器之前与参考信号组合。可使用任何已知技术来组合数据信号706与参考信号128。用于组合信号的合适技术的实例包含使用混频器以将参考信号与数据信号混频，或使用调制器来以数据信号调制参考信号。可使用其它技术来组合信号。在多种情况下，例如，可使用求和器来组合信号。
较高频率端口704将输入数据706与由数字环路滤波器114所提供的数字滤波器输出信号708组合。在示范性实施例中，所述两个信号由求和器710组合。数据信号706可在注入到较低频率端口702和/或较高频率端口704中之前被处理。
图8为双重模式PLL的框图，所述双重模式PLL具有在反馈路径中具有较低频率端口802的两点调制。PLL装置100如上文所描述可在数字模式与模拟模式之间切换。当处于数字模式中时，两点调制可用以调制VCO输出信号140。两点调制端口包含较高频率端口704和较低频率端口802，其中较低频率端口802通过如下数据信号分量来提供调制：其频率比用于经由较高频率端口704进行调制的数据信号分量的频率低。对于图8的实例，较低频率端口802是在反馈路径内。数据信号706用以变更反馈信号130。用于实施较低频率端口802的合适技术的实例包含使用积分三角调制器。参看图9进一步详细论述此实施的实例。
较高频率端口704将输入数据706与由数字环路滤波器114所提供的数字滤波器输出信号708组合。在示范性实施例中，所述两个信号由求和器710组合。数据信号706可在注入到较低频率端口802和/或较高频率端口704中之前被处理。
图9为根据示范性实施例的PLL装置900的框图，PLL装置900包含在反馈110路径中具有积分三角调制较低频率端口902的两点调制。输入相位数据706应用到PLL中的两个点，从而产生从输入相位数据到调制VCO输出的全通转移函数。较低频率调制端口902处于反馈分频器三角积分调制器904的输入端处。反馈110包含分数N分频器214。通过使得反馈分频比随输入相位数据而变化，将PLL的带宽内的输入相位调制转移到VCO输出140。较高频率调制端口704应用到增益调适和正规化装置906。增益调适和正规化装置906测量输入到数字环路滤波器114的相位误差，以估计电流模式DAC116、模拟积分器208和VCO电压对频率增益的实际模拟增益与预期模拟增益之间的变化，且将比例因数应用到输入相位数据706。在组合器908中组合包含相位数据的增益调整信号与数字环路滤波器114的输出。此操作形成高频率调制路径，所述高频率调制路径将PLL的带宽外的输入相位调制转移到VCO输出140。在一些情况下，在使应用到增益调适和正规化装置906的输入相位数据与滤波器输出相加之前，以数字方式对所述输入相位数据进行微分。举例来说，如在与本申请案同时申请的相关申请案中所论述，数字微分可包含于数字环路滤波器114中以补偿由积分器208执行的模拟积分。在此布置中，在使应用到增益调适和正规化装置906的输入相位数据与以数字方式微分的数字滤波器输出相加之前，以数字方式对所述输入相位数据进行微分。
较高频率端口704将输入数据706与由数字环路滤波器114所提供的数字滤波器输出信号708组合。在示范性实施例中，所述两个信号通过加法而组合。数据信号可在注入到较低频率端口和/或较高频率端口中之前被处理。
图10为根据本发明的示范性实施例的管理PLL装置100的方法的流程图。可使用硬件、软件和/或固件的任何组合来实施所述方法。在示范性实施例中，控制器216产生(多个)控制信号136以管理PLL装置100的组件。
在步骤1002处，至少连接相位检测器104、模拟环路滤波器106和压控振荡器(VCO)108，来以模拟模式配置PLL装置100以形成模拟环路。在示范性实施例中，切换机构102连接PLL装置100的组件以形成模拟锁相环路。切换机构102响应于控制信号136以将装置组件连接且配置成模拟环路。如上文所述，合适的切换机构102的实例包含例如FET 300等切换元件200。
在步骤1004处，确定PLL装置100是否应以数字模式配置。当使用数字滤波器优于使用模拟环路滤波时，选择数字模式。在示范性实施例中，当PLL用于信号传输且应用两点调制时，或当消除信号被注入到两点调制端口中以减少杂波或噪声时，选择数字模式。如果确定应将PLL装置100切换到数字模式，则所述方法在步骤1006处继续。否则，所述方法返回到步骤1004来继续监视系统以确定是否应进行切换。
在步骤1006处，至少连接相位检测器104、时间到数字转换器(TDC)118、数字环路滤波器114、数字到模拟转换器(DAC)116和VCO 108，来以数字模式配置PLL装置100以形成混合数字模拟环路。在示范性实施例中，切换机构102连接PLL装置100的组件以形成混合数字模拟锁相环路，其中所述环路的一部分使用数字信号操作且所述环路的一部分使用模拟信号操作。切换机构102响应于控制信号136以将装置组件连接且配置成混合数字模拟环路。
在步骤1008处，确定PLL装置100是否应以模拟模式配置。当不宜使用数字滤波时，选择模拟模式。在示范性实施例中，当PLL将不用于信号传输时(其中应用两点调制)，或当消除信号被注入到两点调制端口中以减少杂波或噪声时，确定PLL装置100应以模拟模式配置。如果确定应将PLL装置100切换到模拟模式，则所述方法返回到步骤1002。否则，所述方法返回到步骤1002来继续监视系统以确定是否应进行切换。
图11为以模拟模式配置PLL装置的方法的流程图。因此，参看图11所论述的方法提供用于执行图10的步骤1002的示范性方法。
在步骤1102处，停用TDC 118。在示范性实施例中，TDC 119被关断或以其它方式加以控制，以减少或除去功率消耗。切换机构102可包含将电源连接到TDC 118或将电源从TDC 118断开连接的晶体管或其它切换元件。在TDC包含用于控制功率消耗的切换电路的情况下，针对本文中的论述可将此电路视作切换机构102的部分。控制器216将信号提供到切换机构以停用TDC 118。在示范性实施例中，通过阻止上行信号和下行信号进入TDC来停用TDC。合适技术的实例包含指引信号通过一对“与(AND)”门或多路复用器(MUX)，使得在TDC启用模式中，AND或MUX的输出为UP和DN，且在电荷泵启用模式中，AND或MUX的输出被设置到“0”以使得到TDC的UP和DN输入无转变，即使来自PFD的UP和DN输出正在双态触发也如此。此布置可在UP和DN两者由PFD产生为低电平时通过切换模式来实现，且在TDC被停用时通过使TDC环式振荡器VDD崩溃来实现。此将避免使TDC处于如下状态中：即使TDC没有在使用，也会因为环式振荡器运行而消耗功率。
在步骤1104处，连接多个滤波器元件202、204、206以形成模拟环路滤波器106。响应于控制信号136，一个或一个以上切换元件200在滤波器元件202、204、206之间建立电连接，以在电荷泵132与VCO 108之间形成模拟环路滤波器104。在示范性实施例中，FET 300提供跨越电阻器302的开路，以产生两极点、单零点滤波器。
在步骤1106处，在相位检测器104与模拟环路滤波器106之间连接电荷泵132。响应于控制信号136，切换机构102连接电荷泵132。在示范性实施例中，切换机构启动电路以将偏压电流施加到电荷泵，此允许PFD上行和下行信号控制电荷泵输出开关，所述开关将电流从电荷泵导引到环路滤波器。在一些情况下，单个切换元件200可连接多个组件，以执行将PLL装置100配置成模拟环路的多个步骤。举例来说，形成模拟环路滤波器106也可导致连接电荷泵。
图12为以数字模式配置PLL装置100的方法的流程图。步骤1202、1204和1206提供用于执行图10的步骤1006的实例程序。步骤1208为参看图10所论述的方法的在PLL装置100配置成混合数字模拟环路时所执行的额外步骤。
在步骤1202处，启用TDC 118。在示范性实施例中，TDC通过允许来自PFD的上行信号和下行信号进入TDC而被启用。
在步骤1204处，断开连接电荷泵132。在数字模式期间，通过阻止偏压电流施加到电荷泵和阻止PFD上行和下行信号使得始终迫使电荷泵输出开关断开，从而使电荷泵输出显现为高阻抗而与积分电容器并联，来关断电源。
在步骤1206处，连接多个滤波器元件202、204、206以在DAC与VCO之间形成积分器。在示范性实施例中，FET产生跨越电阻器302的短路，以将电容器直接连接到接地端。两个电容器产生形成积分器的并联电容。
在步骤1208处，经由两点调制端口调制VCO输出信号140。在示范性实施例中，两点调制端口包括较高频率端口和较低频率端口，其中较低频率端口连接于反馈路径内且使用积分三角调制。较高频率端口连接于数字环路滤波器与DAC之间。在一些情况下，可使用其它两点调制技术。举例来说，较低频率端口可与参考信号路径连接，使得数据信号与参考信号组合。
上文中参看图10、图11和图12所描述的方法步骤可以按照不同于所描述的次序执行。描述为以单个步骤执行的任务可由其它步骤部分地执行。因此，描述为以单个步骤执行的任务在一些情形中可由多个步骤执行。此外，一些步骤可包含可由未展示的额外步骤执行的若干任务。
图13为具有电流源输出级1302的电流导引DAC 1300的示意表示。对于所述实例，数字输入字为DI<n:0>。MY指示PMOS晶体管之间的相对大小，且MX指示NMOS晶体管之间的相对大小。Iref为输入电流偏压。示范性电流源输出级1302是使用例如晶体管等有源装置来实施。参看图13所论述的输出级包含具有参考输入NMOS晶体管1306的电流镜1304，其中参考输入NMOS晶体管1306的源极连接到接地端1308。输入参考NMOS晶体管的漏极与栅极连接到参考电流输入1310。参考输入NMOS晶体管1306在漏极和栅极节点处产生参考电压。参考电压耦合到多个NMOS晶体管1312到1316的栅极。在一些情形中，多个NMOS晶体管1313到1316使源极连接到接地端，且使漏极各自个别地连接到NMOS微分对1317到1320的源极。每一微分对的一个漏极输出连接到DAC输出1322，且另一漏极输出可连接到例如电源1324等转储节点。DAC输出1322通过PMOS电流镜1328的PMOS电流源1326加偏压。PMOS电流镜包含电流源1326和参考装置1330，其中当所有电流源皆切换到输出1322时，电流源1326提供可由NMOS电流源1312到1316提供的最大电流的一半。通过程序设计对微分对的栅极输入，根据程序设计了多少NMOS电流源到微分对输出而切换到DAC输出1322来设置DAC输出值。
图14为根据另一配置的具有电流源输出级1402的电流导引DAC 1400的示意表示。对于此实例，每一微分对1317到1320的一个漏极输出直接连接到DAC输出1322，且另一漏极输出连接到PMOS电流镜1328的参考装置1330。PMOS电流镜的装置的源极连接到正电源1324。参考装置1330的栅极和漏极皆连接到NMOS微分对晶体管的漏极，所述漏极不直接连接到DAC输出1322。将产生于PMOS电流镜参考装置1130的栅极上的电压施加到使漏极连接到DAC输出1322的PMOS电流源晶体管1326。因此，取决于DAC数字输入字的值，DAC输出1322可流出负的或正的电流。
图15为具有电流源输出级1502的示范性电流脉冲DAC 1500的示意表示。对于所述实例，数字输入字为DI<n:0>，且正负号比特用以指示经滤波的相位误差是正或是负的。所有晶体管具有相同的宽度/长度比。
电流源输出级1502实施为单个NMOS晶体管1502，其中漏极连接到DAC输出1504，栅极连接到通过将参考电流1506施加到NMOS晶体管1508(其源极连接到接地端1308)的漏极和栅极所产生的参考电压，且源极连接到开关1510(其连接到接地端1308)。通过脉冲接通和脉冲断开开关1510等于DAC输入字DI<n:0>的次数而程序设计DAC输出值。将补充电流源输出级1512实施为单个PMOS晶体管1512，其中漏极连接到DAC输出1504，栅极连接到通过将NMOS参考电流的拷贝施加到PMOS晶体管1516(其源极连接到正电源1324)的漏极和栅极所产生的参考电压1514，且源极连接到开关1518(其连接到正电源1324)。通过DAC输入字的正负号比特来选择使NMOS 1502或PMOS电流源1504在作用中。如果输入字无正负号，则可将DAC输入的最高有效位用作正负号比特。环式振荡器1520驱动脉冲计数器1522，计数器1522的输出驱动数字比较器1524，所述数字比较器1524比较所述计数与DAC数字输入字，或数字输入字减去最高有效位(针对无正负号的DAC数字输入字来说)。当计数小于DAC数字输入字时，逻辑电路1526将环式振荡器信号应用耦合到NMOS电流源晶体管1502或PMOS电流源晶体管1512的源极中的开关1502、1510的栅极控制，且针对每一环式振荡器周期产生一个相等的电流脉冲。当计数超过DAC数字输入字时，阻止环式振荡器信号施加到NMOS或PMOS电流源开关晶体管的栅极控制。每一参考周期一旦开始就将计数器复位到零，从而允许下一个DAC输入字转换为模拟电流输出样本。在一些情况下，来自比较器输出的连接将启用信号提供到快速环式振荡器，以使得在计数到所需数目个脉冲之后停用所述振荡器。用于此实例的DAC输出为一系列电流脉冲，其中每样本的脉冲的总数等于DAC输入字。
用于在模拟模式期间停用DAC的合适技术的实例包含停用偏压电流信号(IREF)，且将由DI<n:0>控制的所有开关以及FET 1510、1518设置到断开或高阻抗状态。
所属领域的技术人员应理解，可使用多种不同技艺和技术中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子，或其任何组合来表示可能贯穿以上描述而引用的数据、指令、命令、信息、信号、比特、符号和码片。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或电子硬件与计算机软件两者的组合。为了清楚地说明硬件与软件的此可互换性，上文已大体上在功能性方面描述各种说明性组件、块、模块、电路和步骤。此功能性是实施为硬件还是软件取决于特定应用和外加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以变化的方式实施所描述的功能性，但不应将此些实施决策解释为导致脱离本发明的范围。
可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或经设计以执行本文中所描述的功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其任何组合来实施或执行结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块和电路。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其它此类配置。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可抽换式磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代例中，存储媒体可集成到处理器。处理器和存储媒体可驻存于ASIC中。ASIC可驻存于用户终端中。在替代例中，处理器和存储媒体可作为离散组件而驻存于用户终端中。
提供所揭示的实施例的先前描述以使所属领域的技术人员能够制作或使用本发明。这些实施例的各种修改对于所属领域的技术人员来说将显而易见，且在不脱离本发明的精神或范围的情况下，本文所定义的一般原理可应用到其它实施例。因此，本发明并不希望限于本文中所展示的实施例，而应符合与本文中所揭示的原理和新颖特征相一致的最广泛范围。

Claims (44)

1.一种锁相环路PLL装置，其包括：
相位检测器；
模拟环路滤波器；
压控振荡器；
时间到数字转换器TDC；
数字环路滤波器；
数字到模拟转换器DAC；以及
切换机构，其响应于第一控制信号值以将所述PLL装置配置成包括所述相位检测器、所述模拟环路滤波器和所述VCO的模拟环路，且响应于第二控制信号值以将所述PLL装置配置成包括所述相位检测器、所述TDC、所述DAC和所述VCO的混合数字模拟环路。
2.根据权利要求1所述的PLL装置，其中所述切换机构在所述PLL装置配置成所述模拟环路时停用所述TDC。
3.根据权利要求1所述的PLL装置，其中所述模拟环路滤波器包括多个滤波器元件，且所述切换机构包括切换元件，所述切换元件经配置以在所述PLL装置以混合数字模拟模式配置时连接所述多个滤波器元件以在所述DAC与所述VCO之间形成积分器。
4.根据权利要求1所述的PLL装置，其中所述DAC包括电流源输出级，所述电流源输出级在所述PLL装置配置成所述混合数字模拟环路时连接到所述积分器。
5.根据权利要求3所述的PLL装置，其中所述切换元件经配置以在所述PLL装置配置成所述模拟环路时连接所述多个滤波器元件以形成所述模拟环路滤波器。
6.根据权利要求5所述的PLL装置，其中所述切换元件经配置以连接所述多个滤波器元件以形成具有响应的所述模拟环路滤波器，所述响应包括原点处的第一极点、第一频率处的零点和大于所述第一频率的第二频率处的第二极点。
7.根据权利要求5所述的PLL装置，其进一步包括在所述PLL装置配置成所述模拟环路时连接于所述相位检测器与所述模拟环路滤波器之间的电荷泵。
8.根据权利要求7所述的PLL装置，其中所述切换机构在所述PLL装置配置成所述混合数字模拟环路时停用所述电荷泵。
9.根据权利要求3所述的PLL装置，其进一步包括两点调制端口，所述两点调制端口包括用于将数据信号与所述相位检测器所接收的参考信号组合的较低频率调制端口，和用于将所述数据信号与所述数字滤波器所提供的数字滤波器输出信号组合的较高频率端口。
10.根据权利要求3所述的PLL装置，其进一步包括两点调制端口，所述两点调制端口包括用于将数据信号与所述VCO与所述相位检测器之间的反馈所提供的反馈信号组合的较低频率调制端口，和用于将所述数据信号与所述数字滤波器所提供的数字滤波器输出信号组合的较高频率端口。
11.根据权利要求10所述的PLL装置，其中所述较低频率调制端口使用积分三角调制。
12.一种锁相环路PLL装置，其包括：
相位检测器装置，其用于检测相位差；
模拟环路滤波器装置，其用于模拟环路滤波；
压控振荡器VCO装置，其用于产生VCO信号；
时间到数字转换器TDC装置，其用于将时间段转换成数字数值；
数字环路滤波器装置，其用于数字滤波；
数字到模拟转换器DAC装置，其用于将数字信号转换成模拟信号；以及
切换装置，其用于响应于第一控制信号将所述PLL装置配置成模拟环路，所述模拟环路包括所述相位检测器装置、所述模拟环路滤波器装置和所述VCO装置，且用于响应于第二控制信号将所述PLL装置配置成混合数字模拟环路，所述混合数字模拟环路包括所述相位检测器装置、所述TDC装置、所述DAC装置和所述VCO装置。
13.根据权利要求12所述的PLL装置，其中所述切换装置用于在所述PLL装置配置成所述模拟环路时停用所述TDC装置。
14.根据权利要求12所述的PLL装置，其中所述模拟环路滤波器装置包括多个滤波器元件装置，且所述切换装置包括切换元件装置，所述切换元件装置经配置以连接所述多个滤波器元件装置以形成用于对所述DAC装置所产生的电流信号进行积分的积分器装置，所述积分器装置在所述切换装置将所述PLL装置配置成所述混合数字模拟环路时连接于所述DAC装置与所述VCO装置之间。
15.根据权利要求14所述的PLL装置，其中所述DAC装置包括电流源输出级装置，所述电流源输出级装置在所述PLL装置配置成所述混合数字模拟环路时连接到所述积分器装置。
16.根据权利要求14所述的PLL装置，其中所述切换元件装置经配置以在所述PLL装置配置成所述模拟环路时连接所述多个滤波器元件装置以形成所述模拟环路滤波器装置。
17.根据权利要求16所述的PLL装置，其中所述切换元件装置经配置以在所述PLL装置配置成所述模拟环路时连接所述多个滤波器元件装置以形成具有响应的所述模拟环路滤波器装置，所述响应包括原点处的第一极点、第一频率处的零点和大于所述第一频率的第二频率处的第二极点。
18.根据权利要求16所述的PLL装置，其进一步包括电荷泵装置，所述电荷泵装置用于基于所述相位检测器装置所提供的模拟校正信号来产生模拟环路信号，所述电荷泵装置在所述PLL装置配置成所述模拟环路时连接于所述相位检测器装置与所述模拟环路滤波器装置之间。
19.根据权利要求18所述的PLL装置，其中所述切换装置用于在所述PLL装置配置成所述混合数字模拟环路时停用所述电荷泵。
20.根据权利要求14所述的PLL装置，其进一步包括用于调制VCO输出信号的两点调制装置，所述两点调制装置包括用于将数据信号与所述相位检测器装置所接收的参考信号组合的较低频率调制端口装置，和用于将所述数据信号与所述数字滤波器装置所提供的数字滤波器输出信号组合的较高频率调制端口装置。
21.根据权利要求14所述的PLL装置，其进一步包括调制所述VCO输出信号的两点调制装置，所述两点调制装置包括用于将数据信号与所述VCO装置与所述相位检测器装置之间的反馈装置所提供的反馈信号组合的较低频率调制端口装置，和用于将所述数据信号与所述数字滤波器装置所提供的数字滤波器输出信号组合的较高频率端口装置。
22.根据权利要求21所述的PLL装置，其中所述较低频率端口装置使用积分三角调制。
23.一种用于管理锁相环路的方法，所述方法包括：
响应于第一控制信号值，至少连接相位检测器、模拟环路滤波器和压控振荡器VCO以将PLL装置配置成模拟环路；
响应于第二控制信号值，至少连接所述相位检测器、时间到数字转换器TDC、数字环路滤波器、数字到模拟转换器DAC和所述VCO以将所述PLL装置配置成混合数字模拟环路。
24.根据权利要求23所述的方法，其中用以形成所述模拟环路的所述连接包括停用所述TDC。
25.根据权利要求24所述的方法，其中用以形成所述混合数字模拟环路的所述连接包括连接所述模拟环路滤波器的多个滤波器元件以在所述DAC与所述VCO之间形成积分器。
26.根据权利要求25所述的方法，其中用以形成所述混合数字模拟环路的所述连接包括将所述DAC中的电流源输出级连接到所述积分器。
27.根据权利要求26所述的方法，其中用以形成所述混合数字模拟环路的所述连接包括停用电荷泵。
28.根据权利要求25所述的方法，其中用以形成所述模拟环路的所述连接包括连接所述多个滤波器元件以形成所述模拟环路滤波器。
29.根据权利要求28所述的方法，其中连接所述多个滤波器元件以形成所述模拟环路滤波器包括连接所述多个滤波器元件以形成具有响应的所述模拟环路滤波器，所述响应包括原点处的第一极点、第一频率处的零点和大于所述第一频率的第二频率处的第二极点。
30.根据权利要求25所述的方法装置，其中用以形成所述模拟环路的所述连接进一步包括在所述相位检测器与所述模拟环路滤波器之间连接电荷泵。
31.根据权利要求25所述的方法，其进一步包括经由两点调制端口调制所述VCO的VCO输出信号，所述两点调制端口包括用于将数据信号与所述相位检测器所接收的参考信号组合的较低频率调制端口，和用于将所述数据信号与所述数字滤波器所提供的数字滤波器输出信号组合的较高频率调制端口。
32.根据权利要求25所述的方法，其进一步包括经由两点调制端口调制所述VCO的VCO输出信号，所述两点调制端口包括用于将数据信号与所述相位检测器经由反馈从所述VCO所接收的反馈信号组合的较低频率调制端口，和用于将所述数据信号与所述数字滤波器所提供的数字滤波器输出信号组合的较高频率调制端口。
33.根据权利要求32所述的方法，其中所述较低频率调制端口使用积分三角调制。
34.一种编码有计算机可执行指令的计算机可读媒体，所述计算机可执行指令的执行用于：
响应于第一控制信号值，至少连接相位检测器、模拟环路滤波器和压控振荡器VCO以将PLL装置配置成模拟环路；
响应于第二控制信号值，至少连接所述相位检测器、时间到数字转换器TDC、数字环路滤波器、数字到模拟转换器DAC和所述VCO以将所述PLL装置配置成混合数字模拟环路。
35.根据权利要求34所述的计算机可读媒体，其中用以形成所述模拟环路的所述连接包括停用所述TDC。
36.根据权利要求34所述的计算机可读媒体，其中用以形成所述混合数字模拟环路的所述连接包括连接所述模拟环路滤波器的多个滤波器元件以在所述DAC与所述VCO之间形成积分器。
37.根据权利要求36所述的计算机可读媒体，其中用以形成所述混合数字模拟环路的所述连接包括将所述DAC中的电流源输出级连接到所述积分器。
38.根据权利要求37所述的计算机可读媒体，其中用以形成所述混合数字模拟环路的所述连接包括停用电荷泵。
39.根据权利要求36所述的计算机可读媒体，其中用以形成所述模拟环路的所述连接包括连接所述多个滤波器元件以形成所述模拟环路滤波器。
40.根据权利要求39所述的计算机可读媒体，其中连接所述多个滤波器元件以形成所述模拟环路滤波器包括连接所述多个滤波器元件以形成具有响应的所述模拟环路滤波器，所述响应包括原点处的第一极点、第一频率处的零点和大于所述第一频率的第二频率处的第二极点。
41.根据权利要求36所述的计算机可读媒体，其中用以形成所述模拟环路的所述连接进一步包括在所述相位检测器与所述模拟环路滤波器之间连接电荷泵。
42.根据权利要求36所述的计算机可读媒体，其进一步包括经由两点调制端口调制所述VCO的VCO输出信号，所述两点调制端口包括用于将数据信号与所述相位检测器所接收的参考信号组合的较低频率调制端口，和用于将所述数据信号与所述数字滤波器所提供的数字滤波器输出信号组合的较高频率调制端口。
43.根据权利要求36所述的计算机可读媒体，其进一步包括经由两点调制端口调制所述VCO的VCO输出信号，所述两点调制端口包括用于将数据信号与所述相位检测器经由反馈从所述VCO所接收的反馈信号组合的较低频率调制端口，和用于将所述数据信号与所述数字滤波器所提供的数字滤波器输出信号组合的较高频率调制端口。
44.根据权利要求43所述的计算机可读媒体，其中所述较低频率调制端口使用积分三角调制。
CN201080055240.1A 2009-12-07 2010-12-07 可配置数字模拟锁相环路 Active CN102648581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/632,061 US8339165B2 (en) 2009-12-07 2009-12-07 Configurable digital-analog phase locked loop
US12/632,061 2009-12-07
PCT/US2010/059338 WO2011071954A1 (en) 2009-12-07 2010-12-07 Configurable digital-analog phase locked loop

Publications (2)

Publication Number Publication Date
CN102648581A true CN102648581A (zh) 2012-08-22
CN102648581B CN102648581B (zh) 2015-11-25

Family

ID=43592219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080055240.1A Active CN102648581B (zh) 2009-12-07 2010-12-07 可配置数字模拟锁相环路

Country Status (7)

Country Link
US (2) US8339165B2 (zh)
EP (1) EP2510621B1 (zh)
JP (1) JP5661793B2 (zh)
KR (1) KR101470938B1 (zh)
CN (1) CN102648581B (zh)
TW (1) TW201131988A (zh)
WO (1) WO2011071954A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684436A (zh) * 2012-09-10 2014-03-26 国际商业机器公司 锁相环电路和使用锁相环来生成时钟信号的方法
CN104639157A (zh) * 2013-11-14 2015-05-20 富士通半导体股份有限公司 定时调整电路和半导体集成电路装置
CN105897259A (zh) * 2015-02-17 2016-08-24 恩智浦有限公司 时间数字转换器和锁相环
CN107294532A (zh) * 2017-06-22 2017-10-24 上海兆芯集成电路有限公司 防死锁电路系统和方法
CN109239676A (zh) * 2018-08-24 2019-01-18 瑞达微（北京）科技有限责任公司 一种调频连续波产生装置
CN111800127A (zh) * 2020-08-11 2020-10-20 南京矽典微系统有限公司 锁相环电路

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159704B2 (ja) * 2009-05-25 2013-03-13 古野電気株式会社 基準周波数発生装置
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8274317B2 (en) * 2009-12-21 2012-09-25 Electronics And Telecommunications Research Institute Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain
US8669816B2 (en) * 2010-09-27 2014-03-11 Mediatek Singapore Pte. Ltd. Integrated circuit device, electronic device and method therefor
US8461886B1 (en) * 2010-10-20 2013-06-11 Marvell International Ltd. Circuit and circuit method for reduction of PFD noise contribution for ADPLL
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US8373460B2 (en) * 2011-03-28 2013-02-12 Freescale Semiconductor, Inc. Dual loop phase locked loop with low voltage-controlled oscillator gain
US8791732B2 (en) * 2011-05-09 2014-07-29 Mediatek Inc. Phase locked loop
US8461885B2 (en) * 2011-06-08 2013-06-11 Analog Devices, Inc. Hybrid digital-analog phase locked loops
US8513995B2 (en) * 2011-07-28 2013-08-20 Intel Corporation System including circuitry providing multiple circuit paths for controlling a characteristic of a period signal
US8497716B2 (en) * 2011-08-05 2013-07-30 Qualcomm Incorporated Phase locked loop with phase correction in the feedback loop
TWI470935B (zh) * 2011-09-20 2015-01-21 Mstar Semiconductor Inc 鎖相迴路以及相關之相位對齊方法
US8373465B1 (en) * 2011-11-17 2013-02-12 Texas Instruments Deutschland Gmbh Electronic device and method for phase locked loop
KR101829829B1 (ko) * 2011-10-04 2018-02-20 에스케이하이닉스 주식회사 필터링 회로 및 그를 포함하는 반도체 집적 회로
JP5738749B2 (ja) * 2011-12-15 2015-06-24 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
US8390347B1 (en) * 2012-02-22 2013-03-05 Freescale Semiconductor, Inc. Single period phase to digital converter
US9014322B2 (en) * 2012-05-23 2015-04-21 Finisar Corporation Low power and compact area digital integrator for a digital phase detector
US9197403B2 (en) * 2012-07-20 2015-11-24 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers
JP6043532B2 (ja) * 2012-07-27 2016-12-14 ローム株式会社 電力供給装置、電力供給システム及び電力供給方法
GB2504509B (en) * 2012-07-31 2018-11-14 Qualcomm Technologies Int Ltd Phase - locked loop
KR20140090455A (ko) 2013-01-09 2014-07-17 삼성전자주식회사 위상 고정 루프 회로
KR101389147B1 (ko) * 2013-01-22 2014-04-24 한국항공우주연구원 위상 누적기를 이용한 광대역 신호 변환 장치 및 방법
US8664991B1 (en) * 2013-01-25 2014-03-04 Analog Devices, Inc. Apparatus and methods for phase-locked loops
US9007105B2 (en) * 2013-01-29 2015-04-14 Perceptia Devices Australia Pty Ltd Hitless switching phase-locked loop
US9331704B2 (en) * 2013-02-01 2016-05-03 Qualcomm Incorporated Apparatus and method for generating an oscillating output signal
JP5975912B2 (ja) * 2013-03-18 2016-08-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
US8922253B2 (en) 2013-05-24 2014-12-30 Intel IP Corporation Hybrid phase-locked loops
US8872558B1 (en) 2013-05-24 2014-10-28 Intel IP Corporation Hybrid phase-locked loops
US9041444B1 (en) * 2013-11-27 2015-05-26 Broadcom Corporation Time-to-digital convertor-assisted phase-locked loop spur mitigation
US9490818B2 (en) 2013-11-27 2016-11-08 Silicon Laboratories Inc. Cancellation of delta-sigma quantization noise within a fractional-N PLL with a nonlinear time-to-digital converter
US9455728B2 (en) 2014-04-04 2016-09-27 International Business Machines Corporation Digital phase locked loop for low jitter applications
US9252790B2 (en) * 2014-04-11 2016-02-02 Qualcomm Incorporated Locking multiple voltage-controlled oscillators with a single phase-locked loop
DE102014108762B4 (de) * 2014-06-23 2023-11-16 Intel Corporation Eine Schaltung, ein Zeit-zu-Digital-Wandler, eine integrierte Schaltung, ein Sender, ein Empfänger und ein Sende-Empfangs-Gerät
JP6392592B2 (ja) * 2014-09-03 2018-09-19 旭化成エレクトロニクス株式会社 周波数シンセサイザ
US9231602B1 (en) * 2014-09-18 2016-01-05 Intel IP Corporation A-priori-probability-phase-estimation for digital phase-locked loops
EP3059857B1 (en) * 2015-02-17 2021-11-03 Nxp B.V. Time to digital converter and phase locked loop
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
JP2017011621A (ja) * 2015-06-25 2017-01-12 株式会社東芝 無線通信装置、集積回路および無線通信方法
US9634677B2 (en) * 2015-07-23 2017-04-25 Mediatek Inc. Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method
CN105610464A (zh) * 2015-12-21 2016-05-25 上海华测导航技术股份有限公司 数传机中发射机的两点注入式调制方法及系统
US10158366B2 (en) * 2016-02-24 2018-12-18 The Regents Of The University Of California Digital fractional-N PLL based upon ring oscillator delta-sigma frequency conversion
US9906230B2 (en) * 2016-04-14 2018-02-27 Huawei Technologies Co., Ltd. PLL system and method of operating same
US10009036B2 (en) * 2016-09-09 2018-06-26 Samsung Electronics Co., Ltd System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC)
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US9853650B1 (en) * 2016-11-21 2017-12-26 Realtek Semiconductor Corp. Method and apparatus of frequency synthesis
KR102577232B1 (ko) * 2016-11-28 2023-09-11 삼성전자주식회사 하이브리드 클럭 데이터 복원 회로 및 수신기
US10164649B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop
CN107026615B (zh) * 2017-03-07 2020-05-19 四川海格恒通专网科技有限公司 一种两点调制电路及其工作方法
US10355702B2 (en) * 2017-07-18 2019-07-16 Qualcomm Incorporated Hybrid phase-locked loop
WO2019022695A1 (en) * 2017-07-24 2019-01-31 Intel IP Corporation PHASE LOCKED LOOP AND ASSOCIATED METHOD
US10651858B2 (en) 2017-11-30 2020-05-12 Sony Corporation Synthesizer and phase frequency detector
GB2569794A (en) 2017-12-21 2019-07-03 Yoti Holding Ltd Biometric user authentication
US10511469B2 (en) 2018-02-20 2019-12-17 Sony Corporation Synthesizer
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration
US11095295B2 (en) 2018-06-26 2021-08-17 Silicon Laboratories Inc. Spur cancellation for spur measurement
US10659060B2 (en) 2018-09-27 2020-05-19 Silicon Laboratories Inc. Spur cancellation with adaptive frequency tracking
US10680622B2 (en) 2018-09-27 2020-06-09 Silicon Laboratories Inc. Spur canceller with multiplier-less correlator
US10819353B1 (en) 2019-10-04 2020-10-27 Silicon Laboratories Inc. Spur cancellation in a PLL system with an automatically updated target spur frequency
WO2021164881A1 (en) * 2020-02-21 2021-08-26 Telefonaktiebolaget Lm Ericsson (Publ) Hybrid analog/digital phase locked loop with fast frequency changes
US11038521B1 (en) 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
JP7301766B2 (ja) * 2020-03-04 2023-07-03 株式会社東芝 位相補正装置、測距装置及び位相変動検出装置
JP7301771B2 (ja) * 2020-03-19 2023-07-03 株式会社東芝 位相補正装置、測距装置及び位相変動検出装置
US11316522B2 (en) 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal
US11843387B1 (en) 2020-08-31 2023-12-12 Apple Inc. Tx-Rx synchronization for reflective optoelectronic systems in portable electronic devices
US11729880B1 (en) 2020-08-31 2023-08-15 Apple Inc. Arbitrary waveform generator for current-controlled elements in portable electronic devices
WO2022073617A1 (en) * 2020-10-09 2022-04-14 Telefonaktiebolaget Lm Ericsson (Publ) Digitally augmented analog phase locked loop with accurate bandwidth
US10979059B1 (en) * 2020-10-26 2021-04-13 Ciena Corporation Successive approximation register analog to digital converter based phase-locked loop with programmable range
CN113067656B (zh) * 2021-03-05 2022-08-09 北京邮电大学 一种时间频率同步传输装置
US11870451B1 (en) * 2022-12-20 2024-01-09 Viavi Solutions Inc. Frequency synthesizer using voltage-controlled oscillator (VCO) core of wideband synthesizer with integrated VCO

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757238A (en) * 1996-08-19 1998-05-26 International Business Machines Corporation Fast locking variable frequency phase-locked loop
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
JP2009027581A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
CN101510777A (zh) * 2008-02-14 2009-08-19 株式会社东芝 相位同步电路和接收器

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108833A (ja) 1981-12-23 1983-06-29 Fujitsu Ltd 位相同期ル−プ回路
JPS61274406A (ja) 1985-05-29 1986-12-04 Mitsubishi Electric Corp 位相ロツク回路
JPS62287717A (ja) 1986-06-06 1987-12-14 Matsushita Electric Ind Co Ltd デイジタル・アナログ変換回路
US5061925A (en) 1990-08-22 1991-10-29 Crystal Semiconductor Corporation Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections
JPH06291736A (ja) 1993-03-31 1994-10-18 Toshiba Corp 衛星放送受信回路の音声復調システム
JPH08139606A (ja) 1994-09-05 1996-05-31 Pioneer Electron Corp 信号処理回路
GB2293062B (en) 1994-09-09 1996-12-04 Toshiba Kk Master-slave multiplex communication system and PLL circuit applied to the system
EP0718963A1 (en) 1994-12-22 1996-06-26 AT&T Corp. Method and apparatus for broadband frequency modulation of a phase-locked frequency synthesizer
JPH08265149A (ja) 1995-03-23 1996-10-11 Hitachi Ltd 位相比較器及びこの位相比較器を用いた周波数シンセサイザ
US5999060A (en) 1998-03-30 1999-12-07 Zuta; Marc Digital frequency synthesizer system and method
EP0899866A1 (en) 1997-08-27 1999-03-03 Lsi Logic Corporation Reactive tuned oscillator using standard CMOS technology
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
GB2333190B (en) 1998-01-08 2002-03-27 Fujitsu Ltd Cell array circuitry
US6188288B1 (en) 1999-01-12 2001-02-13 Radiocom Corporation Fully integrated digital frequency synthesizer
US6094101A (en) 1999-03-17 2000-07-25 Tropian, Inc. Direct digital frequency synthesis enabling spur elimination
US6549152B1 (en) 1999-03-22 2003-04-15 Siemens Aktiengesellschaft 1-bit digital-analog converter to convert digital information into current and voltage pulses
FR2798791B1 (fr) 1999-09-17 2001-12-07 Thomson Csf Convertisseur numerique-analogique en courant
GB2354649A (en) 1999-09-22 2001-03-28 Cadence Design Systems Inc Method and apparatus for generating a modulated radio frequency output signal
US20010050598A1 (en) 2000-01-14 2001-12-13 Jean-Marc Mourant Band-Switched Integrated Voltage Controlled Oscillator
US6809598B1 (en) 2000-10-24 2004-10-26 Texas Instruments Incorporated Hybrid of predictive and closed-loop phase-domain digital PLL architecture
JP2002217737A (ja) 2001-01-18 2002-08-02 Sankyo Seiki Mfg Co Ltd Ｄａ変換システム、及びそれを用いたモータ制御装置
DE10108636A1 (de) 2001-02-22 2002-09-19 Infineon Technologies Ag Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation
DE10127612A1 (de) 2001-06-07 2003-01-02 Infineon Technologies Ag Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung
DE10147963A1 (de) 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
US6892057B2 (en) 2002-08-08 2005-05-10 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for reducing dynamic range of a power amplifier
US6700447B1 (en) 2002-09-06 2004-03-02 Telefonaktiebolaget Lm Ericsson (Publ) Trimming of a two point phase modulator
WO2004034564A2 (en) 2002-09-06 2004-04-22 Telefonaktiebolaget Lm Ericsson (Publ) Trimming of a two point phase modulator
DE10303405A1 (de) 2003-01-29 2004-08-19 Infineon Technologies Ag Vorrichtung und Verfahren zur Frequenzsynthese
US7349514B2 (en) * 2003-04-01 2008-03-25 Seiko Epson Corporation Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector
JP2005064896A (ja) * 2003-08-13 2005-03-10 Renesas Technology Corp 同期クロック発生回路
JP3934585B2 (ja) 2003-08-22 2007-06-20 松下電器産業株式会社 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
US7116183B2 (en) 2004-02-05 2006-10-03 Qualcomm Incorporated Temperature compensated voltage controlled oscillator
US7333582B2 (en) 2004-03-02 2008-02-19 Matsushita Electric Industrial Co., Ltd. Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
JP4437097B2 (ja) 2004-03-02 2010-03-24 パナソニック株式会社 ２点変調型周波数変調装置及び無線送信装置
US7084713B2 (en) 2004-03-29 2006-08-01 Qualcomm Inc. Programmable capacitor bank for a voltage controlled oscillator
JP2006050573A (ja) 2004-06-28 2006-02-16 Sanyo Electric Co Ltd 送信方法および装置ならびに受信方法および装置
US7154349B2 (en) 2004-08-11 2006-12-26 Qualcomm, Incorporated Coupled-inductor multi-band VCO
US8355465B2 (en) 2004-11-10 2013-01-15 Sige Semiconductor (Europe) Limited Driver circuit for driving a power amplifier
WO2006068237A1 (ja) 2004-12-24 2006-06-29 Matsushita Electric Industrial Co., Ltd. 位相変調装置、通信機器、移動体無線機、及び位相変調方法
TWI242930B (en) 2005-01-18 2005-11-01 Via Tech Inc Phase locked loop and applied loop filter thereof
US7706496B2 (en) 2005-01-31 2010-04-27 Skyworks Solutions, Inc. Digital phase detector for a phase locked loop
JP2008537425A (ja) 2005-04-18 2008-09-11 エヌエックスピー ビー ヴィ 位相ロックループ回路装置及びこれを利用したクロック信号発生方法
US7403750B2 (en) 2005-04-25 2008-07-22 Nokia Corporation Reuse of digital-to-analog converters in a multi-mode transmitter
US7268630B2 (en) 2005-04-25 2007-09-11 International Business Machines Corporation Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator
CN100583861C (zh) * 2005-04-27 2010-01-20 松下电器产业株式会社 双点调制型相位调制装置、双极调制发送装置、无线发送装置以及无线通信装置
US7522011B2 (en) 2005-08-15 2009-04-21 Nokia Corporation High pass modulation of a phase locked loop
US7230504B1 (en) 2005-08-31 2007-06-12 Silicon Laboratories, Inc. Controlled oscillator
US7280001B2 (en) 2005-09-14 2007-10-09 Silicon Laboratories Inc. Capacitor array segmentation
WO2007046159A1 (ja) 2005-10-17 2007-04-26 Matsushita Electric Industrial Co., Ltd. 電流加算型ｄａｃ
US7801262B2 (en) 2005-10-19 2010-09-21 Texas Instruments Incorporated All digital phase locked loop architecture for low power cellular applications
JP5027472B2 (ja) 2005-11-09 2012-09-19 ルネサスエレクトロニクス株式会社 発振器およびそれを用いた情報機器
CN101351967B (zh) 2005-12-28 2012-05-30 美国亚德诺半导体公司 针对数模转换器和低通滤波器组合连续时间级与开关电容级的架构
US7542519B2 (en) 2005-12-29 2009-06-02 Crestcom, Inc. Radio frequency transmitter and method therefor
US7345608B2 (en) 2005-12-30 2008-03-18 Mediatek Inc. Delta-Sigma DAC
US7443206B1 (en) 2006-01-06 2008-10-28 Sun Microsystems, Inc. High-frequency linear phase-frequency detector with wide-pulse outputs
US8143957B2 (en) 2006-01-11 2012-03-27 Qualcomm, Incorporated Current-mode gain-splitting dual-path VCO
EP1814230A1 (en) 2006-01-30 2007-08-01 Infineon Technologies AG Phase locked loop circuitry with digital loop filter
US7733985B2 (en) 2006-02-14 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-locked loop circuit with a mixed mode loop filter
DE102006011285B4 (de) 2006-03-10 2019-09-05 Intel Deutschland Gmbh Schwingkreisanordnung mit digitaler Steuerung, Verfahren zur Erzeugung eines Schwingungssignals und digitaler Phasenregelkreis mit der Schwingkreisanordnung
JP2007259122A (ja) 2006-03-23 2007-10-04 Renesas Technology Corp 通信用半導体集積回路
US7425874B2 (en) 2006-06-30 2008-09-16 Texas Instruments Incorporated All-digital phase-locked loop for a digital pulse-width modulator
US7809338B2 (en) 2006-08-29 2010-10-05 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
US7805122B2 (en) 2006-08-29 2010-09-28 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using digital mixing and weighting functions
US7936221B2 (en) 2006-09-15 2011-05-03 Texas Instruments Incorporated Computation spreading for spur reduction in a digital phase lock loop
GB0622945D0 (en) 2006-11-17 2006-12-27 Zarlink Semiconductor Inc Fractional digital PLL
US7764127B2 (en) 2006-11-30 2010-07-27 Qualcomm, Incorporated High resolution digitally controlled oscillator
US7535311B2 (en) 2006-11-30 2009-05-19 Infineon Technologies Ag Direct wideband modulation of a frequency synthesizer
US7414557B2 (en) 2006-12-15 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
WO2008102583A1 (ja) * 2007-02-23 2008-08-28 Nec Corporation 半導体装置
US20080205571A1 (en) 2007-02-27 2008-08-28 Khurram Muhammad System and Method for Time Aligning Signals in Transmitters
US8334725B2 (en) 2007-04-11 2012-12-18 Mediatek Inc. Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
US7595702B2 (en) 2007-07-05 2009-09-29 Panasonic Corporation Modulation apparatus capable of correcting non-linearity of voltage controlled oscillator
US7548123B2 (en) 2007-07-13 2009-06-16 Silicon Laboratories Inc. Dividerless PLL architecture
US8193866B2 (en) 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop
US7728690B2 (en) 2007-10-19 2010-06-01 Qualcomm, Incorporated Method and apparatus for compensating for tuning nonlinearity of an oscillator
JP2009105651A (ja) 2007-10-23 2009-05-14 Panasonic Corp Ｐｌｌ回路及び無線通信システム
US20090108891A1 (en) 2007-10-26 2009-04-30 Matsushita Electric Industrial Co., Ltd. Bandwidth control in a mostly-digital pll/fll
KR101224890B1 (ko) 2007-11-05 2013-01-22 삼성전자주식회사 투 포인트 모듈레이션을 수행하는 위상 동기 루프 회로 및그 이득 조정 방법
US8433025B2 (en) 2008-01-04 2013-04-30 Qualcomm Incorporated Digital phase-locked loop with gated time-to-digital converter
US7583152B2 (en) 2008-01-04 2009-09-01 Qualcomm Incorporated Phase-locked loop with self-correcting phase-to-digital transfer function
US7999622B2 (en) 2008-01-10 2011-08-16 The Regents Of The University Of California Adaptive phase noise cancellation for fractional-N phase locked loop
JP4729054B2 (ja) 2008-01-28 2011-07-20 株式会社東芝 通信用半導体集積回路
US8154351B2 (en) 2008-02-21 2012-04-10 Skyworks Solutions, Inc. Voltage-controlled oscillator and gain calibration technique for two-point modulation in a phase-locked loop
US7612617B2 (en) 2008-03-01 2009-11-03 Skyworks Solutions, Inc. Voltage-controlled oscillator gain calibration for two-point modulation in a phase-locked loop
US8022849B2 (en) 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
US8134411B2 (en) 2008-04-17 2012-03-13 Texas Instruments Incorporated Computation spreading utilizing dithering for spur reduction in a digital phase lock loop
US8090068B2 (en) * 2008-04-22 2012-01-03 Qualcomm, Incorporated System and method of calibrating power-on gating window for a time-to-digital converter (TDC) of a digital phase locked loop (DPLL)
US7859344B2 (en) * 2008-04-29 2010-12-28 Renesas Electronics Corporation PLL circuit with improved phase difference detection
US7760042B2 (en) 2008-06-26 2010-07-20 Infineon Technologies Ag Phase locked loop based frequency modulator with accurate oscillator gain adjustment
US7974807B2 (en) 2008-09-18 2011-07-05 Qualcomm Incorporated Adaptive calibration for digital phase-locked loops
US20100135368A1 (en) 2008-12-02 2010-06-03 Texas Instruments Incorporated Upsampling/interpolation and time alignment mechanism utilizing injection of high frequency noise
TWI364169B (en) * 2008-12-09 2012-05-11 Sunplus Technology Co Ltd All digital phase locked loop circuit
JP5284131B2 (ja) * 2009-02-04 2013-09-11 株式会社東芝 位相同期回路及びこれを用いた受信機
JP2010237172A (ja) 2009-03-31 2010-10-21 Toshiba Corp Ｆｍｃｗ信号生成回路
US8076960B2 (en) 2009-04-29 2011-12-13 Qualcomm Incorporated Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter
US8433026B2 (en) 2009-06-04 2013-04-30 Qualcomm Incorporated Multi-rate digital phase locked loop
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8634512B2 (en) 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
JP5566974B2 (ja) 2011-08-29 2014-08-06 株式会社東芝 信号生成回路、発振装置、レーダー装置
JP5839927B2 (ja) 2011-10-13 2016-01-06 ルネサスエレクトロニクス株式会社 ディジタル制御発振装置および高周波信号処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757238A (en) * 1996-08-19 1998-05-26 International Business Machines Corporation Fast locking variable frequency phase-locked loop
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
JP2009027581A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
CN101510777A (zh) * 2008-02-14 2009-08-19 株式会社东芝 相位同步电路和接收器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WANG PING-YING等: "A Fractional Spur Reduction Technique for RF TDC-Based All Digital PLLs", 《SOLID-STATE CIRCUITS CONFERENCE, 2008. ESSCIRC 2008. 34TH EUROPEAN》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684436A (zh) * 2012-09-10 2014-03-26 国际商业机器公司 锁相环电路和使用锁相环来生成时钟信号的方法
CN104639157A (zh) * 2013-11-14 2015-05-20 富士通半导体股份有限公司 定时调整电路和半导体集成电路装置
CN104639157B (zh) * 2013-11-14 2018-07-06 株式会社索思未来 定时调整电路和半导体集成电路装置
CN105897259A (zh) * 2015-02-17 2016-08-24 恩智浦有限公司 时间数字转换器和锁相环
CN107294532A (zh) * 2017-06-22 2017-10-24 上海兆芯集成电路有限公司 防死锁电路系统和方法
CN109239676A (zh) * 2018-08-24 2019-01-18 瑞达微（北京）科技有限责任公司 一种调频连续波产生装置
CN111800127A (zh) * 2020-08-11 2020-10-20 南京矽典微系统有限公司 锁相环电路

Also Published As

Publication number Publication date
EP2510621B1 (en) 2014-06-18
US8339165B2 (en) 2012-12-25
US8884672B2 (en) 2014-11-11
KR20120101536A (ko) 2012-09-13
US20130181756A1 (en) 2013-07-18
CN102648581B (zh) 2015-11-25
JP5661793B2 (ja) 2015-01-28
US20110133799A1 (en) 2011-06-09
WO2011071954A1 (en) 2011-06-16
JP2013513343A (ja) 2013-04-18
KR101470938B1 (ko) 2014-12-09
EP2510621A1 (en) 2012-10-17
TW201131988A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
CN102648581A (zh) 可配置数字模拟锁相环路
CN102656804B (zh) 具有用于模拟积分的数字补偿的锁相环路
CN101013893B (zh) 频率合成器
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
US7772900B2 (en) Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators
CN101116248B (zh) 锁相环系统及其实现方法
US9225345B2 (en) Charge pump calibration for dual-path phase-locked loop
CN103297046A (zh) 一种锁相环及其时钟产生方法和电路
SE516301C2 (sv) N-fraktionell frekvenssyntes med restfelsrättning
US20050046452A1 (en) All digital PLL trimming circuit
KR101611814B1 (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
WO2010096832A2 (en) Symmetric load delay cell oscillator
CN102647185A (zh) 内置抖动测试功能的时钟与数据恢复电路及其方法
CN105187055A (zh) 具有宽带宽的锁相环电路
US7696831B2 (en) Phase locked loop and method for controlling the same
CN104104385A (zh) 一种高精度锁相环和锁相方法
CN104052470B (zh) 电荷泵锁相环、电容倍增方法及数控回路滤波器
CN105634443A (zh) 时钟产生装置与其小数分频器
US8130048B2 (en) Local oscillator
CN203313155U (zh) 一种锁相环及其时钟产生电路
US8368443B1 (en) Differential charge pump circuit
CN108988853B (zh) 数字辅助锁定电路
CN115714596A (zh) 一种时钟数据恢复电路、显示芯片及显示设备
US9742414B2 (en) Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop
US8269533B2 (en) Digital phase-locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant