CN101351967B - 针对数模转换器和低通滤波器组合连续时间级与开关电容级的架构 - Google Patents

Abstract

数模转换器(DAC)包括第一连续时间级，该第一连续时间级接收与数字信号相关联的输入信号并对输入信号执行连续时间数模转换运算。该第一连续时间级输出第一输出信号。第二开关电容级接收第一输出信号并执行该第一输出信号的开关电容滤波。第二开关电容级输出第二输出信号，该信号被发送给低通滤波器以形成与数字信号相关联的连续模拟信号。

Description

针对数模转换器和低通滤波器组合连续时间级与开关电容级的架构

优先权信息

本申请要求来自2005年12月28日提交的美国临时申请S/N 60/754,405的优先权，该申请通过引用全部结合于此。

发明背景

本发明涉及数模转换器(DAC)领域，尤其涉及针对数模转换器(DAC)和低通滤波器组合连续时间级与开关电容级。

音频信号越来越多地作为数字音频信号被储存于CD、计算机硬盘驱动器、以及诸如MP3设备的便携式音乐播放器。所储存的数字信号通常被储存为一系列原始模拟声音的数字字(digital word)样本。这种数字音频信号需要被转换成相应的模拟信号，以应用于诸如扩音器和耳机的音频换能器，并且也常常应用于放大、混音、开关、或滤波级。

实现这种转换同时保持低失真和其它所需特性的各种方法是公知的。图1A示出其中来自诸如CD播放器的数字源1的数字N位采样信号直接输入到包括电阻器网络的N位DAC2的一种方法。这给出量化到2^N电压电平并以音频采样速率采样并保持的中间模拟信号；该信号然后被传递通过低通滤波器3a以给出平滑的模拟波形。因为音频采样速率通常仅为44.1kHz或48kHz，所以快速滚降滤波器3a需要以20kHz传递信号但以大约44.1kHz-20kHz＝24kHz衰减信号，以便于避免混叠效应。同样，DAC 2需要具有全分辨率的数字字以便于获得大约-100dB的失真，需要线性失真比16位好的DAC 2，这是困难、昂贵且消耗功率的。然而，对于低性能的应用，比方说电话，该技术可能是适当的。如所指明地，该DAC可包括如图所示的电阻器串和选择开关，或者可选择地包括可选择并行电流源的阵列、或如所公知的开关电容电路。

图1B示出一备选方案。来自数字源1的该N位数字字输入到数字Δ-∑调制器4，该调制器4以高得多的采样速率(例如6MHz)输出单个位的数字流。所引入的量化噪音被光谱成形，以将其移出音频频带。DAC 4现在仅需要是简单的1位DAC，实际上是两个电压电平之间的开关。其双电平输出然后需要滤波，但抗混叠要求在给定较高采样速率的情况下也宽松得多，从而可实现更简单、更便宜的滤波器3b。在各个实现中，DAC开关可将电压驱动到后面滤波器的电阻器，或者可控制开关电容滤波器中电容器的开关，或者可控制馈入后面滤波器中的电流源。

图1C示出另一备选方案，其中使用多位(n位)Δ-∑转换器6。该多位输出具有比单个位实现少的带内量化噪声，从而对给定时钟频率允许较佳性能，并且比1位方案对时钟抖动较不敏感。电阻器网络DAC 7可如所示地被用来生成n位采样模拟中间信号，尽管在实际实现中可使用开关电容或开关电流电路。平滑滤波器3c之前的中间波形具有较少的频带外量化噪音，从而进一步简化对该滤波器的要求。因为较高的采样速率，所以诸如动态元件匹配的公知技术可被用于将因n位DAC 7的构成元件的失配所引起的失真分量移出音频频带。

术语“Δ-∑”，如在本文中使用的例如“Δ-∑调制器”或“Δ-∑转换器”或“Δ-∑比特流”在此被用来包括任何类似方案，诸如“噪音形成电路”，该电路取得低采样速率、大比特宽度的数据输入数据流，并输出高采样速率、小比特宽度的数据流，从而常常但并非必然成形所得额外量化噪音的频谱以使其落在感兴趣的信号频带之外。

在各个以上系统中，需要单位或多位的DAC(2，4，6)，还需要用于平滑输出波形的滤波器(3a，3b，3c)。通常现在DAC和滤波器适用CMOS集成电路技术实现。DAC和滤波器可使用开关电容技术来实现，尽管滤波的部分或全部可仅使用芯片上或芯片外的CMOS运算放大器与无源电阻器和电容器来实现。

发明内容

根据本发明的一方面，提供了一种数模转换器(DAC)。该DAC包括第一连续时间级，该第一连续时间级接收与数字信号相关联的输入信号并对输入信号执行连续时间数模转换运算。该第一连续时间级输出第一输出信号。第二开关电容级接收第一输出信号并执行该第一输出信号的开关电容滤波。第二开关电容级输出与数字信号相关联的连续模拟信号。

根据本发明的一方面，提供了一种形成数模转换器(DAC)的方法。该方法包括提供第一连续时间级，该第一连续时间级接收与数字信号相关联的输入信号并对输入信号执行连续时间数模转换运算。该第一连续时间级输出第一输出信号。此外，该方法还包括提供第二开关电容级，该第二开关电容级接收第一输出信号并执行该第一输出信号的开关电容滤波。第二开关电容级输出与数字信号相关联的连续模拟信号。

根据本发明的一方面，提供了一种执行数模转换的方法。该方法包括接收与数字信号相关联的输入信号，并对该输入信号执行连续时间数模转换运算。第一输出信号被输出。开关电容滤波对该第一输出信号执行。此外，该方法包括输出与数字信号相关联的连续模拟信号。

附图简要说明

图1A是示出其中数字N位采样信号(字)被直接输入到N位DAC的数模转换器配置的示意图；图1B是示出其中数字Δ-∑单位数字比特流被施加于1位DAC的一备选配置的示意图；图1C是示出其中多位(n位)Δ-∑比特流被施加于n位DAC的又一备选配置的示意图；

图2是根据本发明使用的数模转换器(DAC)的流程图概览；

图3是示出根据本发明使用的创造性二阶滤波器配置的细节的示意图。

具体实施方式

本发明提供了一种解决与数模转换相关联的难题的新颖方法。本发明使连续时间滤波器配置纳入所公知的开关电容架构，以有助于处理数字调制器所接收的数据。

图2是根据本发明使用的数模转换器(DAC)2的流程图概览。DAC 20包括两侧，即数字部分35和模拟部分36，它们用于执行数模转换。在数字部分35，数字信号38由DAC 20通过∑-Δ调制器22接收。该∑-Δ调制器22取得具有低采样速率、大比特宽度数据的数字信号38，并提供具有高采样速率、小比特宽度的输出信号34，从而常常但并非必然成形所得额外量化噪音的频谱以使其落在感兴趣的信号频带之外。扰频器24接收输出信号34，并提供与改变数据单元的选择以实现输出信号34的给定值的电平相关联的输出信号37。扰频器24在伪随机基础上选择数据单元的不同组合以获得驱动模拟侧36的所需信号电流。

在模拟部分36上，它包括二阶低通滤波器装置27，该二阶低通滤波器装置27包括第一连续时间级26和第二开关电容级30。第一连续时间级26接收输出信号37并使用连续时间∑-Δ调制器中常用的连续时间电路执行过滤。第一连续时间级26然后输出模拟信号31。注意，这种连续时间架构可在噪音混音信号芯片中实现较高的信噪性能，因为它们对瞬变和基片噪音较不敏感。第二开关电容级30接收输出信号31，并执行通常由在∑-ΔDAC中使用的开关电容电路所执行的滤波操作。该第二开关电容级30对输出器件32输出连续信号39。

本发明将第一连续时间级26和第二开关电容级30组合在一起。第一连续时间级26获得比全开关电容设计所实践的更高的信噪性能。全开关电容架构将对瞬变和基片噪音更为敏感。这使得难以在将它们用于包括数字电路的混音信号芯片时改进其信噪比性能。第二开关电容级30以比第一连续时间级26低的成本和比其小的面积添加附加的低通滤波。

图3是示出根据本发明使用的创造性二阶滤波器配置的细节的示意图。第一连续时间级42包括用来驱动放大器A2的倒相和非倒相输入节点的开关电流源46。开关电流源46接收由图2所示的扰频器产生的信号64作为输入，并提供两个输出信号66和68。基于输入信号64，开关电流源46指示相应电容器C1和C2充电。注意，输出信号66被耦合到运算放大器A2的倒相输入节点，而开关68被耦合到运算放大器A2的非倒相输入节点。

电容器C1被耦合到运算放大器A2的倒相输入节点和非倒相输出节点。电阻器R4耦合到运算放大器A2的倒相输入节点。

电容器C2被耦合到运算放大器A2的非倒相输入节点和倒相输出节点。电阻器R3耦合到运算放大器A2的非倒相输入节点。

第二开关电容级44接收运算放大器A2的倒相输出节点和非倒相输出节点作为输入。开关66和68被耦合到运算放大器A2的非倒相和倒相输出节点。电容器C3被耦合到开关66而电容器C4被耦合到开关68。注意，开关66和68部分地基于它们所接收到的信号来开或关。同样，当开关66和68闭合时，两个电容器C3和C4相应地充电，直到其相应开关66和68打开使它们放电。然而，开关66和68从不同时开关。

电容器C3经由开关56被耦合到运算放大器A3的倒相输入节点。充电电容器C5被耦合到运算放大器A3的倒相输入节点和非倒相输出节点。电阻器R4的另一端被耦合到运算放大器A3的非倒相输出节点。

电容器C4经由开关58被耦合到运算放大器A3的倒相输入节点。充电电容器C6被耦合到运算放大器A3的非倒相输入节点和倒相输出节点。电阻器R3的另一端被耦合到运算放大器A3的倒相输出节点。

在对电容器C5和C6充电时，一组开关5被置于第二开关电容级44中的各处。这些开关5的组接收时钟信号CLK，该时钟信号CLK指示何时这些开关同时开关。

注意，开关5、52、54、56、58、66和68接收确定这些相应开关何时将开或关的相应时钟信号。

电阻器R3和R4也被安置成在第一时间连续级42提供RC滤波器配置，并有助于提供由运算放大器A3输出的稳定连续信号74。

本发明通过引入具有连续时间和开关电容架构的两级低通滤波器配置，提供执行数模转换的新颖方法。此外，本发明提高了信噪比性能，这对全开关电容设计是实用的，并提供比常规连续时间设计成本低、面积小的附加低通滤波。

尽管本发明已参照其若干优选实施例示出和描述，但可在其中对其形式和细节作出各种改变、省略和添加，而不背离本发明的精神和范围。

Claims (17)

1.一种数模转换器，包括：

第一连续时间级，所述第一连续时间级接收与数字信号相关联的输入信号并对所述输入信号执行连续时间数模转换运算，所述第一连续时间级输出第一输出信号；以及

第二开关电容级，所述第二开关电容级接收第一输出信号并对所述第一输出信号执行开关电容滤波，所述第二开关电容级输出与所述数字信号相关联的连续模拟信号。

2.如权利要求1所述的数模转换器，其特征在于，所述第一连续时间级和所述第二开关电容级形成二阶低通滤波器配置。

3.如权利要求1所述的数模转换器，其特征在于，还包括数字调制器，所述数字调制器接收具有低采样速率、大比特宽度数据的所述数字信号并向扰频器提供具有高采样速率、小比特宽度的第三输出信号，其中所述扰频器接收所述第三输出信号，通过在伪随机基础上选择数据单元的不同组合以获得驱动所述第一连续时间级的所需信号电流来输出第四输出信号，其中所述第四输出信号构成所述与数字信号相关联的输入信号。

4.如权利要求3所述的数模转换器，其特征在于，所述数字调制器包括∑-Δ调制器。

5.如权利要求1所述的数模转换器，其特征在于，所述第一连续级包括多个RC滤波器配置。

6.如权利要求1所述的数模转换器，其特征在于，所述第二开关电容级包括其中设置有多个电容器以使其相应电荷充电和放电的电路配置。

7.如权利要求5所述的数模转换器，其特征在于，所述第一连续级包括用以操作所述RC滤波器配置的运算放大器。

8.如权利要求6所述的数模转换器，其特征在于，所述第二开关电容级包括有助于对所述电容器充电和放电的运算放大器。

9.一种形成数模转换器的方法，包括：

提供第一连续时间级，所述第一连续时间级接收与数字信号相关联的输入信号并对所述输入信号执行连续时间数模转换运算，所述第一连续时间级输出第一输出信号；以及

提供第二开关电容级，所述第二开关电容级接收所述第一输出信号并对所述第一输出信号执行开关电容滤波，所述第二开关电容级输出与所述数字信号相关联的连续模拟信号。

10.如权利要求9所述的方法，其特征在于，所述第一连续时间级和所述第二开关电容级形成二阶低通滤波器配置。

11.如权利要求9所述的方法，其特征在于，还包括数字调制器接收具有低采样速率、大比特宽度数据的所述数字信号，向扰频器提供具有高采样速率、小比特宽度的第三输出信号；以及所述扰频器接收所述第三输出信号，并通过在伪随机基础上选择数据单元的不同组合以获得驱动所述第一连续时间级的所需信号电流来输出第四输出信号，其中所述第四输出信号构成所述与数字信号相关联的输入信号。

12.如权利要求11所述的方法，其特征在于，所述数字调制器包括∑-Δ调制器。

13.如权利要求9所述的方法，其特征在于，所述第一连续级包括多个RC滤波器配置。

14.如权利要求9所述的方法，其特征在于，所述第二开关电容级包括其中设置有多个电容器以使其相应电荷充电和放电的电路配置。

15.如权利要求13所述的方法，其特征在于，所述第一连续级包括用以操作所述RC滤波器配置的运算放大器。

16.如权利要求14所述的方法，其特征在于，所述第二开关电容级包括有助于对所述电容器充电和放电的运算放大器。

17.一种执行数模转换的方法，包括：

接收与数字信号相关联的输入信号，

对所述输入信号执行连续时间数模转换运算；

输出第一输出信号；

对所述第一输出信号执行开关电容滤波；以及

输出与所述数字信号相关联的连续模拟信号。

Images