CN1203484A - 具有较高线性的数-模转换器件 - Google Patents
具有较高线性的数-模转换器件 Download PDFInfo
- Publication number
- CN1203484A CN1203484A CN98109326A CN98109326A CN1203484A CN 1203484 A CN1203484 A CN 1203484A CN 98109326 A CN98109326 A CN 98109326A CN 98109326 A CN98109326 A CN 98109326A CN 1203484 A CN1203484 A CN 1203484A
- Authority
- CN
- China
- Prior art keywords
- modulator
- separately
- adder
- digital
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本专利申请涉及一个基于第二级别的二个三角形求和调制器(F1,F2)的模—数转换器,他们级连并且经过积分器(9,10)反馈,其中第一个调制器具有一个带有仅三阶的量化器,该量化器的输出信号经过三阶模—数转换器(3DA)和一低通滤波器(TP)提供一模拟信号(A)。这里有利的是特别高的线性,好的稳定性和针对脉冲频率的相对大的带宽。
Description
在常规的转换器上,具有管线结构或具有逐渐近似法,可是在称作三角形求和转换器(Delta-Sigma-Wandler)上,具有较高数目量化级的量化器基于电阻网络系统中或具有分布电容的相应网络系统中的元件公差而产生线性问题。通过三角形求和转换器,在称作梳状滤波器(noise-shaping-Filter)的基础上,在1位的输出字宽的情况下可以实现极限线性,并且电阻或电容的平衡不需要特别的措施。可是在相同的信息通过量的情况下,量化器的一个低的输出位宽要求一较高的脉冲频率,可是其由于工艺的原因不能随意增高。为了在一确定的脉冲频率下得到一尽可能高的带宽,需要三级或更高级的梳状滤波器,可是正如实践中指出的,其甚至在较多位的输出字宽的情况下导致不稳定性。
在由Rudy Van De Plassche所著Boston/dordrecht/London,K1uwer Academic出版的著作″集成模数和数模转换器″中的第10章的367至381页公开了第一、第二、第三和更高级别的所谓梳状滤波器。
在美国专利文献5,392,040中公开了在三角形求和D/A转换器中使用的位压缩电路,其中用较小的字宽转换量化数据中的取样数据,并且通过一梳状滤波器再现量化噪声。
基于本发明的任务在于:给出一个数—模转换的器件,其在工作方式中绝对稳定,在一定的脉冲频率下其具有一尽可能高的带宽,并且具有特别高的线性特征。
根据本发明通过在权利要求1中给出的特征解决这个任务。权利要求2至4涉及了本发明的有益改进。
下面借助优选的实施例详细说明本发明。同时指出;
图1本发明的优选实施例的方框图,
图2 图1的一部分的详细电路图。
在图1中说明了一个根据本发明的数—模转换器件的优选实施例,该转换器件具有第二级别的二个三角形求和调制器(梳状滤波器)F1和F2。在转换器输入端D上的一数字信号,例如其包括16位,在这提供给第一调制器F1,形成一个调制器输出信号Y和二个区位B1、
B2,其借助于一仅三阶的数—模转换器3DA和一个后接的低通滤波器TP可以转换成一个模拟输出信号A。此外,从调制器F1中在节点K上耦合出一信号,其用作第二调制器F2的输入信号。调制器F2具有一反馈输出端RA,其经过二个互相连接的微分器9和10与调制器F1的一反馈输入端RE相连接。
调制器F1具有一个第一加法器1,其带有三个输入端,其中一个正输入端与转换器输入端D相连接,其中一个负输入端与反馈端RE相连接,其输出端与一个具有二个输入端的第二加法器2的一正输入端相连接。加法器2的输出端提供一个信号W,并且与三阶量化器3的输入端相连接,该量化器形成输出信号Y和区域位B1和B2,其中位B1和B2给出在量化器上存在三个级别的哪一级。该量化器例如在其输出端Y提供值1、0或-1作为数字值。在一个第三加法器4中输入信号W与量化器3的输出信号Y比较,其中加法器的输入信号带有负号,加法器4的输出信号Y带有正号。加法器4的输出端经过一延迟单元5与节点K连接,该节点就其而言经过一个具有一放大因数2的放大器6而与加法器2的一负输入端相连接,以及经过另一延迟单元7而与加法器1的正输入端相连接。在X位的输入字宽下调制器F1至少设计为X+3位,因此不产生溢出。
基于调制器F1建立调制器F2,其中用1’...7’带替1...7来标明相应的部件,其中量化器3’可以具有一较高的级数,例如5级,因为这里级数不进行转换器的线性化,而用增加的级数来改善稳定度。在5级的情况下量化器例如在其输出端可以提供值1;0.5;0;-0.5;-1作为数字值。二个调制器F1和F2连接成级联,也就是说节点K与加法器1’的正输入端相连接。该加法器在调制器F1中用1标明,并且使用数字输入信号D。在调制器F2中量化器3’的输出端提供反馈输出信号RA。在转换器的输入端上X位的输入字宽情况下,调制器F2在全分辨率下必需设计成至少X+3+8位,因此不产生溢出。可是在调制器F2中仅仅必需处理的最高有效的X+3位是足够的,因为借此仅次要地降低了信噪比。
假设,量化器3量引起化噪声E1,量化器3’引起化噪声E2,因此可以通过方程式:
Y(z)=D(z)+(1-z)3*E1(z)+(1-z)4*E2(z)给出二个调制器F1和F2互连的转移函数。由此得出,衰减了第三级量化器3的量化噪声,并且完全因此获得了量化器的响应。
图2说明了三阶数—模转换器3DA和低通滤波器TP的优选实施例。这里三阶数—模转换器3DA仅仅包括一个通过位B1控制的开关S1,一个通过位B2控制的开关S2和二个相等的电阻R1和R2,其中正的基准电压Vref经过开关S1和电阻R1以及负的基准电压Vref经过开关S2和电阻R2可以分别接到输出端A3上,其自己与低通滤波器以积分器的形式连接。积分器具有例如一运算放大器OA,并在其输出端上提供一个模拟信号A,该模拟信号经过一个电容
C反馈到输入端A3上。如果二个位B1和B2二者都等于1或0,那么输入端A3上的电压为0伏,如果位B1=1和位B2=0,那么输入端A3上的是+Vref,如果位B2=1和位B1=0,那么输入端A3上的是-Vref。如果图2的电路不用电阻而用分布电容(SC-技术)实现,则给出具有仅仅一个唯一的分布电容的电路代替还带有公差的二个电阻R1和R2的电路,因此实现了最高标准的线性。
Claims (4)
1.数—模转换器件,
—其中,含有第二级别的第一个和第二个三角形求和调制器(F1,F2),第一个和第二个微分器(9,10),一个三阶数—模转换器(3DA)和一个低通滤波器(TP),其中低通滤波器(TP)的输出信号同时作为该器件的输出信号(A),同时一数字输入信号(D)被供给第一个调制器(F1),
—其中,第一个调制器的第一和第二延迟级(5,7)之间的信号(K)被供给第二调制器(F2)的输入端,
—其中,第二个调制起的输出信号(RA)经过二个互相连接的微分器(9,10)被供给第一个调制器的一个反馈输入端(RE),
—其中,在第一个调制器中含有一个三阶量化器(3),其提供第一和第二区域位(B1,B2),由三阶数—模转换器把他们转换成模拟信号(A3),并把该模拟信号提供给低通滤波器(TP)。
2.如要求1的器件,
其中,不仅第一个调制器(F1)而且第二个调制器(F2)具有按次序串联的各自的第一加法器(1,1’)、各自的第二加法器(2,2’)和各自量化器(3,3’),在第三加法器(4,4’)上比较该量化器的输入和输出信号,该比较信号经过各自的第一延迟级(5,5’)和一各自的放大器(6,6’)被供给各自的第二加法器(2),以及经过各自的第一延迟级和该各自延迟级(7,7’)被供给各自的第一加法器。
3.如要求1或2的器件,
其中,以这样的方式形成三阶模—数转换器(3DA)和低通滤波器(TP),预先规定一运算放大器(OA),其输出端同样形成该器件的输出端(A),其经过一个电容C反馈到运算放大器的反向输入端(A3),同时,该输入端不仅经过一个由第一个区域位(B1)控制的第一开关(S1)和一个电阻(R1)可以与一个正的基准电压(Vref)相连接,而且经过一个由第二个区域位(B2)控制的第二开关(S2)和一个第二电阻(R2)可以与一个负的基准电压(-Vref)相连接。
4.如要求1或2的器件,
其中,形成具有接连电容的三阶模—数转换器(3DA),其中通过区域位(B1,B2)控制开关,并且通过一个运算放大器(OA)形成低通滤波器(TP),该运算放大器(OA)经过一个电容(C)反馈到其反向输入端(A3)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722434A DE19722434C1 (de) | 1997-05-28 | 1997-05-28 | Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität |
DE19722434.2 | 1997-05-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1203484A true CN1203484A (zh) | 1998-12-30 |
Family
ID=7830798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98109326A Pending CN1203484A (zh) | 1997-05-28 | 1998-05-27 | 具有较高线性的数-模转换器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6067036A (zh) |
EP (1) | EP0881777B1 (zh) |
CN (1) | CN1203484A (zh) |
DE (2) | DE19722434C1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1938954B (zh) * | 2004-03-29 | 2011-09-28 | Nxp股份有限公司 | 减少符号间干扰的方法,执行该方法的希格码-德尔塔变换器 |
CN107707259A (zh) * | 2017-11-01 | 2018-02-16 | 兰州大学 | 一种模拟信号采样与重构的方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3515959B2 (ja) * | 1998-11-20 | 2004-04-05 | インフィニオン テクノロジーズ アクチエンゲゼルシャフト | ディジタル信号を量子化し、量子化雑音を濾波するための回路配置 |
DE19937246B4 (de) | 1999-08-06 | 2005-12-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
JP4353598B2 (ja) * | 1999-12-09 | 2009-10-28 | セイコーNpc株式会社 | デルタシグマd/a変換器 |
JP2001251190A (ja) * | 2000-03-08 | 2001-09-14 | Nippon Precision Circuits Inc | デルタシグマd/a変換器 |
KR100365136B1 (ko) * | 2000-06-23 | 2003-01-24 | 네오피델리티 주식회사 | 실계수 디지털 잡음성형필터 및 그 제조방법 |
US6920182B2 (en) | 2001-01-09 | 2005-07-19 | Microtune (Texas), L.P. | Delta-sigma modulator system and method |
US6498574B2 (en) | 2001-05-25 | 2002-12-24 | Infineon Technologies North America Corp. | Digital-to-analog converter with constant bias voltage |
JP4214850B2 (ja) * | 2002-08-20 | 2009-01-28 | ソニー株式会社 | ディジタル信号処理装置及びディジタル信号処理方法 |
US7034730B2 (en) * | 2003-10-03 | 2006-04-25 | Wright State University | Pipelined delta sigma modulator analog to digital converter |
US7362253B2 (en) * | 2005-09-26 | 2008-04-22 | Supertex, Inc. | Introduction to R2RC D/A converter |
US7782237B2 (en) * | 2008-06-13 | 2010-08-24 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor sensor circuit arrangement |
TWI416879B (zh) * | 2010-01-18 | 2013-11-21 | Univ Nat Chiao Tung | Digital analog conversion device |
RU182313U1 (ru) * | 2018-05-31 | 2018-08-14 | Федеральное государственное бюджетное образовательное учреждение высшего образования "МИРЭА - Российский технологический университет" | Цифровой сигма-дельта модулятор для управления силовыми транзисторами |
US20240039554A1 (en) * | 2022-07-29 | 2024-02-01 | Cisco Technology, Inc. | Error cancellation delta-sigma dac with an inverting amplifier-based filter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4704600A (en) * | 1985-02-04 | 1987-11-03 | Nippon Telegraph And Telephone Corporation | Oversampling converter |
US4876543A (en) * | 1988-05-31 | 1989-10-24 | Motorola, Inc. | Multi-rate cascaded noise shaping modulator |
US5028924A (en) * | 1990-03-02 | 1991-07-02 | Motorola, Inc. | Digital correction of gain mismatch in a sigma delta modulator |
US5191332A (en) * | 1991-02-11 | 1993-03-02 | Industrial Technology Research Institute | Differentiator/integrator based oversampling converter |
US5392040A (en) * | 1992-02-24 | 1995-02-21 | Sanyo Electric Co., Ltd. | Bit compression circuit used for a delta sigma type digital-to-analog converter |
US5231395A (en) * | 1992-03-30 | 1993-07-27 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced distortion |
US5235334A (en) * | 1992-03-30 | 1993-08-10 | Motorola, Inc. | Digital-to-analog converter with a linear interpolator |
US5583501A (en) * | 1994-08-24 | 1996-12-10 | Crystal Semiconductor Corporation | Digital-to-analog converter with digital linearity correction |
US5608401A (en) * | 1994-12-28 | 1997-03-04 | Lucent Technologies Inc. | Three-level digital-to-analog converter for low-power consumption |
-
1997
- 1997-05-28 DE DE19722434A patent/DE19722434C1/de not_active Expired - Fee Related
-
1998
- 1998-04-22 DE DE59802609T patent/DE59802609D1/de not_active Expired - Fee Related
- 1998-04-22 EP EP98107367A patent/EP0881777B1/de not_active Expired - Lifetime
- 1998-05-04 US US09/071,151 patent/US6067036A/en not_active Expired - Lifetime
- 1998-05-27 CN CN98109326A patent/CN1203484A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1938954B (zh) * | 2004-03-29 | 2011-09-28 | Nxp股份有限公司 | 减少符号间干扰的方法,执行该方法的希格码-德尔塔变换器 |
CN107707259A (zh) * | 2017-11-01 | 2018-02-16 | 兰州大学 | 一种模拟信号采样与重构的方法 |
CN107707259B (zh) * | 2017-11-01 | 2020-11-03 | 兰州大学 | 一种模拟信号采样与重构的方法 |
Also Published As
Publication number | Publication date |
---|---|
US6067036A (en) | 2000-05-23 |
EP0881777A2 (de) | 1998-12-02 |
EP0881777A3 (de) | 2000-06-07 |
EP0881777B1 (de) | 2002-01-16 |
DE59802609D1 (de) | 2002-02-21 |
DE19722434C1 (de) | 1998-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1203484A (zh) | 具有较高线性的数-模转换器件 | |
US5550544A (en) | Signal converter, noise shaper, AD converter and DA converter | |
US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
JP2543095B2 (ja) | オ―バ―サンプリング型d/a変換器 | |
US6281824B1 (en) | Digital to analog converter using constant current sources | |
CN1146114C (zh) | 开关电流δ-σ调制器 | |
US6642873B1 (en) | Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter | |
US6404367B1 (en) | Sigma-delta modulator with improved gain accuracy | |
US5134402A (en) | Tri-level digital-analog converter and analog-digital converter having tri-level digital-analog converter | |
JP3407871B2 (ja) | アナログデジタル混在δς変調器 | |
WO1993025006A1 (en) | D/a converter and a/d converter | |
EP0418184B1 (en) | Push pull double digital-to-analog converter | |
US4652858A (en) | Interpolative D/A converter | |
US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
JPH0783267B2 (ja) | 2進信号をこれに比例する直流信号に変換する装置 | |
US6369733B1 (en) | Method and system for operating two or more dynamic element matching (DEM) components with different power supplies for a delta-sigma modulator of an analog-to-digital converter | |
EP3734842B1 (en) | Incremental analog-to-digital converter | |
JPH04243326A (ja) | オーバサンプリングd−a変換器 | |
CN110622424B (zh) | sigma-delta调制器中使用的多电平电容式数模转换器 | |
JP3876606B2 (ja) | ディジタル/アナログ変換器 | |
JP3189077B2 (ja) | Σδad変換器 | |
CN102483794B (zh) | 积分器及包括该积分器的过抽样a/d转换器 | |
JP3407851B2 (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 | |
US20050015419A1 (en) | Techniques to provide programmable finite impulse response filtering | |
JP3147701B2 (ja) | D/a変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |