JP2543095B2 - オ―バ―サンプリング型ｄ／ａ変換器 - Google Patents
オ―バ―サンプリング型ｄ／ａ変換器Info
- Publication number
- JP2543095B2 JP2543095B2 JP62230114A JP23011487A JP2543095B2 JP 2543095 B2 JP2543095 B2 JP 2543095B2 JP 62230114 A JP62230114 A JP 62230114A JP 23011487 A JP23011487 A JP 23011487A JP 2543095 B2 JP2543095 B2 JP 2543095B2
- Authority
- JP
- Japan
- Prior art keywords
- noise shaping
- output
- quantizer
- shaping quantizer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は語長の長いデジタル信号を高速サンプリング
された語長の短いデジタル信号に変換した後、アナログ
信号に変換するオーバーサンプリング型D/A変換器に関
するものである。
された語長の短いデジタル信号に変換した後、アナログ
信号に変換するオーバーサンプリング型D/A変換器に関
するものである。
従来の技術 近年デジタル信号処理技術の向上により従来アナログ
処理されていた信号がデジタル処理化されてきている。
これに伴い、デジタルアナログ変換器（以下D/A変換器
と称す）の高性能化，ローコスト化が更に重要となって
きている。これら目的のために、オーバーサンプリング
型D/A変換器がよく用いられる。このようなオーバーサ
ンプリング型D/A変換器の一例として特開昭61−177819
号公報に示されるものがある。第６図にそのブロック図
を示し、その説明を行う。
処理されていた信号がデジタル処理化されてきている。
これに伴い、デジタルアナログ変換器（以下D/A変換器
と称す）の高性能化，ローコスト化が更に重要となって
きている。これら目的のために、オーバーサンプリング
型D/A変換器がよく用いられる。このようなオーバーサ
ンプリング型D/A変換器の一例として特開昭61−177819
号公報に示されるものがある。第６図にそのブロック図
を示し、その説明を行う。
第６図において、積分器118,量子化器114,遅延回路11
5,117,119,加算器113,120により第１のノイズシェーピ
ング量子化器100が構成されている。また、加算器121,
積分器122,量子化器123,遅延回路124,微分器125により
第２のノイズシェーピング量子化器200が構成されてい
る。量子化器114,123では、入力データ≧０時は１を、
入力データ＜０時は−１を出力する。加算器120の出力
が量子化誤差であり、遅延回路115,微分器125の出力を
加算器127にて加算し、D/A変換回路128に与えられ、ア
ナログ信号となって出力される。この図において、遅延
回路115の出力は±１であり、微分器125の入力が±１で
あるので微分器125の出力は−2,0,＋２となる。故に、
加算器127の出力は−3,−1,＋1,＋３の４値となる。
5,117,119,加算器113,120により第１のノイズシェーピ
ング量子化器100が構成されている。また、加算器121,
積分器122,量子化器123,遅延回路124,微分器125により
第２のノイズシェーピング量子化器200が構成されてい
る。量子化器114,123では、入力データ≧０時は１を、
入力データ＜０時は−１を出力する。加算器120の出力
が量子化誤差であり、遅延回路115,微分器125の出力を
加算器127にて加算し、D/A変換回路128に与えられ、ア
ナログ信号となって出力される。この図において、遅延
回路115の出力は±１であり、微分器125の入力が±１で
あるので微分器125の出力は−2,0,＋２となる。故に、
加算器127の出力は−3,−1,＋1,＋３の４値となる。
第７図に第６図に示す回路に正弦波を入力した場合の
出力及び出力雑音周波数スペクトル分布特性を示す。第
７図に示すように、この回路においては、再生帯域幅の
256倍のサンプリング周波数を用いた場合SN比最大90〔d
B〕が得られる。
出力及び出力雑音周波数スペクトル分布特性を示す。第
７図に示すように、この回路においては、再生帯域幅の
256倍のサンプリング周波数を用いた場合SN比最大90〔d
B〕が得られる。
発明が解決しようとする問題点 しかしながら上記のような構成では、ピークレベルが
±３であるのに対し、実行最大出力レベルが±１と小さ
く（第１の量子化器の量子化出力が±１であるため）、
例えばこの信号を０〜５〔Ｖ〕を出力する２ビットD/A
変換回路に入力した場合を考えると、０〔dB〕の正弦波
信号が589〔mVrms〕と低レベルになり、SN比という点で
も電圧利用率という点でも非常に不利となる。また、出
力値が、±3,±１と０を含まないため、D/A変換回路の
入力信号をホールドした場合、必ず直流のオフセットを
有するという問題点があった。
±３であるのに対し、実行最大出力レベルが±１と小さ
く（第１の量子化器の量子化出力が±１であるため）、
例えばこの信号を０〜５〔Ｖ〕を出力する２ビットD/A
変換回路に入力した場合を考えると、０〔dB〕の正弦波
信号が589〔mVrms〕と低レベルになり、SN比という点で
も電圧利用率という点でも非常に不利となる。また、出
力値が、±3,±１と０を含まないため、D/A変換回路の
入力信号をホールドした場合、必ず直流のオフセットを
有するという問題点があった。
本発明は上記の問題点に鑑み、出力レベルが高く、ま
た、出力値に０を含むオーバーサンプリング型D/A変換
器を提供するものである。
た、出力値に０を含むオーバーサンプリング型D/A変換
器を提供するものである。
問題点を解決するための手段 上記問題点を解決するため本発明によオーバーサンプ
リング型D/A変換器は、デジタル信号を入力とする第１
のノイズシェーピング量子化器と、第１のノイズシェー
ピング量子化器の量子化誤差を入力とする第２のノイズ
シェーピング量子化器を有し、第１ノイズシェーピング
量子化器の量子化出力と、第２のノイズシェーピング量
子化器の量子化出力の微分出力を加算し、この加算出力
をアナログ信号に変換し出力するように構成するととも
に、第１のノイズシェーピング量子化器を単積分型ノイ
ズシェーピング量子化器、第２のノイズシェーピング量
子化器を２重積分型ノイズシェーピング量子化器とし、
単積分型ノイズシェーピング量子化器の量子化レベルを
−3N,−2N,−1N,0,＋1N,＋2N,＋3N、２重積分型ノイズ
シェーピング量子化器の量子化レベルを−1N,0,＋1N
（Ｎは自然数）としたものである。
リング型D/A変換器は、デジタル信号を入力とする第１
のノイズシェーピング量子化器と、第１のノイズシェー
ピング量子化器の量子化誤差を入力とする第２のノイズ
シェーピング量子化器を有し、第１ノイズシェーピング
量子化器の量子化出力と、第２のノイズシェーピング量
子化器の量子化出力の微分出力を加算し、この加算出力
をアナログ信号に変換し出力するように構成するととも
に、第１のノイズシェーピング量子化器を単積分型ノイ
ズシェーピング量子化器、第２のノイズシェーピング量
子化器を２重積分型ノイズシェーピング量子化器とし、
単積分型ノイズシェーピング量子化器の量子化レベルを
−3N,−2N,−1N,0,＋1N,＋2N,＋3N、２重積分型ノイズ
シェーピング量子化器の量子化レベルを−1N,0,＋1N
（Ｎは自然数）としたものである。
作用 本発明は上記のように、初段の量子化ループである単
積分型ノイズシェーピング量子化器の量子化レベルを−
3,−2,−1,0,＋1,＋2,＋３とし、２重積分型ノイズシェ
ーピング量子化器の量子化レベルを−1,0,＋１としたこ
とにより、出力値が−５〜＋５の０を含む11値となり、
また、実効最大出力レベルが±３となる。
積分型ノイズシェーピング量子化器の量子化レベルを−
3,−2,−1,0,＋1,＋2,＋３とし、２重積分型ノイズシェ
ーピング量子化器の量子化レベルを−1,0,＋１としたこ
とにより、出力値が−５〜＋５の０を含む11値となり、
また、実効最大出力レベルが±３となる。
実施例 以下図面に基づき本発明の一実施例について説明を行
う。
う。
第１図は本発明によるオーバーサンプリング型D/A変
換器の一実施例を示すものである。
換器の一実施例を示すものである。
第１図において、1,4は加算器、２は積分器、３は量
子化器、５は遅延回路であり、これらにて入力信号INを
入力とする単積分型ノイズシェーピング量子化器80を構
成している。量子化器３は入力に応じてクレベル（±3,
±2,±1,0）の値を出力する。第１表に入力信号が16ビ
ットのデジタルデータとした時の入出力の関係を示す。
加算器４は量子化誤差を出力する。6,8は加算器、7,9は
積分器、10は量子化器、11は微分器であり、これらにて
初段の量子化誤差を入力とする２重積分型ノイズシェー
ピング量子化器90を構成している。量子化器10は入力に
応じて３レベル（±1,0）の値を出力する。第２表に同
じく入出力の関係を示す。12は加算器であり、遅延回路
5,微分器11のそれぞれの出力の和をとり、D/A変換回路3
0へ出力する。
子化器、５は遅延回路であり、これらにて入力信号INを
入力とする単積分型ノイズシェーピング量子化器80を構
成している。量子化器３は入力に応じてクレベル（±3,
±2,±1,0）の値を出力する。第１表に入力信号が16ビ
ットのデジタルデータとした時の入出力の関係を示す。
加算器４は量子化誤差を出力する。6,8は加算器、7,9は
積分器、10は量子化器、11は微分器であり、これらにて
初段の量子化誤差を入力とする２重積分型ノイズシェー
ピング量子化器90を構成している。量子化器10は入力に
応じて３レベル（±1,0）の値を出力する。第２表に同
じく入出力の関係を示す。12は加算器であり、遅延回路
5,微分器11のそれぞれの出力の和をとり、D/A変換回路3
0へ出力する。
ここで、本実施例における出力値について述べると、
遅延回路５の出力は当然−３〜＋３の７値である。微分
器11の出力は、入力が−１〜＋１の３値であるので−２
〜＋２の５値となる。故に、加算器12の出力は−５〜＋
５の11値となる。また、実効最大出力レベルは、ピーク
レベル±５に対し、±３となり（初段の量子化器の量子
化出力が最大±３であるため）、従来例に比べて、5.1
〔dB〕高くなる。
遅延回路５の出力は当然−３〜＋３の７値である。微分
器11の出力は、入力が−１〜＋１の３値であるので−２
〜＋２の５値となる。故に、加算器12の出力は−５〜＋
５の11値となる。また、実効最大出力レベルは、ピーク
レベル±５に対し、±３となり（初段の量子化器の量子
化出力が最大±３であるため）、従来例に比べて、5.1
〔dB〕高くなる。
第２図に本実施例によるオーバーサンプリング型D/A
変換器に正弦波を入力した場合の出力及び出力雑音周波
数スペクトル分布特性を示す。第２図に示すように、本
実施例においては、再生帯域幅の64倍のサンプリング周
波数を用た場合SN比最大103〔dB〕が得られる。なお、
第１表において、量子化器の最大帰還量が±33792と16
ビットを超えている。これは、ノイズシェーピング型の
量子化器においては入力が量子化器の最大出力値を超え
るとノイズレベルが増大する、という現象を防ぐためで
ある。
変換器に正弦波を入力した場合の出力及び出力雑音周波
数スペクトル分布特性を示す。第２図に示すように、本
実施例においては、再生帯域幅の64倍のサンプリング周
波数を用た場合SN比最大103〔dB〕が得られる。なお、
第１表において、量子化器の最大帰還量が±33792と16
ビットを超えている。これは、ノイズシェーピング型の
量子化器においては入力が量子化器の最大出力値を超え
るとノイズレベルが増大する、という現象を防ぐためで
ある。
第３図はD/A変換回路30としてPWM（パルス幅変調）回
路を用いた場合のD/A変換回路の出力波形図である。−
５〜＋５の入力値に対し図示してあるとおりのパルス信
号が出力される。このように、PWMを用いれば、トリミ
ングなしで非常に精度の高いD/A変換を行うことができ
る。即ち、例えばコンパクトディスクではサンプリング
周波数fs＝44.1〔KHz〕であるが、第１図に示すオーバ
ーサンプリング型D/A変換器を用いれば、32fs×24（768
fs＝33.8688〔KHz〕）のクロック信号で高精度の再生を
することができ、また、クロック信号がfsの２のＮ乗倍
×３であるので、コンパクトディスク全体のシステムを
容易に構成し得る。
路を用いた場合のD/A変換回路の出力波形図である。−
５〜＋５の入力値に対し図示してあるとおりのパルス信
号が出力される。このように、PWMを用いれば、トリミ
ングなしで非常に精度の高いD/A変換を行うことができ
る。即ち、例えばコンパクトディスクではサンプリング
周波数fs＝44.1〔KHz〕であるが、第１図に示すオーバ
ーサンプリング型D/A変換器を用いれば、32fs×24（768
fs＝33.8688〔KHz〕）のクロック信号で高精度の再生を
することができ、また、クロック信号がfsの２のＮ乗倍
×３であるので、コンパクトディスク全体のシステムを
容易に構成し得る。
第４図は、本発明によウオーバーサンプリング型D/A
変換器を更に具体的に示したブロック図である。この図
において、第１図と同一の機能を有するものについては
同一の符号を付し、細かな説明は省略する、5,13,14は
遅延回路、1,12,15は加算器であり、量子化器３と共に
単積分型ノイズシェーピング量子化器81を構成してい
る。遅延回路13の出力が量子化器３による量子化誤差で
ある。
変換器を更に具体的に示したブロック図である。この図
において、第１図と同一の機能を有するものについては
同一の符号を付し、細かな説明は省略する、5,13,14は
遅延回路、1,12,15は加算器であり、量子化器３と共に
単積分型ノイズシェーピング量子化器81を構成してい
る。遅延回路13の出力が量子化器３による量子化誤差で
ある。
6,8,16,18,22は加算器、17,19,20,21は遅延回路であ
り、量子化器10と共に２重積分型ノイズシェーピング量
子化器91を構成している。加算器16と遅延回路17,加算
器18と遅延回路19によって構成される回路は積分器であ
り、第１図の積分器7,9に相当する。加算器22,遅延回路
21で構成される回路は微分器を構成しており、第１図の
微分器11に相当する。第４図に示すオーバーサンプリン
グ型D/A変換器の特性は、第１図に示すオーバーサンプ
リング型D/A変換器と同じである。
り、量子化器10と共に２重積分型ノイズシェーピング量
子化器91を構成している。加算器16と遅延回路17,加算
器18と遅延回路19によって構成される回路は積分器であ
り、第１図の積分器7,9に相当する。加算器22,遅延回路
21で構成される回路は微分器を構成しており、第１図の
微分器11に相当する。第４図に示すオーバーサンプリン
グ型D/A変換器の特性は、第１図に示すオーバーサンプ
リング型D/A変換器と同じである。
第５図は、第４図における２重積分型ノイズシェーピ
ング量子化器の他の実施例である。この図において、第
１図と同一の機能を有するものについては同一の符号を
付し、細かな説明は省略する。33は係数乗算器であり、
入力を２倍して出力する（即ち、１ビットシフトを行
う）。伝達関数は第４図のものと同一のものが得られ
る。このように構成すると第４図に示す回路に比べて若
干ハードウエアを小さくすることが出来る。
ング量子化器の他の実施例である。この図において、第
１図と同一の機能を有するものについては同一の符号を
付し、細かな説明は省略する。33は係数乗算器であり、
入力を２倍して出力する（即ち、１ビットシフトを行
う）。伝達関数は第４図のものと同一のものが得られ
る。このように構成すると第４図に示す回路に比べて若
干ハードウエアを小さくすることが出来る。
なお、上記実施例において、量子化器3,10の量子化レ
ベルを第１表及び第２表に示すとおりとしたが、無論こ
れに限ったものではなく、例えば第３表及び第４表に示
すものでもよい。要は、入力レベル以上の値を６等分と
してその値をＹとし、Y,3Y,5Yを閾値とし、2Y,4Y,6Yを
帰還出力とすればよいものである。ここで、第３〜４表
のようにすると、第１〜２表に示した場合に比べて量子
化器の規模を小さくすることが出来る。但し、出力レベ
ルは低くなる。
ベルを第１表及び第２表に示すとおりとしたが、無論こ
れに限ったものではなく、例えば第３表及び第４表に示
すものでもよい。要は、入力レベル以上の値を６等分と
してその値をＹとし、Y,3Y,5Yを閾値とし、2Y,4Y,6Yを
帰還出力とすればよいものである。ここで、第３〜４表
のようにすると、第１〜２表に示した場合に比べて量子
化器の規模を小さくすることが出来る。但し、出力レベ
ルは低くなる。
発明の効果 以上述べたように、本発明は、デジタル信号を入力と
する第１のノイズシェーピング量子化器と、第１のノイ
ズシェーピング量子化器の量子化誤差を入力とする第２
のノイズシェーピング量子化器を有し、第１ノイズシェ
ーピング量子化器の量子化出力と、第２のノイズシェー
ピング量子化器の量子化出力の微分出力を加算し、この
加算出力をアナログ信号に変換し出力するように構成す
るとともに、第１のノイズシェーピング量子化器を単積
分型ノイズシェーピング量子下記、第２のノイズシェー
ピング量子化器を２重積分型ノイズシェーピング量子化
器とし、単積分型ノイズシェーピング量子化器の量子化
レベルを−3N,−2N,−1N,0,＋1N,＋2N,＋3N、２重積分
型ノイズシェーピング量子化器の量子化レベルを−1N,
0,＋1N（Ｎは自然数）としたことにより、出力レベルが
従来例にて示したものに比べて約5.1〔dB〕高くなる。
また出力値に０を含むため、最終段のD/A変換部への入
力信号をホールドしても直流分が発生しない。
する第１のノイズシェーピング量子化器と、第１のノイ
ズシェーピング量子化器の量子化誤差を入力とする第２
のノイズシェーピング量子化器を有し、第１ノイズシェ
ーピング量子化器の量子化出力と、第２のノイズシェー
ピング量子化器の量子化出力の微分出力を加算し、この
加算出力をアナログ信号に変換し出力するように構成す
るとともに、第１のノイズシェーピング量子化器を単積
分型ノイズシェーピング量子下記、第２のノイズシェー
ピング量子化器を２重積分型ノイズシェーピング量子化
器とし、単積分型ノイズシェーピング量子化器の量子化
レベルを−3N,−2N,−1N,0,＋1N,＋2N,＋3N、２重積分
型ノイズシェーピング量子化器の量子化レベルを−1N,
0,＋1N（Ｎは自然数）としたことにより、出力レベルが
従来例にて示したものに比べて約5.1〔dB〕高くなる。
また出力値に０を含むため、最終段のD/A変換部への入
力信号をホールドしても直流分が発生しない。
また、例えば従来例にて示したものは再生帯域幅の25
6倍のサンプリング周波数を用いてもSN比90〔dB〕であ
ったが、本発明では64倍でSN比103〔dB〕を得ることが
できる。このため、PWMを用いてD/A変換を行ったとして
も、クロック周波数を再生帯域幅の1408倍（64×22）で
すみ、従来の2048倍（256×８）低くすることができる
という優れた効果を有するものである。
6倍のサンプリング周波数を用いてもSN比90〔dB〕であ
ったが、本発明では64倍でSN比103〔dB〕を得ることが
できる。このため、PWMを用いてD/A変換を行ったとして
も、クロック周波数を再生帯域幅の1408倍（64×22）で
すみ、従来の2048倍（256×８）低くすることができる
という優れた効果を有するものである。
第１図は本発明によるオーバーサンプリング型D/A変換
器の一実施例を示すブロック図、第２図は第１図に示す
実施例における出力及びノイズスペクトルを示す特性
図、第３図は第１図におけるD/A変換回路の出力波形
図、第４図は本発明によるオーバーサンプリング型D/A
変換器を更に詳細に示したブロック図、第５図は他の２
重積分型ノイズシェーピング量子化器を示すブロック
図、第６図は従来例によるオーバーサンプリング型D/A
変換器を示すブロック図、第７図は第６図における出力
及びノイズスペクトルを示す特性図である。 1,4,6,8,12,15,16,18,22,31,32,36……加算器、2,7,9…
…積分器、3,10……量子化器、11……微分器、30……D/
A変換回路、80,81……単積分型ノイズシェーピング量子
化器、90,91……２重積分型ノイズシェーピング量子化
器。
器の一実施例を示すブロック図、第２図は第１図に示す
実施例における出力及びノイズスペクトルを示す特性
図、第３図は第１図におけるD/A変換回路の出力波形
図、第４図は本発明によるオーバーサンプリング型D/A
変換器を更に詳細に示したブロック図、第５図は他の２
重積分型ノイズシェーピング量子化器を示すブロック
図、第６図は従来例によるオーバーサンプリング型D/A
変換器を示すブロック図、第７図は第６図における出力
及びノイズスペクトルを示す特性図である。 1,4,6,8,12,15,16,18,22,31,32,36……加算器、2,7,9…
…積分器、3,10……量子化器、11……微分器、30……D/
A変換回路、80,81……単積分型ノイズシェーピング量子
化器、90,91……２重積分型ノイズシェーピング量子化
器。
Claims (1)
- 【請求項１】デジタル信号を入力とする第１のノイズシ
ェーピング量子化器と、前記第１のノイズシェーピング
量子化器の量子化誤差を入力とする第２のノイズシェー
ピング量子化器と、前記第１のノイズシェーピング量子
化器の量子化出力と、前記第２のノイズシェーピング量
子化器の量子化出力の微分出力とを加算する加算器と、
前記加算器の出力をアナログ信号に変換し出力するD/A
変換手段とを有し、前記第１のノイズシェーピング量子
化器を単積分型ノイズシェーピング量子化器、前記第２
のノイズシェーピング量子化器を２重積分型ノイズシェ
ーピング量子化器とし、前記単積分型ノイズシェーピン
グ量子化器の量子化レベルを−3N,−2N,−1N,0,＋1N,＋
2N,＋3N、前記２重積分型ノイズシェーピング量子化器
の量子化レベルを−1N,0,＋1N（Ｎは自然数）としたこ
とを特徴とするオーバーサンプリング型D/A変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62230114A JP2543095B2 (ja) | 1987-09-14 | 1987-09-14 | オ―バ―サンプリング型ｄ／ａ変換器 |
| US07/244,047 US5068661A (en) | 1987-09-14 | 1988-09-13 | Multi-stage noise shaping over-sampling d/a converter |
| DE3852741T DE3852741T2 (de) | 1987-09-14 | 1988-09-14 | Überabtastender-DA-Wandler mit mehrstufiger Rauschformung. |
| EP88308488A EP0308194B1 (en) | 1987-09-14 | 1988-09-14 | Multi-stage noise shaping over-sampling D/A converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62230114A JP2543095B2 (ja) | 1987-09-14 | 1987-09-14 | オ―バ―サンプリング型ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6472621A JPS6472621A (en) | 1989-03-17 |
| JP2543095B2 true JP2543095B2 (ja) | 1996-10-16 |
Family
ID=16902788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62230114A Expired - Lifetime JP2543095B2 (ja) | 1987-09-14 | 1987-09-14 | オ―バ―サンプリング型ｄ／ａ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5068661A (ja) |
| EP (1) | EP0308194B1 (ja) |
| JP (1) | JP2543095B2 (ja) |
| DE (1) | DE3852741T2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2238434B (en) * | 1989-11-22 | 1994-03-16 | Stc Plc | Frequency synthesiser |
| CA2019297A1 (en) * | 1990-01-23 | 1991-07-23 | Brian M. Miller | Multiple-modulator fractional-n divider |
| DE4002501A1 (de) * | 1990-01-29 | 1991-08-01 | Thomson Brandt Gmbh | Verfahren zur umwandlung von digitalen signalen in analoge signale |
| EP0513241B1 (en) * | 1990-01-31 | 1995-01-25 | Analog Devices, Inc. | Sigma delta modulator |
| EP0450984B1 (en) * | 1990-04-05 | 1997-09-03 | Matsushita Electric Industrial Co., Ltd. | Digital signal requantizing circuit using multi-stage noise shaping |
| JP3033162B2 (ja) * | 1990-09-20 | 2000-04-17 | ソニー株式会社 | ノイズシェーピング回路 |
| US5057840A (en) * | 1990-12-26 | 1991-10-15 | Motorola, Inc. | Σ-Δmodulator for digital-to-analog converter |
| GB9101456D0 (en) * | 1991-01-23 | 1991-03-06 | Exxon Chemical Patents Inc | Process for producing substantially binder-free zeolite |
| US5191332A (en) * | 1991-02-11 | 1993-03-02 | Industrial Technology Research Institute | Differentiator/integrator based oversampling converter |
| US5208594A (en) * | 1991-05-02 | 1993-05-04 | Ricoh Company, Ltd. | Signal processor that uses a delta-sigma modulation |
| GB9109637D0 (en) * | 1991-05-03 | 1991-06-26 | Marconi Gec Ltd | Analogue-to-digital and digital-to-analogue converters |
| US5392040A (en) * | 1992-02-24 | 1995-02-21 | Sanyo Electric Co., Ltd. | Bit compression circuit used for a delta sigma type digital-to-analog converter |
| US5268688A (en) * | 1992-05-13 | 1993-12-07 | Hughes Aircraft Company | Linear signal reconstruction system and method |
| JP2822776B2 (ja) * | 1992-06-01 | 1998-11-11 | 松下電器産業株式会社 | Ｄ／ａ変換装置 |
| US5550544C1 (en) * | 1994-02-23 | 2002-02-12 | Matsushita Electric Ind Co Ltd | Signal converter noise shaper ad converter and da converter |
| AU4737896A (en) * | 1994-11-23 | 1996-06-17 | Exxon Chemical Patents Inc. | Hydrocarbon conversion process using a zeolite bound zeolite catalyst |
| US5648779A (en) * | 1994-12-09 | 1997-07-15 | Advanced Micro Devices, Inc. | Sigma-delta modulator having reduced delay from input to output |
| GB2298096B (en) * | 1995-02-10 | 1998-09-02 | Motorola Inc | Noise cancelling circuit and arrangement |
| FR2743960B1 (fr) * | 1996-01-18 | 1998-04-10 | Texas Instruments France | Convertisseur numerique analogique a haute resolution destine notamment a l'accord d'un oscillateur a quartz controle par tension |
| US5838272A (en) * | 1997-04-17 | 1998-11-17 | President And Fellows Of Harvard College | Error correcting sigma-delta modulation decoding |
| CA2233831A1 (en) | 1998-03-31 | 1999-09-30 | Tom Riley | Digital-sigma fractional-n synthesizer |
| US6204788B1 (en) | 1998-08-25 | 2001-03-20 | Matsushita Electric Industrial Co., Ltd. | Digital/analog conversion apparatus |
| DE19854124C1 (de) * | 1998-11-24 | 2000-08-24 | Bosch Gmbh Robert | Sigma-Delta D/A-Wandler |
| US6373417B1 (en) * | 1999-02-23 | 2002-04-16 | Cirrus Logic, Inc. | Digital to analog converter using level and timing control signals to cancel noise |
| FR2809247A1 (fr) * | 2000-05-16 | 2001-11-23 | France Telecom | Convertisseur analogique-numerique pipeline avec mise en forme de bruit |
| JP4530119B2 (ja) * | 2001-06-08 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ |
| ATE344499T1 (de) * | 2001-06-15 | 2006-11-15 | Analog Devices Inc | Interpolator mit variablem modul und variabler frequenzsynthesizer mit dem interpolator mit variablem modul |
| US6952174B2 (en) | 2001-09-07 | 2005-10-04 | Microsemi Corporation | Serial data interface |
| FR2840471A1 (fr) * | 2002-05-28 | 2003-12-05 | St Microelectronics Sa | Modulateur sigma-delta numerique-numerique, et synthetiseur de frequence numerique l'incorporant |
| US20040047429A1 (en) * | 2002-09-06 | 2004-03-11 | Weichan Hsu | RF digital transmitter |
| US20040081252A1 (en) * | 2002-10-29 | 2004-04-29 | Weichan Hsu | Digital RF transmitter |
| US6741197B1 (en) | 2003-01-13 | 2004-05-25 | Cirrus Logic, Inc. | Digital-to-analog converter (DAC) output stage |
| JP4141865B2 (ja) * | 2003-03-11 | 2008-08-27 | 株式会社ルネサステクノロジ | モジュレータ |
| US7212874B2 (en) * | 2003-03-26 | 2007-05-01 | Cirrus Logic, Inc. | Noise-shapers and filters with noise shaping quantizers and systems and methods using the same |
| US6924756B2 (en) * | 2003-05-28 | 2005-08-02 | Texas Instruments Incorporated | Method and system for processing a digital signal |
| JP2007520136A (ja) * | 2004-01-28 | 2007-07-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マルチビットデジタル信号をアナログ信号に変換するｄａコンバータシステムおよび方法 |
| US7706495B2 (en) * | 2004-03-12 | 2010-04-27 | Panasonic Corporation | Two-point frequency modulation apparatus |
| JP4788353B2 (ja) * | 2006-01-20 | 2011-10-05 | パナソニック株式会社 | 多段型ノイズシェーピング型量子化器 |
| JP4589275B2 (ja) * | 2006-07-27 | 2010-12-01 | パナソニック株式会社 | デルタシグマ変調型ｄａ変換装置 |
| US7460046B2 (en) * | 2006-12-22 | 2008-12-02 | Infineon Technologies Ag | Sigma-delta modulators |
| US7609188B2 (en) * | 2007-11-21 | 2009-10-27 | Infineon Technologies Ag | Multi-standard analog-to-digital data conversion |
| US8174418B2 (en) * | 2009-07-14 | 2012-05-08 | Honeywell International Inc. | Inexpensively improving resolution and reducing noise of low-noise signals |
| TWI479799B (zh) * | 2012-08-13 | 2015-04-01 | Richtek Technology Corp | 可降低零交叉失真的音訊信號處理電路及方法 |
| US9118342B2 (en) * | 2013-09-20 | 2015-08-25 | Texas Instruments Incorported | Low power excess loop delay compensation technique for delta-sigma modulators |
| DE102014104142B4 (de) * | 2014-03-25 | 2015-10-22 | Intel IP Corporation | Quantisierungsschaltung und Verfahren zum Quantisieren einer Eingangsgröße |
| DE102014113951B4 (de) | 2014-09-26 | 2017-07-13 | Intel IP Corporation | Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sendeempfänger, ein Verfahren zum Erzeugen eines verarbeiteten Oszillatorsignals, eine Vorrichtung zum Erzeugen eines verarbeiteten Oszillatorsignals und softwarebezogene Implementierungen |
| JP7139588B2 (ja) * | 2017-09-22 | 2022-09-21 | カシオ計算機株式会社 | 変換装置、電子楽器、情報処理装置、変換方法及びプログラム |
| JP6569755B1 (ja) * | 2018-03-06 | 2019-09-04 | Tdk株式会社 | ニューラルネットワーク装置、信号生成方法およびプログラム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017849A (en) * | 1975-08-28 | 1977-04-12 | Bell Telephone Laboratories, Incorporated | Apparatus for analog to digital conversion |
| GB1580447A (en) * | 1976-12-01 | 1980-12-03 | Post Office | Code converters |
| JPS59210723A (ja) * | 1983-05-16 | 1984-11-29 | Nippon Telegr & Teleph Corp <Ntt> | 符号器 |
| JPS61177819A (ja) * | 1985-02-04 | 1986-08-09 | Nippon Telegr & Teleph Corp <Ntt> | オ−バ−サンプリング形デイジタル・アナログ変換器 |
| DE3679680D1 (de) * | 1985-02-04 | 1991-07-18 | Nippon Telegraph & Telephone | Konverter mit ueberabtastung. |
| US4704600A (en) * | 1985-02-04 | 1987-11-03 | Nippon Telegraph And Telephone Corporation | Oversampling converter |
| US4843390A (en) * | 1988-02-24 | 1989-06-27 | Motorola, Inc. | Oversampled A/D converter having digital error correction |
-
1987
- 1987-09-14 JP JP62230114A patent/JP2543095B2/ja not_active Expired - Lifetime
-
1988
- 1988-09-13 US US07/244,047 patent/US5068661A/en not_active Expired - Lifetime
- 1988-09-14 EP EP88308488A patent/EP0308194B1/en not_active Expired - Lifetime
- 1988-09-14 DE DE3852741T patent/DE3852741T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6472621A (en) | 1989-03-17 |
| US5068661A (en) | 1991-11-26 |
| DE3852741T2 (de) | 1995-05-18 |
| EP0308194B1 (en) | 1995-01-11 |
| EP0308194A2 (en) | 1989-03-22 |
| EP0308194A3 (en) | 1991-01-02 |
| DE3852741D1 (de) | 1995-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543095B2 (ja) | オ―バ―サンプリング型ｄ／ａ変換器 | |
| Friedman | The structure of the limit cycles in sigma delta modulation | |
| EP0586021B1 (en) | Digital noise shaper circuit | |
| US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
| EP0199745B1 (en) | Analog-to-digital converter | |
| US4621254A (en) | Apparatus and methods for analogue-to-digital conversion | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| US5079551A (en) | ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time | |
| US5225835A (en) | Sigma delta type digital/analog converter system | |
| US5191332A (en) | Differentiator/integrator based oversampling converter | |
| EP0624290B1 (en) | Method for cascading sigma-delta modulators and a sigma-delta modulator system | |
| JPH10135837A (ja) | オーディオ用デルタシグマ変調器 | |
| US5995546A (en) | Digital integrator for pulse-density modulation using an adder carry or an integrator overflow | |
| JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
| JP2753126B2 (ja) | ディジタル・シグマデルタ変調器 | |
| US6570512B1 (en) | Circuit configuration for quantization of digital signals and for filtering quantization noise | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| JP2002528989A (ja) | シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償 | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0313125A (ja) | オーバーサンプリング型ｄ／ａ変換器 | |
| JPH0613906A (ja) | Σ−δ変調器 | |
| JP3036074B2 (ja) | 多段ノイズシェーピング型量子化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |