JPS59210723A - 符号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は符号器にｌｊ’Ｊ　Ｌ、特に、入力信号周波数
帯域に比較して非常に高いサンプリングレートで入力信
号のサンプリングを行うことによって高いＳ／Ｎ特性を
保らながら量子化精度の軽減を図るオーバーサンプル形
符号器に関するものである。

（背景技術） オーバーサンプル形符号器の基本構成を第１図に示す。

第１川に、Ｊ、−いて、／は信号入力端子、コは符号；
渚出力端子、３は入力信号と符号化出力信号との差を求
める加算ｎ’ｉ１１’ｌはその加算結果を積分する積分
器、ざはｆ：１分器ｔの出力を１量子化するＬ（子止器
でろる。

加ｎ　＆　３からの人力信号と符号化出力信号との差出
力を積分溜弘で積分し、その積分値を量子化器ざにおい
て量子化する帰還ループを入力信号周波数帯域に対して
非常に高い周波数周期で動作させると、量子化器ざによ
って発生ずる雑音成分は入力信号の周波数帯域より高い
周波数帯域に多く分布する。その理由は、入力信号と符
号化出力信号との差を一定周期で平均すると、その平均
値がゼロに近くなるように符号化出力信号が決定される
からである。ここで、符号化出力信号の高周波成分を除
去すれば、量子化によって発生した高い周波数帯域に分
布する誤差はほとんど除去できるので、量子化器に自体
の精度は低くても、高Ｓ／Ｈの符号化出力信号が得られ
る。その場合に、入力信号の周波数よりもサンプリング
周波数（ループ動作周波数）を高くすればするほど、高
い周波数帯域に量子化雑音が分布するから、従って、信
ぢ周波数帯域でのＳ、／’Ｎは向上する。

このようにして量子化精度を低減させることは、オーバ
ーサンプル形符号器の応用例としてのＡ／Ｄ変換器やＤ
／Ａ変換器において大きな効果がある。

第２図はかかる符号器によりＡＤＤ変換器を構成し、た
例であシ、入力信号は音声等のアナログ信号て、積分器
りはアナログ値を積分する。第２図において、（−１先
子化器ざは入力信号がアナログ信号で出力信号かデジタ
ル信号である場合にＡ／Ｄ変換器となる。９は出力端子
λからの符号化出力信号の高周波成分を除去して信号周
波数帯域のみを、伝達するディジタル・フィルタである
。このフィルタワからの出力としては、一般のＡ／Ｄ変
換器と同じディジクル信号が得られる。

かかる量子化器すとその符号化出力信号をアナログ値に
変換するＤ／Ａ変換器乙の精度が、回路を実際に作成す
るにあたっては問題になる。例えば、集積回路上に実現
できるめ変換器やＤ／Ａ変換器の精度は／θ〜１２ビッ
ト分解能が現状では上限である。そして、素子のサイズ
を小さく作った場合には、精度はさら１低下する。壕だ
、高分解能のＡＤＤ変換器やＤ／Ａ変換器は回路規模も
非常に大きいものとなってし甘う。

ところが、第２図中の７￥／Ｄ変換″ＣｒｌおよびＤ／
Ａ変換器６としては、／〜２ビットと極めて低い分解能
のものを使用しても、サンプリング周波数を高く設定す
ることによって、７２ビット以上の精度を実現すること
が可能となる。

第３図は第１図示の符号器をＤ／Ａ変換器として応用し
た例であり、入力端子／への入力信号は高分解能（すな
わち、語長が長い）ディジタル信号とする。加算器３′
、積分器グ′およびＪ７量子化器ｇ′はロジック回路で
構成する。出方端子２から取り出される符号化信号は低
分解能ディジタル信号なので、Ｄ／Ａ変換器６としては
分解能の低いものが使用可能となる。フィルタ９′はＲ
（３アクテイブ・フィルタ等のアナログ回路で構成する
。

このように、オーバーサンプル形符号潴を用いることに
よって、高精度かつ小形のｌｌ／Ｄ変換詩およびＤ／Ａ
変換器を実現できる。

第２図のＡ／Ｄ変換器および第３図の瑳４．変換潴にお
いて使用される符号器は、入力信号がアナログ信号であ
るかディジタル信号であるかによって回路構成は異るが
、基本的な動作は全く同一であるので、以下の説明は人
力信号がアナログ信号の場合について述べる。

第μ図はデルタ・シグマ（Δ−λ）方式と１１ヂばれる
従来の符＋３賭の回路構成を示し、ここでは、上述の量
子化器ざとしては比較器！が使われている。入力端子／
への人力信号の電圧範囲をゼロを中心とした土／の大き
さであるとすると、比較器夕は、ゼロを判定レベルとし
て、積分器弘の出力がゼロより大きい場合に“十／″、
小さい場合に“−／″に相当する信号を出力する。すな
わち、比較器５からの符号化出力信号は／ビットのディ
ジタル信号によって表わせる。約変換器乙はかかる符号
化出力信号を受けて“十／″あるいは″″−／−／パす
るアナログｆｉαを出力し、そのアナログ出力を力１門
昌→跨３の（−）側端子に供給する。

第Ｓ図はトランスバーサル形ディジタル・フィルタ（以
下Ｅ’ＩＲ−ＦＩＬと略記）の回路構成を示すものであ
り、ここで、係数発生用カウンタ／３により係数を発生
ずる。乗算器／弘において、端子／／からの人力信号と
カウンタ／３からの係数との積を求めて、加’！；−４
Ｒｇ　／Ｊ　Ｋ供給する。加３Ａ−漸／ｓの出力をレジ
スタ／乙に供組し、そのレジスタ出力を端子／２から取
り出すと共に加算器１５に帰ｉＭし、以て、加算器１５
とレジスタ／乙とで総和を求める構成とする。

入力端子／／への入力信号が、例えば第１図の符号化出
力信号のように／ビットである場合、乗算器／グは係数
を加葬するか減算するかのスイッチング動作をする簡単
外回路で実現できる。

第グ図の符号器の精度を評価するだめに、ＦＩＲ−ＦＩ
Ｌの伝達特性が と表わされるよう表場合について、直流変換誤差−人力
レベル依存性を求めた結果を第６図に示し、同じ＜　Ｓ
／Ｎ−人力レベル依存性を求めた結果を第７図に示す。

ｆｒ、を図および第７図において、ザンブリング周波数
は２．０’ｌざＭＨｚ　、信号周波数は／　ｋＨｚ　、
　Ｓ／Ｈの雑音帯域は’Ｉ　ｋＨｚとしてこれら特性を
算出した。

第６図かられかるように、入力の直流レベル（フルスケ
ール−±ｉ、ｏ　）によって変換誤差が変化するととも
に、直流入力レベルが２クレヘル、／）レベル等におい
て大きな誤差を発生することがわかる。

このだめ、交流信号を入力して求めたＳ／Ｎ特性も、レ
ベルによって変動する。

第７図のＳ／Ｎ特性（フルスケール二〇ｄＢ）カラ明ら
かなように、従来の符号器のダイナミックレンジは約５
３ａＢＩ、かなく、音声信号伝送などの目的には十分な
特性を得にくいという欠点があった。

（目　的） そこで、本発明の目的は、Ｓ／Ｎ特性を改善し、かつダ
イナミックレンジ拡大を図った符号器を提供することに
ある。

本発明の他の目的は、小振幅交流信号に対するＳ／Ｎを
向上させるようにした符号器を提供することにある。

（発明の棺ｊ成） かかる目的を達成するために、本発明では、少くとも２
個の比較器を用い、比較器判定レベルを零レベルに近い
部分での誤差が小さくなるように設定する。

一本発明符号器の−の形態では、一定の周期でサンプリ
ングされた入力信号から前周期の符号化出力信号°を差
し引く加算器と、該加算器からの出力を積分する積分器
と、該積分器からの出力の大きさを量子化する少くとも
２個の比較器と、該比較器からの出力を符号化して出力
信号とするとともに該出力信号を前記加ｎ器に供給する
負帰還ループと、零の符号化出力レベルと正の最小符号
化出力レベルとを区別する第１の比較器判定レベル、お
よび零の符号化出力レベルと負の絶対値最小符号化出力
レベルとを区別する第２の比較器判定レベルを前記比較
器に供給し、前記第７の比較器判定レベルと前記第２の
比較器判定レベルとの差を、前記上の最小符号化出力レ
ベルと前記負の絶対値最小符号化出力レベルとの差に対
して、／θ〜３６％程度に設定する手段とを有する。

本発明の他の形態では、一定の周期でサンプリングはれ
た入力信号から前周期の符号化出力信号を差し引く加發
：器と、該加算器からの出力が所定レベルだけオフセッ
トするようにする手段と、当該オフセットを与えられた
加算器からの出力を４コ１分する積分器と、該積分器か
らの出力の大きさを伊予化する少くとも２個の比較器と
、該比較器からの出力を符月化して出力信号とするとと
もに、該出力信号を前記加ｎ器に供給する負帰還ループ
と、零の符月化出力レベルと正の最小符号化出力レベル
とを区別する第１の比較器判定レベル、および零の符号
化出力レベルと負の絶対値最小符号化出力レベルとを区
別する第一の比較器判定レベルを前記比較器に供給し、
前記第１の比較器判定レベルと前記第２の比較器判定レ
ベルとの差を、前記上の最小符号化出力レベルと前記負
の絶対値最小符号化出力レベルとの差に対して、／θ〜
３６％程度に設定する手段とを有する。

（実施例） 以下に図面を参照して本発明の詳細な説明する。

本発明実施例の／実施例の回路構成を第を図に示す。こ
こで、ガは信号入力端子、ｎは符号器出力端子、Ｂは加
′Ｒ−器、２グは積分器、Ｂおよびぶは比較器、２７は
Ｄ／Ａ変換器、ｄはエンコーダ回路である。

入力端子ガからの入力信号を加算器ｎの（＋）側入力端
子に供給し、（→側入力端子にはＤ／Ａ変換器Ｉの出力
を供給する。加算器ｎの出力を積分器２ＩＩに供給し、
その積分出力を比較ＤＢおよび％の各（＋）側入力端子
に供給する。比較器ΔおよびＩの各（→側入力端子には
、それぞれ、比較器判定レベル■Ｒ１およびＶＬ２　（
ＶＲ／　＞　ＶＲ，！　）を供給する。比較器２５およ
びにの出力をエンコーダ回路Ｉに供給する。ここで、エ
ンコーダ回路ｊは、積分器２グの出力が比較器判定レベ
ルＶＲ／以上のときには比較器Δおよび２乙の出力を“
＋ｌ′を表わすλ進ディジタル信号に変換し、同様に、
ＶＲ／〜ＶＲ，！のときには“Ｌ　ｏ　ｌ”を表わす２
進デイジタル信号に変換し、ＶＲ，２以下のときには“
−、ＩＩを表わす一進ディジタル信号に変換する回路で
ある。

つ１す、信号出力端子ｎからは、積分器２１１からの出
力に応じて、ｍ　＋、　ＴＩ　、　Ｍ　Ｏ″′および“
−／″の３符号化出力値を表わす信号が取り出される。

次いで、Ｄ／Ａ変換器１において、１１　＋ｉ”信号は
正のフルスケール値に、′−／”信号は負のフルスケー
ル値に変換される。但し、入力信号が高分解能のディジ
タル信号の場合には、ル４．変換器２７が不要であるの
は従来回路と同じである。

第ｇ図の本発明実施例において、積分器２グの出力がＶ
Ｒ／〜ＶＲ，２内に収まっている場合には、帰還する値
が零である。このことは、従来回路では、“十／”と“
−／′′が繰り返すことによって表現されていた“０”
′に相当し、入力信号と帰還する値との差が小さくなる
ことを示している。

第９図は、ＶＲ／　＝　０．３　オヨびＶＲ，２＝　−
０，３（Ｄ場合について、直流変換誤差の入力レベルに
対する依存性を求めたものである。第９図を第６図と比
較すると、第９図の入力レベルＯ，Ｓ〜／、０の誤差特
性と第を図の入力レベルＯ〜／、０の誤差特性とが同一
形状で単にＳ；（差の大きさが−になっている！ ことがわかる。

第９図の人力レベルＯ−Ｏ，Ｓの誤差特性は、０．５を
中心として対称な形状である。このことは、■Ｒ１−〇
、！；　、　ＶＲｕ−−０，！；に設定すると、従来の
符号器を２個用意して、０〜／、０の入力レベルとＯ〜
−／、Ｏの入力レベルを２分して変換した場合と同じ結
果になることを示している。

ところが、ＶＲ／　＝　０．２３およびＶＲ２＝　−０
，２！；に設定すると、第１θ図に示すように、直流変
換ｔｌ差−人カレベル依存性は大きく変化し、零入力レ
ベルでの誤差が大幅に減少することがわかる。

さらに、ＶＲ／　＝　０．／２！；およびＶＲ，２＝　
−０，／２３と小さくして行くと、第１／図に示すよう
に、零入力レベルでの誤差は再び増加してしまう。但し
、この場合でも、誤差はＶＲ／　＝　０．３およびｖＲ
ｒ　＝−ｏ、ｓのときよりは小さい。

ＶＲ／およびｖ〜の大きさを変えて、直流変換誤差特性
を調べると、ＶＲ／　＝　−ＶＲ２＝　０．２〜０．３
付近で零入力レベルでの誤差が大幅に低下することがわ
かる。

第７２図は比較器判定レベルをｌ　ＶＲ／　１．−１Ｖ
Ｒ，ｚ　ｌとした条件で、判定レベルの大きさとＳ／Ｎ
との関係を示すものである。ここでは、入力レベルとし
て一３ｓ　ｄＢ　（一点鎖線）、−１ＩｊｄＢ（点腺）
および−ｓｏ　ｄＢ　（実線）の３点を選んだ。各入力
レベルによって特性は違っているが、いずれの入力レベ
ルにおいても大寸かな傾向は同じであることがわかる。

図中のＡ、Ｂおよび０点は１ｖＲ１＝Ｏ，ｔのＳ／Ｎ値
を示し、ａ、ｂおよびＣはＡ、ＢおよびＣの各点より３
ｄＢ以」二数のされる領域を示している。これら領域ａ
、ｂおよびＣはＩＶＲＩが０．／〜０．３乙の範囲に存
在するが、各入力レベルに対して共通にあるより好適な
改善領域は、約０．２〜０．３の範囲であることがわか
る。

第１３図はｌ／　＝　０．２！；およびＶＲ２＝　−０
，２！；の場合に、交流信号入力に対するＳ／Ｎ−人力
レベル依存性を求めた結果である。評価法は従来の符号
器の評価法と同じ方法である。従来回路についての第７
図の特性と比較すると、−２０ｄＢ以下の入力レベルで
Ｓ／Ｎが改善され、ダイナミックレンジは約ｔ２　ｄＢ
に広がり、従来よりも９ｃｌＢ向上していることがわか
る。

入力端子ガへの入力信号、加算器２３あるいは帰還Ｄ／
Ａ変換恭刀のいずれかに直流オフセット電圧を与えるこ
とにより、低人力レベルでのＳ／Ｎを一層改善すること
ができる。

第１グ図は加算器ｎに直流オフセット電圧を与える例を
示し、ここで、刀は直流オフセット市１圧源である。こ
の電圧源〃からのオフセット電圧を加算ｖｊＩｉｎに供
給して、この加算器ｎからの出力が所定のオフセット！
正レベルだけオフセットするようにする。

本例に代えて、直流オフセット電圧源λ９からのオフセ
ット電圧を、入力端子２／からの入力信号に直接に加え
たり、あるいはＤ／Ａ変換変換器用力アナログ信号に加
えることによっても、加算器用からの出力が所定のオフ
セット電圧レベルだけオフセットするようにすることが
できる。

第を図に示しだ直流変換誤差の入力レベルに対する依存
性のグラフにおいて、低入力レベルの入力信号は、ゼロ
付近の変換特性で符号化されるので、ゼロ入力で発生す
る大きな誤差によりＳ／Ｎは劣化してしまう。ところが
、かかる低入力レベルの入力信号に直流オフセット電圧
を与えると、低入力レベルの入力信号を比較的直流変換
■（差の少ない入力レベル、例えば０．／のレベル伺近
に移して符号化できるので良好なＳ／Ｎが得られる。

このようにオフセットを与えたときにＳ／Ｎが一層改善
された例勿第１５図に示ず。ずなわち、第１３図は、比
較器判定レベルを第７２図に示す良好な範囲内（７）　
ＶＲ／　＝　０．２！；およびＶＲ，２ニー　０．２！
；に定めた場合のフルスケールに対して、０．０１のオ
フセットを与えた場合のＳ／Ｎ特性を示すものである。

破細で示した従来例の特性はΔ−Σ形と呼ばれている符
号器の場合であり、実線で示しだ特性が本発明において
オフセットを与えた符号器の場合である。

従来例においては、直流のゼロ入力付近の誤差は大きな
値を持っているので、オフセット電圧値より大きな振幅
を有する信号に対してはＳ／Ｎ劣化は発生する。そのた
め、オフセットが３％のときに、約−，２Ｆ　ｄＢの入
力レベルにおいて大きなＳ／Ｎ劣化の谷が生じるという
欠点があった。

これに対して、本発明の場合には直流のゼロ入力付近の
誤差が低いので、低入力レベルでのＳ／Ｎが従来例に対
して６〜／２ｄＢ程よく、しかも−２Ｉ／（ＩＢ付近で
の大きなＳ／Ｎ劣化の谷も発生しないという大きな利点
がある。

第１に図ｉｊ　ＶＲ／　＝　０．２！；　＋　０．／　
、　ＶＲ，２＝　０．２！；　＋Ｏ１ｌとオフセットを
与えた場合のＳ／Ｈの入力レベルに対する依存性を示す
。ここで、ダイナミックレンジはほとんど変化していな
いが、Ｓ／Ｎの入力レベルに対する変動幅が小さくなっ
ており、中心値でダイナミックレンジを評価するのでは
なく、最悪値で比較すると、第１３図の場合よりも改善
されていることがわかる。

このオフセット値によってＳ／Ｎ特性は多少変化するが
、０．／より大きな値にオフセット値を設定しても大き
な変化はなかった。

つまシ、ＶＲ／およびＶＲ２の絶対値よりもＶＲ／とＶ
Ｒ２との差の大きさによって、はぼＳ／Ｎ特性が決゛ま
ると言える。

第を図示の本発明符号器の実施例の回路と第Ｓ図のＦＩ
Ｒ−ＦＩＬ回路とを組み合わせることによって、ＡＤＤ
変換回路を構成できる。その場合に、ＦＩＲ−ＦＩＬ回
路中の乗算器２グでは、°“＋／″。

′“０”、“−／″と係数との積を求めればよいので、
その回路は１１１１単なスイッチング回路で構成できる
。

かかるＡ／Ｄ変換器の一例を第１７図に示す。第１７図
において、信号入力端子ガにアナログ信号を入力し、ク
ロックφの周波数でサンプリングされたアナログ信号は
、ＦＩＲフィルタ９を通してディジタル値に変換されて
出力端子ｎより取り出される。

第７６図において、スイッチＳＷ／〜５ＷＩＩと容量Ｃ
８とは入力アナログ信号の電圧に応じた電荷をサンプリ
ングするスイッチト・キャパシタ回路である。

スイッチＳＷＳ　−ＳＷざと容ＭＣＤとは、同様に、基
準′１に圧ＶＲＥＦに応じた電荷をサンプリングするス
イッチト・キャパシタ回路である。

これら２つのスイッチト・キャパシタ回路と差動増幅器
Ａ１．ＩＰと帰還容量Ｃ□とによって、積分器λグとし
てのスイッチト・キャパシタ形積分器を構成する。第２
のスイッチト・キャパシタ回路中のスイッチＳＷ７とＳ
Ｗｒの制御によって、容量ＣＤに充電された電荷の極性
が変わるようになし、これにより、帰還Ｄ／Ａ変換器ｌ
として機能させる。従って、入力端子２／からの入力信
号とＤ／Ａ変換器〃からの出力とは、差動増幅器ＡＭＰ
の仮想接地点で加算される。

比較器判定レベルＶＲ／およびＶＢ２の値は、基準電圧
ＶＲＦｉＦをフルスケール値として決まる電圧値に設定
する。

コンパレータＢおよびにの出力をエンコーダＩに供給す
る。乙のエンコーダｄはアンドゲートＧ／。

排他的論理和ゲー）　Ｇ２およびノアゲートＧ３より成
り、コンパレータＢおよびぶの出力をそれぞれゲートＧ
／〜Ｇ３に供給する。ゲートＧ／〜Ｇ３の出力によって
、スイッチＳＷ９〜ＳＷ　／／をそれぞれ制御する。こ
れらスイッチＳＷ９〜ＳＷ／／は、スイッチＳＷ７およ
びＳＷすに与えるクロックφを制御するものであり、ク
ロックφをインバータエＮＶ　／を介してスイッチＳＷ
９に供給する。“ｌ”信号をスイッチ５ＷＩＯに供給す
る。クロックφを直接にスイッチＳＷ／／に供給する。

これらスイッチＳＷワ〜ＳＷ／／の出力端子を共通に接
続して、スイッチＳＷり〜ＳＷ／／のいずれかの出力を
取り出してスイッチＳＷ７の制御信号とすると共に、そ
の切換スイッチ出力をインバータＩＮＶ、２で反転して
スイッチ５ｗＩｒの制御信号とする。なお、クロックφ
を直接にスイッチ３Ｗ２．　ＳＷ４’およびＳＷ５の制
御信号となし、クロックφをインバータＩＮＶ、？で反
転した信号をスイッチＳＷ／　、　ＳＷ３およびＳＷ６
の制御信号とする。

これらスイッチＳＷ／〜ＳＷ／／の各々は、制御信号が
“、ｎのときにオン、“０”のときにオフとする。スイ
ッチＳＷ９がオンのとき、スイッチＳＷ５とＳＷすある
いはスイッチＳＷ乙とＳＷ７が同じ動作をして、基準電
圧ＶＲＥＦは容量Ｃ工に極性を反転して積分される。

他方、スイッチＳＷ／θがオンのとき、スイッチＳＷ７
が常時オン状態となり、この場合には基準電圧■ＲＥＦ
は容量Ｃ１に積分されない。

スイッチＳＷｌ／がオンのときには、スイッチＳＷｊと
ＳＷ７あるいはスイッチＳＷ４とＳＷｒとが同じ動作を
して、基準電圧ＶＲＩＣＦは容量Ｃ工に同極性で積分さ
れる。

以上の動作をクロックφの周期ごとに繰り返し、入力信
号値に応じた符号化出力がエンコーダＩの出力として得
られる。

デジタル・フィルタ（ＦＩＲ−ＦＩＬ　）　９は、符号
化出力の平均値を演算することによって高分解能ディジ
タル値を得るものであシ、ここではカウンタ／３はクロ
ックφで歩進させる。′Ｏ”信号をスイッチＳＷ／２に
供給し、カウンタ１３の出力をスイッチＳＷ／３に供給
し、カウンタ１３の出力と“−７”信号との積を乗算器
／Ｉｆで求めた出力をスイッチＳＷ／ｌＩに供給する。

スイッチＳＷ／２．　ＳＷ／３およびＳＷ　／ＩＩはそ
れぞれゲートＧ２　、　Ｇ３およびＧ／により制御する
。これらスイッチＳＷ／Ｊ〜ｓｗｉ＋の出力端子を共通
に接続して、スイッチＳＷ／２〜ＳＷ／ｌｌのいずれか
の出力を加算器／ｊに供給する。しかして、カウンタ／
３からのカウンタ出力をスイッチＳＷ　／２〜５Ｗｌｌ
Ｉのいずれかを選択することによシレジスタ／乙に蓄積
する。その蓄積の／囮期の経過する度ごとにレジスタ／
６の内容をランチ／７にラッチして、ディジタル出力値
を出力端子／２から取り出す。

本例では、帰還Ｄ／Ａ変換器１をスイッチト・キャパシ
タ回路で実現しているので、±ｌ、Ｏの３値の出力レベ
ルを７個の容量ＣＤで発生でき、従って、容量素子の精
度によってＤ／Ａ出力値の直線性が影響されない利点が
ある。

逐次比較形等の一般のＡ／Ｄ変換器の直線性は、帰還Ｄ
／Ａ変換器を構成する容量素子あるいは抵抗素子の精度
に主に依存していたので、製造精度によってＡ／Ｄ変換
の直線性が決まり、高精度化にも限度があった。しかし
、第１７図のＡ／Ｄ変換においてはサンプリング周波数
を高くする程、高精度化することが可能である。

第ざ図示の符号器では、２個の比較器で３値の符号化出
力レベルを得ているが、Ｓ／Ｎ特性をさらに向上させる
だめに、比較器の個数を増加して符号化出力レベルを細
かく定めることもできる。この場合においても、微少信
号に対するＳ／Ｎの改善を図るためには、零レベル近辺
の誤差を低減させることが重要である。この点を考慮し
て、３個以上の符号化出力レベルがあっても、零レベル
と正の最小符号化出力レベルと負の絶対値最小符号化出
力レベルの３値を区別する２つの比較器判定レベルの差
を、正の最小符号化出力レベルと負の絶対値最小符号化
出力レベルとの差の１０〜３６％程度に設定することに
よって、第１図の実施例と同様に低入力レベル信号に対
してＳ／Ｎを改善できる。

（効　果） 本発明によれば、従来の符号器に比較して低入力レベル
でのＳ／Ｎ改善効果が大きく、従って、音声信号等を取
シ扱う場合においては非常に有効である。

音声信号を伝送する場合のＳ／Ｎ規格は例えば第ｎ図に
示すように定められ、この規格に示されるように、信号
レベルの大きさＫよらず一定のＳ／Ｎが確保されれば、
入力レベルが変動しても伝送品質は変わらない。本発明
においては、一定のＳ／Ｎが低い入力レベルまで確保さ
れているので音声信号の高品質伝送を確保できる。

また、本発明によるオーバサンプル形符号器をＡ／Ｄ変
換器やＤ／Ａ変換器に適用した場合、アナログ回路の部
分は低い分解能でもよく、このことからアナログ回路を
構成する素子の精度あるいは素子値変動に対する特性変
動の感度が低くてもよいという利点もある。

さらに捷だ、本発明によれば、高周波帯域に分布する雑
音をフィルタによって除去することによって、電源等か
らの外来雑音も同時に除去されるので耐雑音性が高い。

アナログ回路におけるこのような低素子精度、低素子感
度および高耐雑音性は、微細プロセスで高密度化を図る
のに非常に有効であり、チップサイズ低減による経済化
の効果も大きい。これらの効果は本発明によりＳ／Ｎ特
性が改善されることに相俟って、さらに大きくなる。

【図面の簡単な説明】

第１図は従来の符号器の基本構成を示すブロック線図、
第２図は第１図示の符号器を＆Ｄ変換器に応用した例を
示すブロック線図、第３図は第１図示の符号器をＤ／Ａ
変換器に応用した例を示すブロック線図、第７図は従来
の符号器の回路構成例を示すブロック線図、第５図はデ
ジタル・フィルタの回路構成例を示すブロック線図、第
６図は従来の符号器の直流変換誤差の入力レベルに対す
る依存性を示す特性曲線図、第７図は従来の符号器のＳ
／Ｎ特性を示す特性曲線図、第を図は本発明符号器の回
路構成の実施例を示すブロック線図、第７図は直流変換
誤差の入力レベルに対する依存性ヲＶＲ／　＝　０．！
；　オヨびＶＢ２　＝　−０，！；の場合について示す
特性曲線図、第７０図および第１／図は、本発明符号器
における直流変換誤差の入力レベル依存性をＶＲ／　＝
　０．２！および■シニー０．２！；およびＶＲ／　＝
（７，／ｊｊおよび■シ＝　−０，／２３の場合につい
てそれぞれ示す特性曲線図、第７２図は比較器判定レベ
ルとＳ／Ｎとの関係を示す特性曲線図、第７３図は本発
明符号器におけるＳ／Ｎ特性をＶＲ／−０，２！；およ
びＶＦＬ２　＝　−０，２！；の場合について示す特性
曲線図、第１１Ｉ図は本発明の他の形態の一実施例を示
すブロック線図、第１ｊ図はオフセット電圧を与えた場
合の従来および本発明によるＳ／Ｎ特性を示す特性曲線
図、第７乙図はオフセット電圧を与えた場合の本発明符
号器におけるＳ／Ｎ特性を示す特性曲線図、第１７図は
本発明符号器を用いて構成したＡ／Ｄ変換器の一例を示
す回路図、第１ｇ図は音声信号伝送のＳ／Ｎ規格の一例
を示す線図である。 ／・・・信号入力端子、 ２・・・符号器出力端子、 ３．３′・・・加算器、 ｌ、ｔ′・・・積分器、 ５・・・比較器、 ６・・・Ｄ／Ａ変換器、 ７・・・エンコーダ回路、 ざ、ざ′・・・量子化器、 ワ、９′・・・フィルタ、 ／ｌ・・・信号入力端子、 １２・・・フィルタ出力端子、 １３・・・係数発生用カウンタ、 ｌり・・・乗算器、 ／３・・・加算器、 ｌＡ・・・レジスタ、 ガ・・・信号入力端子、 ｎ・・・符号器出力端子、 ｎ・・・加算器、 ２グ・・・積分器１ 、Ｕ、２Ａ・・・比較器、 ｌ・・・Ｄ／Ａ変換器、 １・・・エンコーダ、 Ｊ・・・直流オフセット電圧源、 ／７・・・ラッチ、 ７ｇ・・・乗算器、 ＳＷ／　ＮＳＷ／グ・・・スイッチ、 ＯＢ　＋　Ｏｐ　＋　Ｏ工・・・容量素子、ＡＭＰ・・
・差動増幅器、 ＩＮＶ／〜ＩＮＶｊ・・・インバータ、Ｇ／・・・アン
ドゲート、 Ｇ２・・・排他的論理和ゲート、 Ｇ３・・・ノアゲート。 特許出願人　日本電信電話公社 第１図 第２図 第３図 第４図 第９図 第１Ｏ図 直ンへ入力しベＪし 第１１図 直、飛入カレペν ＩＶ／’？ｌ

Claims (1)

1. 【特許請求の範囲】 旬　一定の周期でサンプリングされた入力信号から前周
   期の符号化出力信号を差し引く加算器と、該加ｎ　ｒｒ
   ５からの出力を積分する積分器と、該積分器からの出力
   の大きさを量子化する少くとも２個の比較器と、該比較
   器からの出力を符月化して出力信号とするとともに、該
   出力信号を前記加算器に供給する負帰還ループと、し、
   νの省号化出力レベルと正の最小符号化出力レベルとを
   区別する第１の比較器判定レベル、および零の符号化出
   力レベルと負の絶対値最小符号化出力レベルとを区別す
   る第２の比較器判定レベルを前記比較器に供給し、前記
   第１の比較器判定レベルと前記第一の比較器判定レベル
   との差を、前記正の最小ｔ・Ｊ−÷づ化出力レベルと前
   記負の絶対値最小符号化出力レベルとの差に対して、／
   θ〜３６％程度に設定する手段とを具えたことを特徴と
   する符号器。 ２）一定の周期でサンプリングされた入力信号から前周
   期の符号化出力信号を差し引く加勢−器と、該加算器か
   らの出力が所定レベルだけオフセットするようにする手
   段と、当該オフセットを与えられた加算器からの出力全
   積分する積分器と、該積分器からの出力の大きさを量子
   化する少くとも２個の比較器と、該比較器からの出力を
   符号化して出力信号とするとともに、該出力信号を前記
   加算器に供給する負帰還ループと、零の符号化出力レベ
   ルと正の最小符号化出力レベルとを区別する第１の比較
   器判定レベル、および零の符号化出力レベルと負の絶対
   値最小符号化出力レベルとを区別する第２の比較器判定
   レベルを前記比較器に供給し、前記第１の比較器判定レ
   ベルと前記第２の比較器判定レベルとの差を、前記正の
   最小符号化出力レベルと前記負の絶対値最小符号化出力
   レベルとの差ｒ（対して、／θ〜３に％程度に設定する
   手段とを具えたことを特徴とする符月腑。