CN101427469B - 具有比较器偏置噪声转换的△-∑调制器 - Google Patents

具有比较器偏置噪声转换的△-∑调制器 Download PDF

Info

Publication number
CN101427469B
CN101427469B CN200780014498.5A CN200780014498A CN101427469B CN 101427469 B CN101427469 B CN 101427469B CN 200780014498 A CN200780014498 A CN 200780014498A CN 101427469 B CN101427469 B CN 101427469B
Authority
CN
China
Prior art keywords
comparator
reference signal
signal
input terminal
comparators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780014498.5A
Other languages
English (en)
Other versions
CN101427469A (zh
Inventor
约翰·L·梅兰松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of CN101427469A publication Critical patent/CN101427469A/zh
Application granted granted Critical
Publication of CN101427469B publication Critical patent/CN101427469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Abstract

Δ-∑调制器的量化器包括比较器以对量化器输入信号进行量化。各比较器将相应的参考信号与量化器输入信号进行比较。逻辑处理模块基于该比较确定量化器输出信号。在随后的时段期间，比较器偏置转换器改变“参考信号-比较器输入终端”关联以将相应的参考信号从至少两(2)个比较器的一个布置的比较器输入终端重新路由至不同布置的比较器输入终端。该比较器偏置转换器可随机地改变参考信号-比较器输入终端关联。该比较器偏置转换器可维持1∶1的参考信号-比较器输入终端关系。通过维持1∶1的参考信号-比较器输入终端比率和随机化参考信号-比较器输入终端关联，该比较器偏置转换器可有效地将比较器偏置电压非线性转换为可以被积极处理的能量和频率并改善信噪比。

Description

具有比较器偏置噪声转换的△-∑调制器
相关申请的交叉参考 
本专利申请交叉参考由发明人John Melanson于2006年3月24日提交的美国专利申请号11/388,397的题为“Delta SigmaModulator Analog-to-Digital Converters with Quantizer OutputPrediction and Comparator Reduction”和由发明人John Melanson于2006年3月24日提交的美国专利申请号11/388,425题为“DeltaSigma Modulator Analog-to-Digital Converters with MultipleThreshold Comparisons during a Delta Sigma Modulator OutputCycle”。 
技术领域
本发明大体上涉及信息处理领域，更具体地，涉及一种用于将Δ-∑调制器模拟-数字比较器中的比较器偏置噪声转换至多重频谱噪声(multi-spectral noise)的信号处理系统和方法。 
背景技术
许多信号处理系统包括Δ-∑调制器以使输入信号量化至一个或多个比特。Δ-∑调制器以量化误差交换高采样率和噪声整形的形式来平衡增加的噪声。通常也使用其他可互换的术语(诸如“∑-Δ调制器”、“Δ-∑转换器”、“∑-Δ转换器”、以及“噪声整形器”)来提及“Δ-∑调制器”。 
图1描述了模拟-数字转换器(ADC)Δ-∑调制器100，其接收模拟输入信号x(t)并将该输入信号x(t)转换至一系列低分辨率、数字输出脉冲q(n)，其中，t代表时间上的瞬间，n为整数并代表第n个采样。通常，Δ-∑调制器100对当前输入信号x(t)和之前量化器输出信号的模拟形式(即q(t-1))之间的差异进行量化。在Δ-∑调制器100的反馈回路中，数字-模拟转换器(DAC)108将每个经延迟(z-1)的输出信号q(n-1)转化为模拟信号q(t-1)。Δ-∑调制器100的反馈回路还包括动态元件匹配(dynamic elementmatching)106以校正DAC108信号q(n-1)中的非线性。 
噪声整形环路滤波器102处理输入信号x(t)和经延迟的输出信号q(t-1)之间的差异以产生环路滤波器输出信号/量化器输入信号VLF。在Δ-∑调制器工作的各输出循环期间，量化器104量化信号VLF以(通常以数字数据的形式)产生输出信号q(n)。当环路滤波器102是连续时间滤波器时，量化器104代表以过采样率(诸如比率为64：1)工作的相对低精密度的ADC转换器。量化器104可提供多比特或单比特输出量化等级。量化等级步长大小Δ，代表各量化等级间的差异。单比特量化器仅有两个指定为{-Δ/2、Δ/2}或{-1、1}的量化等级。Shreier和Temes，Understanding Delta-SigmaSignal Converters，IEEE Press，2005(本文中称为“Sheier&Temes”)更为详细地描述了传统Δ-∑调制器。 
多比特ADCΔ-∑调制器展现了优于单一比特ADCΔ-∑调制器的某些已知的优点(诸如，减少的量化噪声)。然而，量化器设计仍然代表Δ-∑调制器设计者所面对的一个重大挑战。 
图2描述了闪跃型(flash-type)量化器200，其代表量化器104的一个实施例。量化器200包括r个比较器202.0至202.r-1，每一个均具有连接至环路滤波器102的输出的第一输入以接收量化器输入信号VLF。“r”是代表Δ-∑调制器100中的比较器数目的正整数。 比较器202.0至202.r-1中的每一个均包括第二输入以接收相应的参考电压V0至Vr-1。参考电压用作参考信号以使量化器输入信号VLF量化。值为R、r-1个电阻器204.1至204.r-1的电阻串参考电压梯形网络(resistor string reference ladder)在横跨至少参考电阻器204.1至204.r-1的统一压降以产生相应的参考电压V0至Vr-1。端电阻器204.0和204.r具有可以用来定标量化等级(也称为“量化器步长”)的值。例如，最大量化器阈值可以是1.2V，但有效参考可以是2.5V，因此设置电阻器204.0和204.r以达到所期望的大小。横跨参考电阻器204.0至204.r施加+Vref至-Vref的参考电压。例如，+/-Vref是+/-1.5伏特(V)。 
比较器202.0至202.r-1中的每一个将量化器输入信号VLF与相应的参考电压V0至Vr-1比较。当第i个参考电压Vi小于或等于环路滤波器输出/量化器输入信号VLF时，第i个比较器202.i产生逻辑零(例如，0V)而当Vi>VLF时产生逻辑1(例如，+2.5V)。一旦在量化器104工作的每个输出循环期间，数字编码器206就将比较器202.0至202.r-1的输出信号编码为数字(离散)输出信号q(n)。 
量化器104中比较器数目的增加(即，增加r值)，产生较高质量的输出信号q(n)(例如，较少的量化噪声)和较高的信号带宽性能。每当r加倍时，Δ-∑调制器100一般达到6dB量化噪声改进。然而，量化器104中比较器数目的增加也伴随着不足。例如，比较器数目的增加需要更多的物理面积来实施和更多的能量来运转。此外，比较器数目的增加减少了相邻参考电压Vi和Vi+1之间的电压间隔并增加了非理想特性的相对效应(诸如，比较器偏置电压)。 
比较器偏置电压代表最小直流电(DC)输入电压(必然将其施加至比较器的输入终端以使比较器至过渡态)。因而，比较器偏置电压可能引起比较器输出中的误差，尤其是当相邻的比较器的参考输入信号之间的差异较小时。因此，由于量化器非理想特性的相 对效应增加，该非理想特性导致Δ-∑调制器误差的增加。非线性可以导致(尤其是在高信号频率处)谐波失真、噪声增加以及具有直流电(DC)输入电平的噪声调制(所有这些都是不期望的)。 
一个比较器数目等于r＝16的实例示出了比较器非理想特性的效应。假设十七(17)个量化等级(规格化至-8、-7、-6、...、-1、0、+1、+2、...、+8)，对于相应的比较器202.0至202.r-1的输入参考电压V0至V15定标至规格化值-7.5、-6.5、-5.5、...、-0.5、+0.5、...、+5.5、+6.5、+7.5。每个实际的参考电压V-v.5和模拟系统参考电压Vref成比例。例如，如果等级-8对应-1.5V而等级+8对应+1.5V，则用于比较器202.0至202.r-1的相应的比较器输入参考电压V0至V15是-7.5/8*1.5V、-6.5/8*1.5V、...、+6.5/8*1.5V、以及+7.5/8*1.5V。因而，随着比较器数目的增加，对于给定的参考电压+/-Vref的参考电压间隔减少。因而断定由于比较器数目的增加，最终闪跃型量化器200的非线性(诸如，比较器偏置电压)最终抵消了通过增加比较器数目所获得的任何优点。此外，在集成电路中，芯片面积是宝贵的。比较器数目的增加需要更多的芯片面积，从而可以成为一个主要缺点。 
尽管量化器技术上有发展，仍然可以改进ADCΔ-∑调制器量化器设计以减少比较器非理想特性效应(诸如，比较器偏置电压)。 
发明内容
本发明的一个实施例中，信号处理系统包括：模拟-数字Δ-∑调制器。该Δ-∑调制器包括：环路滤波器，耦合至多个比较器，以提供要被量化的输入信号。Δ-∑调制器还包括：多个比较器，耦合至环路滤波器，每个比较器均具有两个输入终端以分别接收参考信号和要被量化的输入信号并且每个比较器均具有偏置。Δ-∑调制器还包括：比较器偏置转换器，耦合至N个比较器，以将来自比较器 输入终端的第一布置的N个相应的参考信号路由至比较器输入终端的第二布置以将比较器偏置转换为噪声，其中，N为大于一(1)的整数。 
本发明的另一实施例中，一种将Δ-∑调制器比较器偏置转换为噪声的方法包括：在第一时段期间，接收Δ-∑调制器的N个相应的比较器的输入终端的第一布置上的N个参考信号，其中N为大于一(1)的整数。该方法还包括：在第二时段期间，将该N个参考信号路由至Δ-∑调制器的相应的比较器的输入终端的第二布置以将比较器偏置转换为噪声。 
在本发明的又一实施例中，一种将Δ-∑调制器比较器偏置转换为噪声的方法包括：在第一Δ-∑调制器输出循环期间，接收Δ-∑调制器的N个相应的比较器的输入终端上的N个参考信号，其中每个参考信号均和一个比较器输入终端关联以形成参考信号-比较器输入终端关联以将比较器偏置转换为噪声并且N为大于一(1)的整数。该方法还包括，在下一Δ-∑调制器输出循环期间，改变至少一个参考信号-比较器输入终端关联。 
在本发明的另一实施例中，Δ-∑调制器包括：环路滤波器以接收输入信号和量化器输出信号并产生量化器输入信号，以及量化器以接收量化器输入信号和产生量化器输出信号。该量化器包括：参考信号发生器以产生N个参考信号，其中N为大于一(1)的整数。该量化器还包括：耦合至参考信号发生器的比较器偏置转换器以在随后Δ-∑调制器输出循环期间改变参考信号-比较器输入终端关联，以将比较器偏置转换为噪声。该量化器还包括：多个耦合至比较器偏置转换器的N个比较器以接收参考信号并将其与量化器输入信号进行比较并产生比较数据。该量化器还包括：编码器，其耦合至比较器，以接收比较数据，基于比较数据对量化输入信号进行量化，并产生量化器输出信号。
附图说明
通过参考附图，本发明将变得更容易理解，并且对于领域的技术人员本发明的多个目的、特征和优点是显而易见的。遍及数个附图相同参考数字的使用指定相同或相似的元件。 
图1(标注有现有技术)示出了一个模拟-数字转换器(ADC)Δ-∑调制器。 
图2(标注有现有技术)示出了Δ-∑调制器的闪跃型量化器。 
图3示出了具有比较器偏置噪声转换性能的Δ-∑调制器。 
图4示出了图3的Δ-∑调制器的参考信号发生器和比较器偏置转换器。 
图5示出了图4的比较器偏置转换器的第一数字参考信号路由器。 
图6示出了图4的比较器偏置转换器的第二数字参考信号路由器。 
图7示出了图4的比较器偏置转换器的斩波电路。 
图8示出了在随后时段T1和T2期间用于图7的斩波电路的示例性时序图。 
图9示出了图4的比较器偏置转换器的组合的参考信号路由器/斩波电路矩阵。
图10示出了包括了具有比较器偏置噪声转换器的Δ-∑调制器的信号处理系统。 
具体实施方式
在本文中所描述的信号处理系统中Δ-∑调制器的量化器利用多个比较器以对量化器输入信号进行量化。每个比较器均比较各自参考信号和量化器输入信号。逻辑处理模块基于该比较确定量化器输出信号。在随后时段期间，比较器偏置转换器改变“参考信号-比较器输入终端”关联以将相应的参考信号从至少两(2)个比较器的比较器输入终端的一个布置路由至比较器输入终端的不同布置。在至少一个实施例中，从一时段至下一时段，比较器偏置转换器随机改变比较器输入终端的布置。换言之，在随后时段期间，比较器偏置转换器随机变化参考信号-比较器输入终端关联。 
比较器偏置转换器可以维持1：1的参考信号-比较器输入终端关系，即，每个比较器的一个输入终端接收一个参考信号。通过维持参考信号-比较器输入终端1：1的比率和随机化参考信号-比较器输入终端关联，比较器偏置转换器有效地将比较器偏置电压非线性转换为能被积极处理的能量和频率并且在至少一个实施例中，改善信噪比。在至少一个实施例中，比较器偏置电压被转换为加性多频谱噪声(additive white noise)(诸如，加性白噪声)。该多频谱噪声可以是系统抖动的一部分并可被环路滤波器剧烈衰减。多频谱噪声指的是具有能量以近似相等的能级分布于多频率中的噪声。通常“白噪声”是具有在给定频率范围内(诸如，0至1/2的Δ-∑调制器采样率)对于各频率的能量是近似常量的噪声。 
在至少一个实施例中，比较器电压偏置抑制器(reducer)包括：比较器偏置转换器，用于在随后时段期间改变参考信号至比较器的输入终端的路由。该比较器偏置转换器包括：一个或多个多路复用 器，以改变一个或多个比较器中的每一个在随后时段期间接收的相应的参考信号。 
在至少一个实施例中，比较器电压偏置抑制器包括：斩波电路。该斩波电路包括：多路复用器，其耦合至比较器的输入终端以有效触发比较器输入。该斩波电路接收随机斩波控制信号以引起斩波电路随机触发比较器输入终端。触发比较器输入终端有效地将比较器偏置电压转换为加性多频谱噪声(诸如，加性白噪声)。该斩波控制信号可以是与相应的比较器输出中的每一个进行异或(OR)以恢复适当的极性。 
在另一实施例中，可以关于量化器中比较器的子集来分别利用随机化参考信号-比较器输入终端关联和斩波电路。例如，在一个实施例中，仅随机改变相邻比较器对的参考信号和/或仅随机斩波有限数目的比较器输入终端。随机化和斩波的有限范围具有较低复杂度实施但是毕竟能达到有限的涉及偏置的性能改进。 
在另一实施例中，组合斩波电路和比较器偏置转换器以获得甚至更好的加性比较器偏置的白化效果(whitening)。 
图3示出了具有比较器偏置噪声转换性能的Δ-∑调制器300的一个实施例。Δ-∑调制器300包括：量化器301以量化环路滤波器310的输出信号。在实施例中，环路滤波器是j阶模拟滤波器，其中j代表环路滤波器310的阶并且是大于一(1)的整数。通过可选择的动态元件匹配元件(DEM)312和数字-模拟转换器(DAC)314反馈数字量化器输出信号q(n)以产生延迟的、模拟环路滤波器输入信号q(t-1)。环路滤波器310对模拟输入信号x(t)和模拟、环路滤波器输入信号q(t-1)之间的差异提供噪声整形。在Shreier& Temes中详细描述了环路滤波器310、DEM312、和DAC314的实施例。量化器301可被结合至任何ADCΔ-∑调制器。
量化器301包括：比较器偏置转换器303以将比较器302.0至302.M-1的比较器电压偏置的非理想特性转换为具有能被Δ-∑调制器300积极处理的频率和能级的多频谱噪声，其中“M”是比较器数目。在随后时段期间，比较器偏置转换器改变“参考信号-比较器输入终端”关联以将相应的参考信号从至少两(2)个比较器的比较器输入终端的一个布置路由至比较器输入终端的不同布置。该比较器输入终端的布置指在时段期间1：1的参考信号-比较器输入终端关联。在至少一个实施例中，在随后时段期间，参考信号被随机路由至不同的比较器输入终端，以形成1:1的参考信号至比较器输入终端关联(其从一个时段到下一个时段不同)。因此比较器偏置电压被转换成加性多频谱噪声(诸如，加性白噪声)。 
量化器301还包括：参考信号发生器308以产生参考信号Vr0至VrM-1。比较器302.0至302.M-1(“302.0-302.M-1”)中的每一个均包括输入终端以接收量化器输入电压Vin(t)。“Vin(t)”代表在时间t中任何瞬间处的量化器输入信号。量化器输入信号Vin(t)通常是环路滤波器(诸如，环路滤波器310)的直接输出并且是要被量化器301量化的信号。比较器302.0至302.M-1的每一个均还包括：输入终端以接收相应的参考信号Vr0、Vr1、...、VrM-1。在每个近似循环(approximation cycle)期间，比较器302.0至302.M-1将量化器输入信号Vin和由参考信号发生器308产生的相应的参考信号进行比较。 
基于量化器输入信号和参考信号之间的各比较，比较器302.0至302.M-1提供代表相应的比较的结果的相应的比较器输出信号Vc0、Vc1、...、VcM-1(统称为“比较数据”)。在至少一个实施例中，如果输入信号Vin大于被提供至第i个比较器302.i的参考信号，则第i个比较器302.i的比较器输出信号Vci是逻辑一(1)，而如果输 入信号Vin小于或等于被提供至第i个比较器302.i的参考信号，则为逻辑零(0)，其中i∈{0，1，...，M-1}。 
量化器301包括：逻辑处理模块306以(i)接收相应的比较器302.0至302.M-1中的每一个的比较器输出信号Vc0、Vc1、...、VcM-1以及(ii)将比较器302.0至302.M-1的输出进行编码作为量化器输出信号q(n)。基于每个施加的参考信号和比较器输出信号Vc0、Vc1、...、VcM-1的值，逻辑处理模块306确定量化器输入信号Vin(t)的当前值的估计。在至少一个实施例中，逻辑处理部件306是基数(base)1至基数2编码器(一元至二元转换)。 
图4示出了具有参考信号发生器402(其代表参考信号发生器308的一个实施例)的电路400。图4的电路400还示出了比较器偏置转换器404，其代表比较器偏置转换器303的一个实施例。在至少一个实施例中，参考信号发生器402包括串联的M-1个参考电阻的电阻串参考电压梯形网络406以产生横跨每个参考电阻器的统一压降。选择电阻串参考电压梯形网络406中末端电阻器的值用于适当定标参考信号Vr0、Vr1、...、VrM-1以达到所期望的量化等级。在至少一个实施例中，每个参考电阻器406均具有电阻为R。R的值是设计选择的问题并且取决于(例如)参考电压Vref的值和使用的特定电阻器的特性。 
为产生参考信号410.0至410.M-1，横跨电阻串参考电压梯形网络406中参考电阻器来施加参考电压+Vref至-Vref。例如，“+/-Vref”是+/-1.5伏特(V)。正如本领域技术人员所理解，优选地设计电阻串参考电压梯形网络406以具有微分非线性和积分非线性特征(其对于量化器401的预定用途来说是可以接受的)。在其它实施例中，参考信号发生器402使用其它类型的阻抗(诸如，电容器)，或其它电路部件类型以产生选择出的参考信号Vr0、Vr1、...、 VrM-1。在至少一个实施例中，使用可配置部件基于请求产生参考信号。 
将来自电阻串参考电压梯形网络406的电压信号施加至比较器偏置转换器404。在随后时段期间，比较器偏置转换器404改变参考信号到至少两个比较器的输入终端的路由。在至少一个实施例中，参考信号至比较器输入终端的路由的改变保持1：1的参考信号-比较器输入终端关系，即，每个比较器输入接收一个参考信号。此外，参考信号至比较器输入终端的可替换路由的特定顺序将比较器偏置电压转换为加性多频谱噪声(诸如，加性白噪声)。该加性噪声可以是Δ-∑调制器300抖动的一部分。在至少一个实施例中，为将比较器偏置电压转换至加性噪声，可替换路由的特定顺序是随机的或至少伪随机的(本文中统称为“随机”)。 
比较器偏置转换器404可将任意参考信号406.0至406.M-1连接至比较器302.0至302.M-1(图3)的任意相应的输入终端。路由信号发生器304产生路由信号Srs以控制参考信号到比较器输入终端的路由。路由信号Srs控制一个或多个多路复用器的输入-输出连接以在随后的时段期间改变参考信号-比较器输入终端关联，即，在随后时段期间改变一个或多个比较器接收的特定的相应的参考信号。产生路由信号Srs的值以优选地引起参考信号的随机重新路由。特定的随后时段是设计选择的问题。在优选实施例中，每个连续的逼近循环代表随后时段。 
例如通过如图3所示的路由信号发生器304内部地或(例如)通过随机数发生器外部地产生路由信号Srs。因而，路由信号Srs控制参考信号到比较器输入终端的特定顺序和特定路由。在至少一个实施例中，路由信号Srs在随后时段期间产生可替换路由的随机顺序。转换器404维持1：1的参考信号-比较器输入终端关系，即，每个比较器的输入终端均接收一个参考信号。通过维持1：1的参 考信号-比较器输入终端比率和随机化参考信号-比较器输入终端关联，比较器偏置转换器404有效地将比较器偏置电压非线性转变为加性白噪声。 
图5示出了参考信号路由器500，其代表比较器偏置转换器404的一个实施例。该参考信号路由器500包括M数目的M个输入，1个输出的模拟多路复用器502.0至502.M-1。可以通过MxM的比特阵列代表路由信号Srs。比特的第i行{Srs.i.0、Srs.i.1、...Srs.i.M-1}控制对于第i个比较器302.i的参考信号410.0至410.M-1的路由。例如，在第一时段期间，若控制信号Srs的比特{Srs.1.0、Srs.1.1、...Srs.1.M-1}等于{0、1、0、...、0}，参考信号410.2则连接至比较器302.1的输入终端，比特{Srs.M-1.0、Srs.M.1、...Srs.M.M-1}等于{1、0、0、...、0}，参考信号410.0连接至比较器302.M-11的输入终端等等，在第一时段期间，参考信号410.0至410.M-1被路由到第一布置的比较器输入终端。在第二时段期间，路由Srs的比特值被改变(优选地随机改变)使得参考信号410.0至410.M-1被路由到第二布置的比较器输入终端。在随后的时段期间，继续改变参考信号到比较器输入终端的路由的处理使得比较器偏置电压被转变成加性白噪声。 
在至少一个实施例中，在随后时段期间，路由信号Srs中每个比特的值均被设定以产生一个可替换路由的随机序列以将比较器偏置电压非理想特性转变至加性白噪声。图5示出了其中所有参考信号都是灵活地被重新路由的实施方式。对于M信号实施方式，需要多路复用器中M2个模拟开关，和M！路由可能。可以利用这些路由的子集来获得满意的结果，即，可以在4个组中重新路由16个信号，需要64个而非256个开关。在4至4的路由情况下，存在着维持1：1规则的24个可能路由。可以使用这些路由的子集。如果使用16个路由，存在着性能上最小劣化，但是从0-15比从0-23中更容易创建随机数。这些设计权衡允许设计者用电路复杂性来交 换性能。甚至利用简单的重新路由方案，性能可超出未随机重新路由被显著的提高。作为实例，可以使用下面的路由方案。该实例是对于四(4)个比较器的情形。x被设置为来自伪随机数字发生器的4比特随机数。电压vr0、vr1、vr2、vr3是给予四(4)个比较器的电压。 
x      vr0      vr1      vr2      vr3 
0      -1.5     -0.5     +0.5     +1.5 
1      -0.5     -1.5     +0.5     +1.5 
2      -1.5     -0.5     +1.5     +0.5 
3      -0.5     -1.5     +1.5     +0.5 
4      +0.5     -0.5     -1.5     +1.5 
5      +0.5     -1.5     -0.5     +1.5 
6      +1.5     -0.5     -1.5     +0.5 
7      +1.5     -1.5     -0.5     +0.5 
8      -1.5     +1.5     +0.5     -0.5 
9      -0.5     +1.5     +0.5     -1.5 
10     -1.5     +0.5     +1.5     -0.5 
11     -0.5     +0.5     +1.5     -1.5 
12     +0.5     +1.5     -1.5     -0.5
13     +0.5     +1.5     -0.5     -1.5 
14     +1.5     +0.5     -1.5     -0.5 
15     +1.5     +0.5     -0.5     -1.5 
在另一实施例中，可以关于比较器302.0至302.M-1的子集来利用参考信号-比较器输入终端关联的改变。例如，在一实施例中，仅对于相邻比较器对的参考信号被重新路由(优选地随机重新路由)以形成参考信号-比较器输入终端关联的新布置。此有限规模的重新路由具有较低复杂度实施方式但仅达到有限的性能改进。 
图6示出了一个参考信号路由器600，其代表比较器偏置转换器404的另一实施例。参考信号路由器600代表在随后时段期间提供参考信号-比较器输入信号关联的有限改变的比较器偏置转换器404的实施例。可以通过限制对于比较器302.0至302.M-1和/或比较器302.0至302.M-1的多子集内的可替换的信号路由来实现有限的重新路由。例如，在一实施例中，在随后时段期间，仅改变对于相邻比较器对的参考信号的路由。此有限规模的重新路由具有较低的复杂度实施方式但是毕竟达到有限的性能改进。通过参考信号路由器600的参考信号的重新路由的具体序列优选地将比较器偏置转变为加性白噪声。 
参考信号路由器600包括多路复用器以在随后时段期间将参考信号重新路由到新布置的比较器输入终端。通过参考信号重新路由的范围来确定多路复用器的数目和输入-输出比率。例如，2-2x1多路复用器601.0和601.1分别将参考信号410.c和410.d重新路由至比较器302.a和302.b。随着输入-输出比率和多路复用器数目的增加，参考信号重新路由选项的数目也增加。路由信号Srs通过多路复用器601.0和601.1来控制参考信号的路由。对于2-2x1多路复用 器，通过施加至多路复用器601.0的路由信号Sre和路由信号Srs的补码(Srs)，路由信号Srs可为1比特。 
在至少一个实施例中，多路复用器和路由信号Srs维持1:1的参考信号-比较器输入终端关联。例如，如果Srs＝0，多路复用器601.0将参考信号410.c路由至比较器302.a，并且多路复用器601.0将参考信号410.d路由至比较器302.b。 
图7示出了斩波电路700，其代表比较器偏置转换器404的另一实施例。该斩波电路700包括：开关702，其连接至第i个比较器302.i的输入终端以有效地对输入信号Vin(t)和对于比较器302.i的第i个参考信号Vri进行斩波(即触发)。斩断控制信号ΦchA和ΦchB(例如)通过确保开关702和704的非重叠传导性来控制输入信号Vin(t)和Vri的触发。通过随机变换控制信号ΦchA和ΦchB的值以及因此随机触发比较器302.i的输入终端，斩波电路700有效地将比较器偏置电压转换为加性多频谱噪声(诸如，加性白噪声)。 
图8示出了在示例性随后时段T1和T2期间用于斩波电路700的示例性时序图800。在至少一个实施例中，当控制信号ΦchA和ΦchB为“高”(即，逻辑一(1))时，相应的开关702和704传导，而当相应的控制信号ΦchA和ΦchB为“低”(即，逻辑零(0))时，开关702和704是不传导的。 
在周期T2期间，当开关704传导时，转换器302.i的输出的极性被反转。因而，在周期T2期间，为恢复对于比较器302.i的输出的适当极性，逻辑处理模块306包括逻辑装置(诸如，异或门)。例如，将转换器302.i的输出和斩波控制信号ΦchB连接至异或门706.i的相应的输入，异或门706.i的输出维持适当的极性，i∈{0、1、...、M-1}。单独使用，斩波技术移除量化器非线性，但仍然呈现具有直 流电平的噪声调制。对许多应用来说，该非线性移除可能是充分的改进。 
图9示出了组合的参考信号路由器/斩波电路矩阵902，其为比较器偏置转换器404的一个实施例。在至少一个实施例中，参考信号路由器904是参考信号路由器500，以及在至少一个实施例中，是参考信号路由器600。在至少一个实施例中，斩波电路906是斩波电路700。斩波电路906从参考信号路由器904接收经重新路由的参考信号410.0至410.M-1并将经触发的、重新路由的参考信号Vr0至VrM-1和量化器输入信号Vin(t)提供到相应的比较器302.0至302.M-1的输入终端。在至少一个实施例中，相比于单独的参考信号路由器500、参考信号路由器600、或斩波电路700，该组合的参考信号路由器/斩波电路902提供了比较器偏置电压到加性、多频谱噪声的改进的转换。 
因此，比较器偏置转换器随机地改变参考信号-比较器输入终端关联。在至少一个实施例中，比较器偏置转换器维持1：1的参考信号-比较器输入终端关系。通过维持1：1的参考信号-比较器输入终端比率和随机化参考信号-比较器输入终端关联，比较器偏置转换器有效地将比较器偏置电压非线性转换至能被积极处理的能量和频率，并且在至少一个实施例中，改进信噪比。 
图10示出了包括Δ-∑调制器300的信号处理系统1000。该信号处理系统1000对高端音频应用是十分有用的。信号处理系统1000处理由输入信号源1002产生的输入信号x(t)。输入信号x(t)可以是音频信号、视频信号、音频加视频信号，和/或其它信号类型。例如，输入信号x(t)是由麦克风产生的模拟信号。通常地，输入信号x(t)在被Δ-∑调制器300调制前经历某些预处理1004。示例性预处理包括低通滤波以衰减频带外信号。信号处理系统1000通常也包括后处理1006(诸如，低通滤波输出信号q(n))。附加的 后处理可以包括将平均的、数字的输出记录到记录介质上或提供平均的、数字的输出到利用数字信号的装置(诸如，数字音频记录器和/或播放器)。 
尽管已详细地描述了本发明，应该理解，在不背离由所附权利要求所限定的发明的精神和范围情况下，可做多种改变、替代和变更。例如，尽管已经在本文中描述了参考信号路由器的具体的实施例，可以使用其它的配置和可配置的信号路由技术在随后的时段期间将参考信号重新路由至比较器输入终端。

Claims (19)

1.一种信号处理系统，包括：
模拟-数字Δ-∑调制器，包括：
环路滤波器，耦合至多个比较器，以提供要被量化的输入信号；
量化器，耦合至所述环路滤波器，其中，所述量化器包括：参考信号发生器，其耦合至所述环路滤波器，以产生N个相应的参考信号；
所述多个比较器，耦合至所述环路滤波器，所述多个比较器中的每一个均具有两个输入终端以分别接收参考信号和要被量化的所述输入信号，并且每个比较器均具有偏置；以及
比较器偏置转换器，耦合至数量为N的所述多个比较器，其中，所述比较器偏置转换器包括路由信号发生器以在连续的Δ-∑调制器输出循环期间将所述N个相应的参考信号从第一布置的比较器输入终端重新路由至第二布置的比较器输入终端，以将所述比较器偏置转换为噪声，其中，N是大于一的整数。
2.根据权利要求1所述的信号处理系统，其中，所述比较器偏置转换器还包括：
参考信号路由器，以将每个相应的参考信号从第一时段期间的所述第一布置的比较器输入终端重新路由至第二时段期间的所述第二布置的比较器输入终端。
3.根据权利要求2所述的信号处理系统，其中，所述第二布置中的比较器输入终端是所述第一布置的比较器输入终端的随机重新排序。
4.根据权利要求1所述的信号处理系统，其中，所述比较器偏置转换器还包括：
斩波电路，耦合至所述多个比较器的所述输入终端以触发所述多个比较器中的每个的所述输入终端以将每个相应的参考信号从每个比较器的第一输入终端重新路由至每个比较器的第二输入终端；以及
逻辑装置，耦合至所述多个比较器的各输出终端以维持所述多个比较器的输出信号的适当极性。
5.根据权利要求1所述的信号处理系统，其中，所述比较器偏置转换器还包括：
参考信号路由器，以在随后的时段期间重新路由每个相应的参考信号；
斩波电路，耦合在所述参考信号路由器和所述多个比较器的所述输入终端之间以触发所述多个比较器的每个的所述输入终端以将每个相应的参考信号从各比较器的第一输入终端重新路由至各比较器的第二输入终端；以及
逻辑装置，耦合至所述多个比较器的各输出终端以维持所述多个比较器的输出信号的适当极性。
6.根据权利要求3所述的信号处理系统，其中，所述第一时段为一个Δ-∑调制器输出循环。
7.根据权利要求1所述的信号处理系统，其中，所述多个比较器是所述Δ-∑调制器的量化器中的多个比较器的子集。
8.根据权利要求1所述的信号处理系统，还包括：
参考信号发生器，耦合至所述多个比较器以提供各参考信号。
9.根据权利要求1所述的信号处理系统，其中，所述多个比较器产生相应的参考信号和所述输入信号之间的比较数据，所述系统还包括：
编码器，耦合至所述多个比较器的输出终端以将所述比较数据转换至数字输出。
10.根据权利要求1所述的信号处理系统，其中，所述噪声为白噪声。
11.一种用于将Δ-∑调制器比较器偏置转换为噪声的方法，所述方法包括：
在第一时段期间接收关于所述Δ-∑调制器的N个相应的比较器的第一布置的输入终端的N个参考信号，其中，N是大于一的整数；
在第二时段期间将所述N个参考信号重新路由至所述Δ-∑调制器的相应的多个比较器的第二布置的输入终端以将所述比较器偏置转换为噪声；以及
所述多个比较器接收由路由信号发生器产生的路由信号，以控制所述N个参考信号的路由。
12.根据权利要求11所述的方法，其中，所述第一时段和所述第二时段为连续的Δ-∑调制器输出循环。
13.根据权利要求11所述的方法，其中，在第二时段期间将所述参考信号重新路由至所述Δ-∑调制器的相应的多个比较器的第二布置的输入终端，还包括：
提供路由信号至多路复用器以将每个相应的参考信号从所述第一时段期间的所述第一布置的比较器输入终端重新路由至第二时段期间的所述第二布置的比较器输入终端。
14.根据权利要求11所述的方法，其中，在第二时段期间将所述参考信号重新路由至所述Δ-∑调制器的相应的多个比较器的第二布置的输入终端，还包括：
触发所述多个比较器中的每个的所述输入终端以将每个相应的参考信号从各比较器的第一输入终端重新路由至各比较器的第二输入终端；以及
维持所述多个比较器的输出信号的适当极性。
15.根据权利要求11所述的方法，其中，在第二时段期间将所述参考信号重新路由至所述Δ-∑调制器的相应的多个比较器的第二布置的输入终端，还包括：
在第二时段期间，将所述参考信号重新路由至所述Δ-∑调制器的相应的多个比较器的第二随机布置的输入终端。
16.根据权利要求11所述的方法，还包括：
接收量化输入信号；
比较所述量化输入信号和所述参考信号以产生比较数据；以及
基于比较数据产生量化器输出信号。
17.一种用于将Δ-∑调制器比较器偏置转换为噪声的方法，所述方法包括：
在第一Δ-∑调制器输出循环期间接收关于所述Δ-Σ调制器的N个相应的比较器的输入终端的N个参考信号，其中，各参考信号均与所述多个比较器的输入终端中的一个相关联以形成参考信号-比较器输入终端关联以将所述比较器偏置转换为噪声并且N是大于一的整数；
在下一Δ-∑调制器输出循环期间改变至少一个所述参考信号-比较器输入终端关联以将所述比较器偏置转换为噪声；以及
所述多个比较器接收由路由信号发生器产生的路由信号，以控制所述N个参考信号的路由。
18.根据权利要求17所述的方法，其中，在第二时段期间改变至少一个所述参考信号-比较器输入终端关联进一步包括：
在第二时段期间随机改变至少一个所述参考信号-比较器输入终端关联。
19.一种Δ-∑调制器，包括：
环路滤波器，用于接收输入信号和量化器输出信号并产生量化器输入信号；以及
量化器，用于接收所述量化器输入信号并产生所述量化器输出信号，
所述量化器包括：
参考信号发生器，用于产生N个参考信号，其中N是大于一的整数；
N个比较器，接收和比较所述参考信号和所述量化器输入信号并产生比较数据；
比较器偏置转换器，耦合至所述参考信号发生器以及所述N个比较器，以在第一时段期间接收相应的所述N个比较器的第一布置的输入终端的N个参考信号，其中，所述比较器偏置转换器包括路由信号发生器，控制在第二时段期间的所述N个参考信号至相应的所述N个比较器的第二布置的输入终端的重新路由，以将比较器偏置转变为噪声；以及
编码器，耦合至所述多个比较器以接收所述比较数据，以基于所述比较数据对所述量化输入信号进行量化，并产生所述量化器输出信号。
CN200780014498.5A 2006-03-24 2007-03-09 具有比较器偏置噪声转换的△-∑调制器 Active CN101427469B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/388,436 US7298306B2 (en) 2006-03-24 2006-03-24 Delta sigma modulators with comparator offset noise conversion
US11/388,436 2006-03-24
PCT/US2007/063668 WO2007112191A2 (en) 2006-03-24 2007-03-09 Delta sigma modulators with comparator offset noise conversion

Publications (2)

Publication Number Publication Date
CN101427469A CN101427469A (zh) 2009-05-06
CN101427469B true CN101427469B (zh) 2012-01-11

Family

ID=38461928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780014498.5A Active CN101427469B (zh) 2006-03-24 2007-03-09 具有比较器偏置噪声转换的△-∑调制器

Country Status (4)

Country Link
US (1) US7298306B2 (zh)
CN (1) CN101427469B (zh)
GB (1) GB2451968B (zh)
WO (1) WO2007112191A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI318508B (en) * 2006-04-19 2009-12-11 Realtek Semiconductor Corp Sigma-delta modulator
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
US7893855B2 (en) * 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter
US8212699B1 (en) * 2008-09-16 2012-07-03 Semtech Corporation System and method for extending the overload range of a sigma delta ADC system by providing over-range quantization levels
US7973689B2 (en) * 2008-09-16 2011-07-05 Semtech Corporation Bandpass multi-bit sigma-delta analog to digital conversion
JP2010101924A (ja) * 2008-10-21 2010-05-06 Sony Corp 画像処理装置、画像処理方法、及び、プログラム
US7852253B2 (en) * 2009-02-18 2010-12-14 Freescale Semiconductor, Inc. Digitally adjustable quantization circuit
JP4809450B2 (ja) * 2009-02-26 2011-11-09 パナソニック株式会社 デルタシグマａｄ変調器
US8212700B2 (en) * 2009-07-09 2012-07-03 Stellamar Llc Delta-sigma-delta modulator
US8587465B2 (en) * 2011-10-11 2013-11-19 International Business Machines Corporation Successive approximation analog to digital converter with comparator input toggling
US9035813B2 (en) * 2013-09-03 2015-05-19 Texas Instruments Incorporated Technique for excess loop delay compensation in delta-sigma modulators
US9077369B1 (en) * 2014-01-21 2015-07-07 Mixsemi Limited Delta-sigma modulator having multiple dynamic element matching shufflers
CN106105039A (zh) * 2014-01-21 2016-11-09 联发科技（新加坡）私人有限公司 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法
US9197240B1 (en) * 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
TWI537933B (zh) * 2015-03-03 2016-06-11 瑞鼎科技股份有限公司 隨機截斷控制電路
US10587283B1 (en) * 2018-12-31 2020-03-10 Nxp Usa, Inc. Mismatch compensation in an analog-to-digital converter using reference path reconfiguration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219034A (zh) * 1997-10-14 1999-06-09 汤姆森多媒体公司 模数变换设备
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649371A (en) * 1984-02-15 1987-03-10 Signetics Corporation Multi-step parallel analog-digital converter
US4918623A (en) 1985-10-04 1990-04-17 Codex Corporation Testing the performance of a communication line between two modems using modem processor
GB9503783D0 (en) 1995-02-24 1995-04-12 Fujitsu Ltd Analog-to-digital converters
KR100318441B1 (ko) * 1997-12-30 2002-02-19 박종섭 아날로그-디지털변환장치및그변환방법
JP2002026731A (ja) 2000-07-04 2002-01-25 Mitsubishi Electric Corp 逐次比較型ａ／ｄコンバータ
US6346898B1 (en) * 2000-08-07 2002-02-12 Audio Logic, Inc. Multilevel analog to digital data converter having dynamic element matching in a reference data path
US7171355B1 (en) 2000-10-25 2007-01-30 Broadcom Corporation Method and apparatus for one-stage and two-stage noise feedback coding of speech and audio signals
US7058463B1 (en) * 2000-12-29 2006-06-06 Nokia Corporation Method and apparatus for implementing a class D driver and speaker system
SE522569C2 (sv) * 2001-02-27 2004-02-17 Ericsson Telefon Ab L M Dynamisk elemetanpassning i a/d-omvandlare
JP4011377B2 (ja) 2002-03-22 2007-11-21 株式会社ルネサステクノロジ Ａ／ｄ変換回路
US6642873B1 (en) * 2002-06-03 2003-11-04 Wensheng Vincent Kuang Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
US7002504B2 (en) * 2003-05-05 2006-02-21 Maxim Integrated Products, Inc. Dynamic element matching in high speed data converters
JP4263050B2 (ja) 2003-07-28 2009-05-13 株式会社ルネサステクノロジ 逐次比較型ａ／ｄコンバータ
US6809674B1 (en) 2003-10-15 2004-10-26 Lattice Semiconductor Corporation Analog-to-digital converters
US7860189B2 (en) * 2004-08-19 2010-12-28 Intrinsix Corporation Hybrid heterodyne transmitters and receivers
DE102004049481B4 (de) * 2004-10-11 2007-10-18 Infineon Technologies Ag Analog-Digital-Wandler
US7116260B2 (en) * 2005-01-26 2006-10-03 Raytheon Company Mismatch shaped analog to digital converter
US7221303B1 (en) 2006-03-24 2007-05-22 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with multiple threshold comparisons during a delta sigma modulator output cycle

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219034A (zh) * 1997-10-14 1999-06-09 汤姆森多媒体公司 模数变换设备
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator

Also Published As

Publication number Publication date
GB0817448D0 (en) 2008-10-29
WO2007112191A2 (en) 2007-10-04
WO2007112191A3 (en) 2007-11-22
GB2451968A (en) 2009-02-18
GB2451968B (en) 2012-01-11
US20070222657A1 (en) 2007-09-27
US7298306B2 (en) 2007-11-20
CN101427469A (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
CN101427469B (zh) 具有比较器偏置噪声转换的△-∑调制器
US5977899A (en) Digital-to-analog converter using noise-shaped segmentation
CN101427471B (zh) 使用模拟-数字δ-∑调制器的信号处理系统及方法
US6642873B1 (en) Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
US6816097B2 (en) System and method for performing digital-to-analog conversion using a sigma-delta modulator
EP1374406B1 (en) Method and apparatus for mismatch shaping of an oversampled converter
US5406283A (en) Multi-bit oversampled DAC with dynamic element matching
CN100521543C (zh) 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
CN101427470A (zh) 输出循环期间具有多阈值比较的△-∑调制器模拟-数字转换器
EP2237424B1 (en) Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
TWI638530B (zh) 在類比域和數位域之間轉換的系統
US6518899B2 (en) Method and apparatus for spectral shaping of non-linearity in data converters
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
US7049990B2 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
US7982648B2 (en) Dynamic element matching digital/analog conversion system and sigma-delta modulator using the same
CN102165697A (zh) 用于多位σ-δ模/数转换器中的抖动的方法及设备
US7616141B2 (en) Digital-to-analog converter
JP7324596B2 (ja) 音声アナログ・デジタル変換器システム及び方法
EP1475892B1 (en) A state-delayed technique and system to remove tones of dynamic element matching
US20040252041A1 (en) Shuffler apparatus and related dynamic element matching technique for linearization of unit-element digital-to-analog converters
Su et al. A fourth-order cascaded sigma-delta modulator with DAC error cancellation technique
GB2476409A (en) A tracking quantizer in a delta-sigma modulator ADC, with an even number of comparators
Falakshahi et al. A 14-bit, 5-MHz digital-to-analog converter using multi-bit/spl Sigma//spl Delta/modulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant