CN101427471B

CN101427471B - 使用模拟-数字δ-∑调制器的信号处理系统及方法

Info

Publication number: CN101427471B
Application number: CN200780014650.XA
Authority: CN
Inventors: 约翰·L·梅兰松
Original assignee: Cirrus Logic Inc
Current assignee: Cirrus Logic Inc
Priority date: 2006-03-24
Filing date: 2007-03-09
Publication date: 2011-12-07
Anticipated expiration: 2027-03-09
Also published as: GB2450645B; US20070222656A1; GB2450645A; CN101427471A; WO2007112190A3; WO2007112190A2; GB0817439D0; US7298305B2

Abstract

本发明所描述的信号处理系统中的Δ-∑调制器的量化器使用减少了的一组比较器进行量化，其中，该量化是通过预定并且保持环路滤波器输出信号V_LF(t)和预测的量化器输出信号q_est之间的每周期最大偏差d来进行的。在至少一个实施例中，根据量化级别数量来定义最大量化器级别偏差d。因此，需要对量化器输入信号V_in(t)进行量化的量化器中的比较器的数量是基于最大量化器级别偏差d的。除使用比可利用的量化输出级别N更少的比较器之外，量化器可以使用偶数M个比较器，与类似的传统的使用M+1个比较器的减少了比较器的ADC跟踪量化器的设计形成了对比，其中，N和M是整数且M<N。

Description

使用模拟-数字Δ-∑调制器的信号处理系统及方法

技术领域

本发明大体上涉及信息处理领域，更具体地，涉及一种信号处理系统和方法，用于利用量化器输出预测来减少Δ-∑调制器模拟-数字比较器中的比较器。

背景技术

许多信号处理系统包括Δ-∑调制器以将输入信号量化为一位或多位。Δ-∑调制器以高采样率和噪声整形交换量化误差的形式来平衡增加的噪声。一般地，也用作其他可互换的术语来指代“Δ-∑调制器”，诸如“∑-Δ调制器”、“Δ-∑转换器”、“∑-Δ转换器”、以及“噪声整形器”。

图1示出了模拟-数字转换器(ADC)Δ-∑调制器100，其接收模拟输入信号x(t)并将输入信号x(t)转换成一组低分辨率的数字输出脉冲q(n)，此处t代表连续时间变量而n表示离散时间变量。通常，Δ-∑调制器100对当前输入信号x(t)和之前量化器输出信号的模拟形式(即，q(t-1))之差进行量化。在Δ-∑调制器100的反馈环中，数字到模拟转换器(DAC)108将每个延迟(z^-1)输出信号q(n-1)转换成模拟信号q(t-1)。Δ-∑调制器100的反馈环也包括动态元件匹配106以校正DAC 108信号q(n-1)中的非线性。

噪声整形环路滤波器102对输入信号x(t)和延迟输出信号q(t-1)之差进行处理以产生环路滤波器输出信号/量化器输入信号V_LF。在Δ-Σ调制器运行的每个输出周期内，量化器104对信号V_LF进行量化以产生输出信号q(n)，通常以数字数据的形式。当环路滤波器102是连续时间滤波器时，量化器104代表在重复采样率(诸如64:1的比率)下运行的相对低精度的ADC转换器。量化器104可以提供多位或1位输出量化级别。量化级别步长Δ代表每个量化级别之差。1位量化器仅有两个级别指定为{-Δ/2，Δ/2}或{-1，1}的量化级别。Shreier和Temes，理解Δ-Σ信号转换器，IEEE Press，2005(文中称为“Hreier&Temes”)更加详细地描述了传统的Δ-Σ调制器。

多位ADCΔ-Σ调制器表现出优于单一位ADCΔ-Σ调制器的一些众所周知的优势，诸如降低了量化噪声。然而，量化器设计一直是Δ-Σ调制器设计者面临的重大挑战之一。

图2示出了闪存型量化器200，其代表量化器104的一个实施例。量化器200包括r个比较器202.0-202.r-1，每个都具有连接到环路滤波器102的输出端的第一输入端以接收量化器输入信号V_LF。“r”是正整数代表Δ-Σ调制器100中比较器的数量。比较器202.0-202.r-1中的每一个都包括第二输入端以接收各自的参考电压V₀到V_r-1。将参考电压用作参考信号以对量化器的输入信号V_LF进行量化。取值为R的r-1个电阻器204.1-204.r-1的电阻器串参考梯形(resistor string reference ladder)产生至少跨越参考电阻器204.1-204.r-1的一致的电压降以产生各自的参考电压V₀到V_r-1。末端电阻器204.0和204.r具有这样的值，其可以用于定标量化级别(也称为“量化器步长”)。例如，最大量化器的阈值可以是1.2V，但可利用的参考可以是2.5V，所以电阻器204.0和204.r被设定为达到期望的范围。将+Vref到-Vref的参考电压施加到参考电阻器204.0-204.r。+/-Vref为，例如，+/-1.5伏特(V)。

比较器202.0-202.r-1中的每一个都对量化器输入信号V_LF与各自的参考电压V₀到V_r-1进行比较。当第i个参考电压V_i小于或等于环路滤波器输出/量化器输入信号V_LF时第i个比较器202.i产生逻辑0(例如0V)以及当V_i>V_LF时产生逻辑1(例如+2.5V)。只要处于量化器104运行的每个周期期间，数字编码器206就将比较器202.0-202.r-1的输出信号编码为数字(离散)输出信号q(n)。

增加量化器104中的比较器的数量，例如增加r的值，输出更高质量的输出信号q(n)(例如，更少的量化噪声)及更高的信号带宽容量。典型地，每当r加倍，Δ-Σ调制器100获得6dB量化噪声的改善。然而，缺点同样共存，增加了量化器104中比较器的数量。例如，增加比较器的数量需要更多的物理空间来装配以及更多的功率来运行。另外，增加比较器的数量减小了相邻参考电压V_i和V_i+1之间的电压间隔并且增大了非理想相对效应(relative effects)，例如比较器偏移电压。

比较器偏移电压代表需要施加到比较器的输入端子以引起比较器转变状态的最小直流(DC)输入电压。因此，比较器偏移电压可以引起比较器输出中的误差，尤其是当相邻比较器的参考输入信号之差小的时候。因此，随着量化器非理想相对效应的增加，这种非理想性引起了Δ-Σ调制器误差的增加。非线性可以引起谐波畸变，特别地在高信号频率下，增加的噪声，以及噪声随直流(DC)输入级别的调制，所有这些都是不希望有的。

用比较器的数量相当于r＝16的例子来说明比较器非理想效应。假定17个量化级别，标准化为-8，-7，-6，...，-1，0，+1，+2，...，+8，各个比较器202.0-202.r-1的输入参考电压V₀到V₁₅是标准化的值-7.5，-6.5，-5.5，...，-0.5，+0.5，...，+5.5，+6.5，+7.5。就模拟系统参考电压V_ref来对每个实际参考电压V_i进行定标。例如，如果级别-8对应-1.5V以及级别+8对应+1.5V，那么对于比较器 202.0-202.r-1的各个的比较器输入电压参考V₀到V₁₅是-7.5/8*1.5，...，+6.5/8*1.5V，以及+7.5/8*1.5V。因此，随着比较器数量的增加，电压参考间隔减小。由此得出，随着比较器数量的增加，最终闪存型量化器200的非线性抵消了通过增加比较器的数量获得的任何优势。另外，在集成电路中，芯片空间宝贵。增加比较器的数量需要更多的芯片空间，并因此可以变为显著的劣势。

图3示出了跟踪ADC量化器300，其代表量化器104的另一实施例。Dorrer等人的A3-mW74-dB SNR2-MHz Continuous-TimeDelta-Sigma ADC With a Tracking ADC Quantizer in0.13-μm CMOS(0.13-μm CMOS中具有跟踪ADC量化器的3-mW74-dB SNR2-MHz连续时间Delta-Sigma ADC)，IEEE Journal of Solid-State Circuits，40卷12期，2005年12月12日中详细描述了跟踪ADC量化器300。量化器300将比较器的数量减少到了3个比较器302.0，302.1和302.2，一个计数器304，一个电阻串参考梯形(reference ladder)306，以及一个开关矩阵308，该开关矩阵将参考电压V₀，V₁，V₂连接到比较器302.0，302.1和302.2的输入端。当环路滤波器102的输出电压V_LF具有1个最低有效位(LSB)的值或更少时，仅中间的比较器302.1将改变状态，而计数器304的状态保持不变。对于V_LF信号改变大于1LSB时，依赖于这个改变是否大于或小于之前状态，相邻的比较器302.2或302.0将改变状态。逻辑310检测该状态的变化，并依赖于比较器302.2或302.0是否改变状态，增加计数器304的输出或减少计数器304的输出。通过改变计数器304的状态，比较器302.0，302.1，302.2各个的参考电压V₀，V₁和V₂被跟踪为计数器304新的输出值。在Δ-Σ调制器300运行的每个周期中，通过利用计数器304的结果和比较器302.0，302.1，302.2的输出信号来产生量化器300的输出信号q(n)。

尽管在量化器技术方面有所进步，ADCΔ-Σ调制器量化器设计可能仍需改进以减少用于可比较的ADCΔ-Σ调制器量化器设计中的比较器的数量以及比较器的非理想效应。

发明内容

在本发明的一个实施例中，信号处理系统包括模拟-数字Δ-Σ调制器。模拟-数字Δ-Σ调制器包括量化器输出预测器。量化器输出预测器包括低通滤波器以产生预测的量化器输出信号，其中，预测的量化器输出信号是基于至少一个或多个之前的Δ-Σ调制器输出信号，对于t时刻的量化器输入信号的估计值。Δ-Σ调制器还包括环路滤波器以产生t时刻的环路滤波器输出信号。Δ-Σ调制器还包括量化器，该量化器耦合到环路滤波器，以基于量化器输入信号产生量化器输出信号，其中，量化器输入信号包括t时刻环路滤波器输出信号和预测的t时刻量化器输出信号之差。

在本发明的另一实施例中，利用模拟-数字Δ-Σ调制器处理信号的方法包括用低通滤波器产生预测的量化器输出信号，其中，预测的量化器输出信号是基于至少一个或多个之前的Δ-Σ调制器输出信号而对t时刻的量化器输入信号的估计值。本方法还包括在t时刻产生环路滤波器输出信号。本方法进一步包括基于量化器输入信号产生量化器输出信号，其中，量化器输入信号包括t时刻环路滤波器输出信号和预测的t时刻量化器输出信号之差。

在本发明的又一实施例中，信号处理系统包括模拟-数字Δ-Σ调制器。该Δ-Σ调制器包括用来接收输入信号的输入端和耦合到该输入端的滤波器。该Δ-Σ调制器进一步包括耦合到滤波器的量化器以对该滤波器的输出进行量化。该量化器进一步包括M个比较器，其中每一个比较器被配置为(i)接收输入信号，(ii)接收与输入信号接近的各个的参考信号，以及(iii)产生代表输入信号和接收到的参考信号之间的比较的比较数据，其中，M是偶数且M≥2，N个级别参考信号发生器，耦合于M个比较器，以(i)基于比较数据的内容产生每一个比较器各自的参考信号以及(ii)将每一个比较器各自的参考信号提供给M个比较器，其中，N是整数且N>M。在至少一个实施例中，N>M+2。

在本发明的另一实施例中，一种方法包括：用模拟-数字Δ-Σ调制器的量化器的M个比较器的第一输入端来接收量化器输入信号，其中，M是偶数且M≥2。该方法进一步包括：在M个比较器的第二输入端的每一个上接收各自的参考信号并且对M个比较器中的每一个产生代表量化器输入信号和各自的参考信号之间的比较的比较数据。该方法还包括产生每一个参考信号，其中，参考信号是基于比较数据的内容的，对于每次比较，参考信号具有N个可能级别中的一个级别，并且N是整数且N>M。

在本发明的又一实施例中，一种设备包括：用于利用模拟-数字Δ-Σ调制器的量化器的M个比较器的第一输入端来接收量化器输入信号的装置，其中M是偶数且M≥2。该设备还包括用于利用M个比较器的第二输入端的每一个上接收各自的参考信号的装置以及用于对M个比较器中的每一个产生代表量化器输入信号和各自的参考信号之间的比较的比较数据的装置。该设备进一步包括用于产生每一个参考信号的装置，其中，参考信号是基于比较数据的内容的，对于每次比较，参考信号具有N个可能级别中的一个级别，并且N是整数且N>M。

附图说明

通过参考附图，可以更好地理解本发明，并且对于本领域的技术人员来说，通过参考附图，其众多的目标、特点、及优势将变得显而易见。全部这些图中，使用相同参考标号表示相同或相似的部件。

图1(标注为现有技术)示出了模拟-数字转换器(ADC)Δ-Σ调制器。

图2(标注为现有技术)示出了Δ-Σ调制器的闪存型量化器。

图3(标注为现有技术)示出了跟踪ADC量化器。

图4示出了减少了比较器的Δ-Σ调制器的一个实施例。

图5示出了减少了比较器的量化器。

图6示出了合并的计算模块，DAC，以及减少了比较器的量化器。

图7示出了具有比较器偏移噪声转换器的减少了比较器的量化器。

图8示出了合并的计算模块，DAC，以及具有比较器偏移噪声转换器的减少了比较器的量化器。

图9示出了具有减少了比较器的Δ-Σ调制器的信号处理系统。

具体实施方式

文中所描述的信号处理系统中的Δ-Σ调制器的量化器使用减少了的一组比较器进行量化，其中，该量化是通过预定并且保持环路滤波器输出信号V_LF(t)和预测的量化器输出信号q_est之间的每周期最大偏差d来进行的。在至少一个实施例中，根据量化级别的数量来定义最大量化器级别偏差d。因此，需要对量化器输入信号V_in(t)进行量化的量化器中的比较器的数量是基于最大量化器级别偏差d的。

在至少一个实施例中，预测的量化器输出信号q_est是基于之前的量化器输出信号的。事实上，从环路滤波器输出信号V_LF(t)中减去预测的量化器输出信号q_est以产生量化器输入信号V_in(t)。在至少一个实施例中，预测的量化器输出信号q_est被设计为确保最后得到的量化器输入信号V_in(t)在-d到+d的范围内。基于量化器的比较器的输出信号，对量化器输入信号V_in(t)进行量化产生初始量化器输出信号c(n)。通过将预测的量化器输出信号q_est加到初始量化器输出信号c(n)，Δ-Σ调制器产生最终的Δ-Σ调制器(DSM)输出信号。

除使用比可利用的量化输出级别N更少的比较器之外，在至少一个实施例中，量化器使用偶数M个比较器，与类似的传统的使用M+1个比较器的减少了比较器的ADC跟踪量化器的设计形成了对比，其中，N和M是整数且M<N。偶数个比较器提供比较器减少的效率超过了传统“奇数”比较器减少设计，同时获得了同等的量化结果。

图4示出了减少了比较器的Δ-Σ调制器400的一个实施例，其中，该Δ-Σ调制器包括减少了比较器的量化器402以对环路滤波器404的输出信号V_LF(t)进行量化。在一个实施例中，环路滤波器404是第j阶次模拟滤波器，其中，j是大于1的整数。通过可选的动态元件匹配元(DEM)406和数字到模拟转换器(DAC)408来反馈量化器输出信号q(n)z^-1(即，q(n-1))以产生反馈的环路滤波器输入信号q(t-1)。环路滤波器404为Δ-Σ调制器输入信号x(t)和q(t-1)之差提供噪声整形。Shreier&Temes中更详细地描述了环路滤波器404，DEM406，以及DAC408的实施例。

Δ-Σ调制器400包括量化器输出预测器410以产生预测的量化器输出信号q_est。在至少一个实施例中，量化器输出预测器410是数字低通滤波器。量化器输出预测器410可以是有限脉冲响应(FIR)滤波器或无限脉冲响应(IIR)滤波器。通常，对于最佳Δ-Σ调制器性能，量化器输出预测器410的滤波器函数(filter function)与环路滤波器404的噪声传递函数匹配。量化器输出预测器410优选地被设计为用于产生预测的量化器输出信号q_est。通常，预测的量化器输出信号q_est的值确保量化器输入信号V_in(t)在-d到+d的范围内。“d”代表预测的量化器输出信号q_est和环路滤波器输出信号V_LF(t)之间的最大量化器级别偏差。在至少一个实施例中，根据量化级别的数量来定义最大量化器级别偏差d。然而，如果量化器仅是间隔超过+/-d(例如，当d≈floor(d)时)的很少的几步，那么仅使用比较器的数量以对量化器输入信号Vin(t)+/-d进行量化是足以满足要求的。一些性能退化是可以预期的并且可以通过仿真来确定。

量化器输出预测器410可以是相对简单的或最优的滤波器。然而，已经发现，相对简单的低通滤波器与最优的滤波器完成的几乎一样。对于Δ-Σ调制器400，以下的低通滤波器已被确定能很好地完成：

LPF = \frac{q (n - 1) + q (n - 2)}{2}

[滤波器1]

LPF = \frac{q (n - 1) + q (n - 2) + q (n - 3) + q (n - 4)}{4}

[滤波器2]

LPF = \frac{1}{8} q (n - 1) + \frac{7}{8} LPF (n - 1)

[滤波器3]，以及

LPF = \frac{1}{8} q (n - 2) + \frac{7}{8} LPF (n - 1)

[滤波器4]。

这里“LPF”是低通滤波器输出，其中“LPF”是低通滤波器输出，“q(n-k)”代表直接在量化器输出信号q(n-(k-1)之前的量化器输出信号，其中，k是整数，代表延迟总量。例如，“q(n-1)”代表直接在量化器输出信号q(n)之前的量化器输出信号，“q(n-2)”代表直接在量化器输出信号q(n-1)之前的量化器输出信号，等等。滤波器[1]和[2]为示例性的FIR滤波器，以及滤波器[3]和[4]是示例性的IIR滤波器。由于在实时信号处理环境下，Δ-Σ调制器400仅有有限的时间总量来确定量化输出信号q(n)，最小化时间以获得低通滤波器输出LPF是有优势的。滤波器[4]可以在仅仅两个Δ-Σ调制器输出周期内确定低通滤波器输出LPF，并且因此对于流水线Δ-Σ调制器实施例是有益的。

许多其他简单的和最优的滤波器可以和系数一起使用，其中，该系数允许滤波器紧密地匹配环路滤波器404的NTF并且确保最大量化器级别偏差d，其中，该偏差d将减少了比较器的量化器402中的比较器数量减少到少于量化级别的数量的数量。系数的选择可以是变化的。例如，对于IIR滤波器，1/8和7/8可以分别变为1/16和15/16，1/4或3/4，等等，以获得最佳观测性能。利用之前的量化器输出信号q(n-1)是用于实施的最简单的预测器。然而，使用随后的量化器输出信号来确定预测的量化器输出信号q_est，如在滤波器[1]-[4]中给出的，减小了量化器输入信号V_in(t)可能的范围，并因此减少了由减少了比较器的量化器402所使用的比较器的数量。

每个量化器输出信号q(n)产生后，量化器输出预测器410产生数字的预测的量化器输出信号q_est(n)。在至少一个实施例中，对于在减少了比较器的量化器402中的偶数个比较器，预测的量化器输出信号q_est＝floor(LPF+0.5)，而对于在减少了比较器的量化器402中的奇数个比较器，预测的量化器输出信号q_est＝floor(LPF)，这里LPF是量化器输出预测器410的低通滤波器输出。“floor”函数对操作数向下舍位得到最接近的整数。例如，floor(7.9)＝7，floor(7.4)＝7，等等。函数“floor(x+0.5)”是舍入函数。对于偶数个比较器，减少了比较器的量化器402具有奇数个可能的初始量化器输出c(n)。舍入函数允许减少了比较器的量化器的比较器以预测的量化器输入信号V_in(t)为中心。

将预测的量化器输出信号q_est(n)反馈到DAC412以产生模拟的预测的量化器输出信号q_est(t)。诸如模拟加法器的计算模块414，从环路滤波器输出信号V_LF(t)中减去预测的量化器输出信号q_est(t)来确定量化器输入信号V_in(t)，即，V_in(t)＝V_LF(t)-q_est(t)。在至少一个实施例中，减少了比较器的量化器402对量化器输入信号V_in(t)进行量化以产生初始量化器输出信号c(n)。初始量化器输出信号c(n)通过预测的量化器输出信号q_est(n)校正，其中，从环路滤波器输出信号V_LF(t)中减去预测的量化器输出信号q_est(n)的模拟形式q_est(t)以产生量化器输入信号V_in(t)。Δ-Σ调制器400包括数字求和模块416以通过将初始量化器输出信号c(n)加到预测的量化器输出信号q_est(n)来产生最终量化器输出信号q(n)。

在至少一个实施例中，为了确定最大量化器级别偏差d，模拟器利用输入信号x(t)的多个值来仿真Δ-Σ调制器400。选定的用于仿真的输入信号x(t)的值是将引起多个连续的量化器输入信号之间的最大偏差的值。在至少一个实施例中，对输入信号x(t)全范围的量化是在运算502中进行仿真的。每一个环路滤波器输出信号V_LF(t)产生后，对于每一时刻t将环路滤波器输出信号V_LF(t)与预测的量化器输出信号q_est(t)进行比较。在至少一个实施例中，在减少了比较器的量化器402中完成量化的比较器的数量M在公式[1]中给出：

M＝ceiling(2*d)[公式1]

这里M是减少了比较器的量化器402中比较器的数量，d是仿真期间确定的最大量化器级别偏差，以及“ceiling(x)”函数对操作数 “x”向上入位得到最接近的整数。例如，ceiling(7.4)＝8，ceiling(7.9)＝8，等等。

基于最大量化器级别偏差d的各种值以及M＝ceiling(2*d)，表1给出了用于减少了比较器的量化器402的比较器的数量的一些例子。

最大量化器级别偏差d	(2*d)	比较器的数量M＝ceiling(2*d)
			1.1	2.2	3
1.6	3.2	4
			0.6	1.2	2

表1

在其他实施例中，可以使用比公式[1]指示的更少的比较器。例如，如果量化器仅很少的间隔为2的几步，则仅使用2个对应于+/-d＝+/-1的比较器也是足以满足要求的。一些性能退化是可以预期的并且可以通过仿真来确定。

图5示出了量化器500，其代表减少了比较器的量化器402的一个实施例。比较器502.0到502.M-1(“502.0-502.M-1”)中的每一个都包括输入端子以接收量化器输入电压V_in(t)＝V_LF(t)-q_est(t)。比较器502.0-502.M-1中的每一个还包括输入端子以接收各自的参考信号V_r0，V_r1，...，V_rM-1。在每个Δ-Σ调制器输出周期期间，比较器502.0-502.M-1将量化器输入信号V_in(t)与通过参考信号发生器506产生的各自的参考信号进行比较。

根据量化器输入信号V_in(t)和参考信号V_r0，V_r1，...，V_rM-1之间的每次比较，比较器502.0到502.M-1提供代表各自的比较结果的各自的比较器输出信号V_c0，V_c1，...，V_cM-1(共同地称为“比较数据”)。在至少一个实施例中，如果输入信号V_in(t)大于提供给第i个比较器502.i的参考信号，那么第i个比较器502.i的比较器输出信号V_ci是逻辑1，而如果输入信号V_in小于或等于提供给第i个比较器502.i的参考信号，那么第i个比较器502.i的比较器输出信号V_ci是逻辑0，这里i∈{0，1，...，M-1}。

对于量化器500，在至少一个实施例中，对偶数个比较器而言，对于具有相邻比较器之间的+/1步长的中心两个比较器，参考信号的值为+/-0.5。例如，对于M＝4的比较器，根据标准化的量化级别V_r0，，V_r1，V_r2和V_r3分别是-1.5，-0.5，+0.5，+1.5。对于M＝6的比较器，V_r0，V_r1，V_r2，V_r3，V_r4，和V_r5分别是-2.5，-1.5，-0.5，+0.5，+1.5和2.5。在至少一个实施例中，对于奇数个比较器而言，具有相邻比较器之间的+/1步长，中心比较器的值为+/-0.5。例如，对于M＝3的比较器，V_r0，，V_r1，V_r2，分别是-0.5，+0.5，+1.5。对于M＝5的比较器，V_r0，V_r1，V_r2，V_r3和V_r4分别是-1.5，-0.5，+0.5，+1.5和2.5。

为了产生参考信号V_r0，V_r1，...，V_rM-1，将+Vref到-Vref的参考电压施加到参考电阻器504.0-504.M。“+/-Vref”是，例如，+/-1.5伏特(V)。如本领域的普通技术人员所理解的，参考电阻器504.0-504.M优选地被设计为具有适用于预期的减少了比较器的量化器402使用的微分非线性和积分非线性特性。在其他实施例中，参考信号发生器506使用其他类型的阻抗，诸如，电容器，或其他电路元件类型以产生选出的参考信号V_r0，V_r1，...，V_rM-1。在至少一个实施例中，参考信号根据要求利用可配置的元件来产生。

减少了比较器的量化器402包括数字编码器508以(i)接收比较器输出信号V_c0，V_c1，...，V_cM-1以及(ii)对比较器输出信号V_c0，V_c1，...，V_cM-1进行编码作为初始量化器输出信号c(n)。初始量化器输出信号c(n)的值是依据相对量化级别的并且通过对量化器输入信号V_in(t)和比较器输出信号V_c0，V_c1，...，V_cM-1进行比较来确定。在减少了比较器的量化器402中，对于V_r0＝-0.5及V_r1＝+0.5及M＝2的比较器，表2给出了初始量化器输出信号c(n)的典型的确定方式。

V_c0	V_c1	c(n)
			+1	+1	+1
+1	0	0
			0	0	-1

表2

在至少一个实施例中，数字编码器508是基数1到基数2(一元到二元)的编码器。如上所述，Δ-Σ调制器400将预测的量化器输出信号q_est(n)与c(n)相加来确定量化器输出信号q(n)。另外，任何偏移都可以用于初始量化输出信号c(n)并且可以通过减少了比较器的量化器402进行补偿。

在至少一个实施例中，减少了比较器的量化器402使用偶数个比较器502.0-502.M-1以开发预期的每个周期的输入信号V_in偏差。因此，使用偶数个比较器502.0-502.M-1提供比较器减少的效率超过了传统“奇数”比较器减少的设计，同时获得了同等的量化结果。

图6示出了计算模块414，DAC412，以及减少了比较器的量化器402的合并的实施例600。基于各自选出的信号S_qest.0到S_qest.M-1 的值，多路复用器602.0-602.M-1各自从参考信号发生器506中选择一个参考信号。各自选出的信号S_qest.0到Sq_est.M-1中的每一个都被指定从一组参考信号V_r0，V_r1，...，V_rM-1中选择一个参考信号，其中，该组参考信号V_r0，V_r1，...，V_rM-1允许数字编码器604确定量化器输出信号q(n)的值。M个比较器606.0到606.M-1可以从M+1个可能的量化器输出信号中确定量化器输出信号。

对于量化器600，在至少一个实施例中，对偶数个比较器而言，对于具有相邻比较器之间的+/1的步长的中心两个比较器，参考信号的值为+/-0.5。例如，对于M＝2的比较器，可能的下一个量化器输出信号是组{q_est-1，q_est，q_est+1}中的元素。因此，选出的信号S_q0和S_q1被指定分别选择参考信号V_r0和V_r1，且在标准化的量化级别中，V_r0和V_r分别等于qest-.5和qest+.5。对于M＝4的比较器，可能的下一个量化器输出信号是组{q_est-2，q_est-1，q_est，q_est+1，q_est+2}中的元素。因此，选出的信号S_q0，S_q1，S_q2和S_q3被指定分别选择参考信号V_r0，V_r1，V_r2和V_r3，且在标准化的量化级别中，V_r0，V_r1，V_r2和V_r3分别等于q_est-1.5和q_est+.5，q_est-.5，及q_est+1.5。

在至少一个实施例中，对于奇数个比较器，具有相邻比较器之间的+/1的步长，中心比较器的值为+/-0.5。例如，对于M＝3的比较器，可能的下一个量化器输出信号是组{q_est-1，q_est，q_est+1，及q_est+2}中的元素。因此，选出的信号S_q0，S_q1，和S_q2被指定分别选择参考信号V_r0，V_r1，和V_r2，且在标准化的量化级别中，V_r0，V_r1，和V_r2分别等于qest-.5，qest+.5，及qest+1.5。

在又一实例中，对于M＝1的比较器，可能的下一个量化器输出信号是组{q_est，q_est+1}中的元素。因此，选出的信号S_q0被指定选择参考信号V_r0，且在标准化的量化级别中，V_r0等于qes_t+.5。

Δ-Σ调制器中可利用的量化级别的最大数量N之外的量化级别是不需要考虑的。因此，预测的估计值q_est+/-[X]不应该超过可利用的量化级别。例如，对于17个级别的系统，低于-8以及高于+8的标准化的量化级别不需要考虑。

数字编码器604从比较器输出值V_c0到V_cM-1中确定初始量化器输出信号c(n)并且以如上所述的关于量化器500的同样的方式确定量化器输出信号q(n)。

图7示出了量化器700，其代表减少了比较器的量化器402的一个实施例。量化器700包括比较器偏移噪声转换，例如，像共同未决的申请序号为No.______的，与本申请同时提交的，名称为“Δ-ΣModulators with Comparator Offset Noise Conversion(具有比较器偏移噪声转换的Δ-Σ调制器)”，发明人为John L.Melanson，代理人为Cirrus Logic有限公司的美国专利申请中所描述的，其整个内容通过参考的方式结合于此。

在随后的一段时间内，比较器偏移转换器702更改“参考信号-到-比较器输入端子”的联结以将各自的参考信号V_r0，V_r1，...，V_rM-1从比较器502中的至少两个的比较器输入端子的一种排列重新路由(reroute)到比较器输入端子的不同排列。在至少一个实施例中，从一个时间周期到下一个时间周期，比较器偏移转换器702随机地改变比较器输入端子的排列。换句话说，在随后的时间周期内，比较器偏移转换器702随机地更改参考信号-到-比较器输入端子的联结。比较器偏移转换器702可以使参考信号-到-比较器输入端子的关系保持1:1，即，每一个比较器的一个输入端子接收一个参考信号。

通过保持参考信号-到-比较器输入端子1:1的比例以及随机化参考信号-到-比较器输入端子的联结，比较器偏移转换器702有效地将比较器偏移电压的非线性转换成有助于处理的能量和频率，以及在至少一个实施例中，改善信噪比。在至少一个实施例中，将比较器偏移电压转换成附加的多频谱噪声，诸如附加的白噪声。多频谱噪声可以是系统抖动的一部分或可以使用(例如)微分滤波器来滤出。多频谱噪声涉及这样的噪声，其能量在具有近似相等能级的多个频率中分配。通常，“白噪声”是这样的噪声，其能量对于给定频率范围内的每一个频率近似为常数，诸如0-1/2Δ-Σ调制器采样率。

在至少一个实施例中，在随后的一段时间内，比较器电压偏移变换器(reducer)702将参考信号的线路更改为比较器502.0到502.M-1的输入端子。比较器偏移转换器702包括一个或多个多路复用器以改变一个或多个比较器502.0到502.M-1中的每一个比较器在随后的一段时间内接收的各自的参考信号V_r0，V_r1，...，V_rM-1。

在至少一个实施例中，比较器电压偏移变换器702包括斩波电路。斩波电路包括耦合到比较器输入端子的多路复用器以有效的切换比较器的输入。斩波电路接收随机斩波控制信号以使斩波电路随机地切换比较器输入端子。切换比较器输入端子有效地将比较器偏移电压转换成附加的多频谱噪声，诸如附加的白噪声。斩波控制信号可以专有地与各自的比较器输出中的每一个进行或运算以复位适当的极性。

在另一实施例中，使参考信号-到-比较器输入端子的联结以及斩波电路随机化可以分别与减少了比较器的量化器402的实施例中的比较器502.0-502.M-1的子集一起使用。例如，在一个实施例中，仅相邻比较器对的参考信号被随机地改变和/或仅有限数量的比较器输入端子被随机地中断。这个随机化和斩波的有限的范围具有较低的实施复杂性，但仅实现了与偏移相关的有限的性能改善。

在另一实施例中，将斩波电路和比较器偏移转换器结合以获得更好的附加的比较器偏移的白化(whitening)。

将参考信号-到-比较器输入端子的联结传达给数字编码器508以使数字编码器508可以适当的产生初始量化器输出信号q(n)。

图8示出了合并的实施例800，其代表合并的实施例600的一个实施例。合并的实施例800还包括比较器电压偏移变换器702。关于合并的实施例800，比较器电压偏移变换器702像上述的关于量化器600的一样，以相同的方式发挥作用。将参考信号-到-比较器输入端子的联结传达给数字编码器604以使数字编码器604可以适当地产生量化器输出信号q(n)。

图9示出了包括减少了比较器的Δ-Σ调制器400的信号处理系统900。特别地，信号处理系统900对于高端音频应用是有用的。信号处理系统900处理由输入信号源902产生的输入信号x(t)。输入信号x(t)可以为音频信号、视频信号、音频加视频信号、和/或其他信号类型。例如，输入信号x(t)是通过麦克风产生的模拟信号。通常，在被Δ-Σ调制器400调制之前输入信号x(t)经过一些预处理904。预处理例子包括低通滤波以衰减带外信号。通常信号处理系统900还包括后处理906，例如对输出信号q(n)进行低通滤波。另外的后处理可以包括将平均的数字输出记录到记录介质上或将平均的数字输出提供给诸如数字音频录音机和/或播放机这样的利用数字信号的装置。

尽管已详细地描述了本发明，应当理解，只要没有偏离如附上的权利要求所定义的本发明的精神和范围，可以做出各种改变、替代和更改。

Claims

1.一种信号处理系统，包括：

模拟-数字Δ-∑调制器，包括：

量化器输出预测器，包括低通滤波器以产生预测的量化器输出信号，其中，所述预测的量化器输出信号是基于至少一个或多个之前的Δ-∑调制器输出信号而对t时刻的量化器输入信号的估计值；

环路滤波器，以产生t时刻的环路滤波器输出信号；以及

量化器，耦合到所述环路滤波器，以基于所述量化器输入信号产生量化器输出信号，其中，所述量化器输入信号包括t时刻所述环路滤波器输出信号和t时刻所述预测的量化器输出信号之差。

2.根据权利要求1所述的信号处理系统，其中，所述量化器包括：

M个比较器，其中，M代表由最大量化器级别偏差d所确定的比较器的数量，而所述最大量化器级别偏差d代表t时刻所述环路滤波器输出信号与t时刻所述预测的量化器输出信号之间的最大偏差。

3.根据权利要求2所述的信号处理系统，其中，根据下式确定M：

M＝ceiling(2*d)

其中d代表t时刻所述环路滤波器输出信号与t时刻所述预测的量化器输出信号之间的最大偏差。

4.根据权利要求1所述的信号处理系统，进一步包括：

补偿模块，用数字形式的t时刻所述预测的量化器输出信号来校正所述量化器输出信号并且产生Δ-∑调制器输出信号q(n)。

5.根据权利要求1所述的信号处理系统，其中，所述Δ-∑调制器被配置为用来从所述量化器输出信号中产生Δ-∑调制器输出信号q(n)，以及所述量化器输出预测器包括低通滤波器，以基于离散时间n之前确定的过去的至少两个Δ-∑调制器输出信号来产生所述预测的量化器输出信号。

6.根据权利要求1所述的信号处理系统，其中，所述量化器输出预测器包括低通滤波器以对至少两个之前的Δ-∑调制器输出信号进行平均。

7.根据权利要求6所述的信号处理系统，其中，所述低通滤波器是具有确定所述预测的量化器输出信号(q_est)的滤波器函数的有限脉冲响应滤波器，其中，所述滤波器函数是由以下所组成的组中的一项：

LPF = \frac{q (n - 1) + q (n - 2)}{2}

以及

LPF = \frac{q (n - 1) + q (n - 2) + q (n - 3) + q (n - 4)}{4}

其中，“LPF”是所述低通滤波器输出，“q(n-k)”代表直接在量化器输出信号q(n-(k-1))之前的量化器输出信号，其中，k是整数，代表延迟总量。

8.根据权利要求6所述的信号处理系统，其中，所述低通滤波是具有确定所述预测的量化器输出信号(q_est)的滤波器函数的无限脉冲响应滤波器，其中，所述滤波器函数是由以下所组成的组中的一项：

LPF = \frac{1}{8} q (n - 1) + \frac{7}{8} LPF (n - 1),

以及

LPF = \frac{1}{8} q (n - 2) + \frac{7}{8} LPF (n - 1),

9.根据权利要求1所述的信号处理系统，其中，对于所述量化器中偶数个的比较器，所述预测的量化器输出信号q_est＝floor(LPF+0.5)，而对于所述量化器中奇数个的比较器，q_est＝floor(LPF)，并且LPF是所述低通滤波器的输出。

10.根据权利要求1所述的信号处理系统，进一步包括：

计算模块，耦合到所述量化器输出预测器和所述环路滤波器，以确定t时刻所述环路滤波器输出信号和t时刻所述预测的量化器输出信号之差。

11.根据权利要求1所述的信号处理系统，其中，所述Δ-∑调制器具有N个量化级别以及所述量化器具有M个比较器，其中，N和M是整数且M＜N。

12.根据权利要求1所述的信号处理系统，其中，所述量化器进一步包括：

多个比较器，所述多个比较器中的每一个都具有接收所述量化器输入信号的输入端子以及接收各自的参考信号的输入端子；以及

比较器偏移转换器，耦合到所述多个比较器，以将各自的参考信号从第一时间周期内的比较器输入端子的第一排列重新路由到第二时间周期内的比较器输入端子的第二排列。

13.一种使用模拟-数字Δ-∑调制器处理信号的方法，所述方法包括：

用低通滤波器产生预测的量化器输出信号，其中，所述预测的量化器输出信号是基于至少一个或多个之前的Δ-∑调制器输出信号而对t时刻的量化器输入信号的估计值；

产生t时刻的环路滤波器输出信号；以及

基于所述量化器输入信号产生量化器输出信号，其中，所述量化器输入信号包括t时刻所述环路滤波器输出信号和t时刻所述预测的量化器输出信号之差。

14.根据权利要求13所述的方法，其中，产生所述量化器输出信号进一步包括：

利用M个比较器产生所述量化器输出信号，其中，M代表由最大量化器级别偏差d所确定的比较器的数量，而所述最大量化器级别偏差d代表t时刻所述环路滤波器输出信号与t时刻所述预测的量化器输出信号之间的最大偏差，

其中，根据下式确定M：

M＝ceiling(2*d)

其中，d代表t时刻所述环路滤波器输出信号和t时刻所述预测的量化器输出信号的最大偏差。

15.根据权利要求13所述的方法，进一步包括：

将数字形式的t时刻所述预测的量化器输出信号加到所述量化器输出信号以产生Δ-∑调制器输出信号q(n)。

16.根据权利要求13所述的方法，进一步包括：

从数字形式的t时刻所述预测的量化器输出信号以及所述量化器输出信号中产生Δ-∑调制器输出信号q(n)。

17.根据权利要求13所述的方法，进一步包括：

从所述量化器输出信号中产生Δ-∑调制器输出信号q(n)：

其中，产生量化器输出信号进一步包括：基于离散时间n之前确定的过去的至少两个Δ-∑调制器输出信号来产生所述预测的量化器输出信号。

18.根据权利要求13所述的方法，其中，产生预测的量化器输出信号进一步包括：

对至少两个之前的Δ-∑调制器输出信号进行低通滤波。

19.根据权利要求18所述的方法，其中，对至少两个之前的Δ-∑调制器输出信号进行低通滤波包括：使用有限脉冲响应滤波器函数以确定所述预测的量化器输出信号(q_est)，其中，所述滤波器函数是由以下所组成的组中的一项：

LPF = \frac{q (n - 1) + q (n - 2)}{2}

以及

LPF = \frac{q (n - 1) + q (n - 2) + q (n - 3) + q (n - 4)}{4},

其中，“LPF”是所述低通滤波器输出，“q(n-k)”代表直接在量化器输出信号q(n-(k-1))之前的所述量化器输出信号，其中，k是整数，代表延迟总量。

20.根据权利要求18所述的方法，其中，对至少两个之前的Δ-∑调制器输出信号进行低通滤波包括：使用无限脉冲响应滤波器函数以确定所述预测的量化器输出信号(q_est)，其中，所述滤波器函数是由以下所组成的组中的一项：

LPF = \frac{1}{8} q (n - 1) + \frac{7}{8} LPF (n - 1),

以及

LPF = \frac{1}{8} q (n - 2) + \frac{7}{8} LPF (n - 1),

21.根据权利要求13所述的方法，其中，对于所述量化器中偶数个的比较器，所述预测的量化器输出信号q_est＝floor(LPF+0.5)而对于所述量化器中奇数个的比较器，q_est＝floor(LPF)，并且LPF是所述低通滤波器的输出。

22.根据权利要求13所述的方法，进一步包括：

在第一时间周期内，在所述Δ-∑调制器的各自的比较器的输入端子的第一排列上接收参考信号；以及

在第二时间周期内，将所述参考信号重新路由到所述Δ-∑调制器的各自的比较器的输入端子的第二排列。