CN1025398C - 使用单个位及多位量化的多阶σ-δ模/数转换器 - Google Patents
使用单个位及多位量化的多阶σ-δ模/数转换器 Download PDFInfo
- Publication number
- CN1025398C CN1025398C CN91102786A CN91102786A CN1025398C CN 1025398 C CN1025398 C CN 1025398C CN 91102786 A CN91102786 A CN 91102786A CN 91102786 A CN91102786 A CN 91102786A CN 1025398 C CN1025398 C CN 1025398C
- Authority
- CN
- China
- Prior art keywords
- modulator
- output signal
- converter
- digital output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Abstract
一种使用多阶、多级∑-△调制器类型的过抽样转换器,该多阶∑-△调制器至分样滤波器的输出信号将其若干级中的量化噪声抑制在其中,并且该调制器在这些级中利用单个位量化,以帮助避免非线性问题。量化噪声以基本量出现在至分样滤波器的转换器输出信号中的各个∑-△转换器级使用具有多位分辨率的量化,以帮助增加整个过抽样转换器的分辨率。
Description
本发明涉及A/D转换器(ADC),更准确地说,涉及使用具有多反馈回路的多阶∑-△调制器的过抽样型A/D转换器。
∑-△调制器(有时称为△-∑调制器)用在A/D转换器中已有一段时间。本文涉及到在此作为参考文献的下列技术文章:
1)“使用有限循环振荡器获得稳定A/D转换器”,
J.C.Candy,IEEE Transaction on Communications,
Vol.COM-22,No.3,第298-305页,1974年3月。
2)“使用三角加权内插从∑-△调制器获得13位脉码调制(PCM)”
J.C.Candy等人,IEEE Transactions on
Communications,Vol.COM-24,NO.11,第1268-1275页,1976年11月
3)“在∑-△调制器中使用二重积分”
J.C.Candy,IEEE Transactions on Communications,
Vol.COM-33,No.3,第249-258页,1985年3月
在过抽样转换器设计领域中,为研究多阶∑-△调制器专家们已进行了实际的努力,以便获得对应给定过抽样率R的更高分辨率。就本说明书而论,一级∑-△调制器的阶数对应于其输出和输入信号之间的误差(包括量化噪声)在用于确定该误差的整个反馈回路中相对时间积分的次数。一级∑-△调制器由积分误差的量化器(或A/D转换器)提供其输出信号,该信号由与量化器一起包含在该级中的D/A转换器转换为模拟信号。将来自D/A转换器的模拟信号与该∑-△调
制器级的模拟输入信号进行比较,以产生相对时间积分的误差信号,从而闭合整个反馈回路。在一级二阶∑-△调制器中,在整个反馈回路之内有另一反馈回路。在这另一回路中,转换为模拟形式的输出信号与该级的输出与输入信号之间的一次积分误差相比较,从而产生另一误差信号,对该信号再进行积分即产生量化器的输入信号。包括以级联形式跟有一分样滤波器的级联∑-△调制器的∑-△转换器的阶数是包含于其中的级联∑-△调制器级的阶数之和。
另一方面,在多级∑-△转换器中的∑-△调制器级的序数直接由至转换器的输入信号到达该∑-△调制器级的输出端所必须经过的∑-△调制器级的数量来确定。
大多数抽样数据∑-△转换器用系统函数N(Z)(为由离散时间进行的简单微分,即N(Z)=(1-Z)L,其中L指的是∑-△调制器的 阶)来滤除量化噪声频谱。通常,∑-△转换器提供被称之为量化噪声的“正弦”成形,其中量化噪声在通过与N(Z)卷积成形之前被假定为白噪声-即,呈现宽带平坦响应。这使得输出噪声频谱可以近似为:
SN(ωT)=KQN[2sin(ωT/2)]2L,
其中KQN是未成形量化噪声的功率谱密度(PSD)。伴随接在∑-△调制器之后的分样滤波的响应,最终噪声通过在基带(即,从ω=0到ω=π/R)上对SN(ωT)积分来确定。使用该噪声级,具有通常正弦噪声成形的∑-△转换器理论上可获得的分辨率B,可以如下通过以位为单位表达:
B=(L+0.5)log2R-log2[πL(2L+1)-0.5]+(P-1).
这样表示的分辨率相对调制器阶L的每一整数增量每过抽样倍频程增
加一位。
所得到的分辨率位数B与用在∑-△调制器中的量化器位数P线性相关。那么,最好是在∑-△调制器中能够使用多位量化,以便在过抽样转换器中增加整个分辨率。然而,量化器中D/A转换器(DAC)的精确度必须与分样后过抽样的ADC的性能等级一致,要不就将分辨率限制为小于理论上可获得的分辨率。
为避免各DAC中的非线性问题,通常作法是在∑-△调制器中在单个位量化器、即各ADC之后使用单个位DAC。在这种结构中,在两DAC输出电平上的误差会引入增益误差或偏移误差,或二者都有。但是,由于仅通过两点必定与直线相符,因此转换器的线性就不会受到危害。
如果寻求将四位量化器引入∑-△调制器中,则在量化器之后所使用的DAC必须响应来自该量化器的相应四位数字数,从而产生输出信号电平的16个点,通过这些点可以连出一直线而没有任何点表现出超过相对于该直线的指定偏离。所述指定偏离正好小于在整个转换器的最终数字输出信号中引起最小可分辨增加量(或减小量)的四位量化器输出信号电平的增加量(或减小量)的一半。另外,如那些在该领域相当熟练的技术人员所知,在至∑-△调制器的模拟输入信号的范围的某些部分(即,范围内点离开理想直线最远的那些部分)会得不到要求的转换器分辨率。由DAC获得这种精确度是困难的,甚至当使用微调时往往会使得在常规单片集成电路结构中实现4位量化器变得非常昂贵。而且,在单片集成电路片上四位量化器比单个位量化器占据大得多的面积。
从多阶∑-△调制器的角度来讲,多次使用4位量化器构成这些缺点。
这种观察导致对具有正弦噪声成形的过抽样转换器的研究,所述转换器是一种使用多阶∑-△调制器的类型,其中仅一个或最多少数个∑-△调制器级包括具有比其它∑-△调制器级中各量化器的分辨
率高的多位分辨率的量化器。这避免增加与使用多位分辨率量化器有关的问题。
本发明的目的是提供具有多位分辨率同时在增值意义上及在所有情况下均具有良好转换线性的过抽样转换器。
本发明在一种使用具有多个级的多阶∑-△调制器类型的某些过抽样转换器中得到实施。至该多阶∑-△调制器的分样滤波器的输出信号将其若干级中的量化噪声抑制在其中,并且该调制器在这些级中利用单个位量化,以帮助避免非线性问题。量化噪声以基本量出现在至分样滤波器的转换器输出信号中的各个∑-△转换器级使用具有多位分辨率的量化,以帮助增加整个过抽样转换器的分辨率。
图1和图2各自为在实施本发明的三阶∑-△调制器中、含有排列为第一、第二和第三级的三个一阶∑-△调制器的典型过抽样A/D转换器的原理图。
图3和图4各自为在实施本发明的三阶∑-△调制器中、含有排列为初级和末级的二阶∑-△调制器和一阶∑-△调制器的典型过抽样A/D转换器的原理图。
图5,6,7和8分别是图1,2,3和4的过抽样A/D转换器实际改型的原理图。
图9是在本发明其它实施例中对图1或图5过抽样A/D转换器进行修改的示意图。
图10是在本发明其它实施例中对图2或图6过抽样A/D转换器进行修改的示意图。
图11是在本发明其它实施例中对图3或图7过抽样A/D转换器进行修改的示意图。
图12是在本发明其它实施例中对图4或图8过抽样A/D转换器进行修改的示意图。
图13是图10改型的一种变形的示意图。
图14是用于完成相对于时间的二次导数的等价数字电路的示意图,这种等价电路可用于修改图1-8的过抽样A/D转换器,从而产生本发明的其它实施例。
图1过抽样转换器具有类似于Y.Matsuya等人在他们的论文“使用三重积分噪声频谱成形的16位过抽样A/D转换技术”(IEEE JOURNAL OF SOLID STATE CIRCUITS,Vol.SC-22,No.6,第921-929页,1987年12月)中所描述的电路拓扑。图1过抽样A/D转换器的多阶∑-△调制器部分产生对抽样数据输入电压x(nT)的抽样数据数字响应y(nT),该响应提供给形成最终的A/D转换结果的分样滤波器50。图1转换器的多阶∑-△调制器部分包括第一级一阶∑-△调制器10,第二级一阶∑-△调制器20以及第三级一阶∑-△调制器30。
第一级∑-△调制器10包括一个模拟减法器11,模拟抽样数据输入电压x(nT)作为被减数输入信号提供给该减法器11。一第一模拟反馈信号电压作为减数输入信号提供给减法器11。由减法器11所得的差值输出信号是第一误差信号,将其在第一积分器12中相对于时间积分以产生第一积分器输出电压I1。在图1中该第一积分器12含有一模拟加法器13和一个一周期延时元件14。积分器12的输出电压I1在A/D转换器15中数字化从而为第一级∑-△调制器10产生对应于抽样数据模拟输入信号x(nT)、受到单位时钟延时的数字输出电压V1,D/A转换器16将ADC15输出电压V1转换为模拟形式,以产生第一模拟反馈信号电压,将该电压提供给减法器11作为减数输入信号,用来完成第一反馈回路。来自DAC16的第一模拟反馈信号电压也提供给另一模拟减法
器17作为它的减数输入信号。减法器17接收第一积分器输出电压I1作为它的被减数输入电压。减法器17产生对应于第一级∑-△调制器10的量化噪声负值的差值信号,该差值信号用于作为第二级∑-△调制器20的输入信号电压。
第二级∑-△调制器20包括一个模拟减法器21,该减法器将第一级∑-△调制器10的量化噪声负值接收为其被减数信号。第二级∑-△调制器20的模拟反馈信号电压作为减数输入信号提供给减法器21。从减法器21所得的差值输出信号是第二误差信号,该信号在第二积分器22中相对于时间积分,以产生第二积分器输出电压I2。在图1中,该第二积分器22包含一个模拟加法器23和一个一周期延时元件24。积分器22输出电压I2在A/D转换器25中数字化,从而为第二级∑-△调制器20产生对应于第一级∑-△调制器10的量化噪声负值、受到单位时钟延时的数字输出电压V2。D/A转换器26将ADC25输出电压转换为模拟形式,以产生第二模拟反馈信号电压,将该电压提供给减法器21作为减数输入信号,用来实现第二反馈回路。该第二模拟反馈信号电压还提供给另一模拟减法器27作为其减数输入信号。减法器27接收第二积分器22输出电压I2作为它的被减数输入电压,并产生对应于第二级∑-△调制器20的量化噪声负值的差值信号、该差值信号用于作为第三级∑-△调制器30的输入信号电压。
第三级∑-△调制器30包括将第二级∑-△调制器量化噪声负值接收作为其被减数输入信号的模拟减法器31。将第三级∑-△调制器30的模拟反馈信号电压作为减数输入信号加到减法器31上。由减法器31所得的合成差值输出信号是第三误差信号,该信号在第三积分器32中相对于时间积分以产生第三积分器输出电压I3。在图1中,该第三积分器32包含一模拟加法器33和一个一周期延时元件34。积分器32输出电压I3在A/D转换器35中数字化,从而为第三级∑-△调制器30产
生对应于第二级∑-△调制器20的量化噪声负值、受到单位时钟延时的数字输出电压V3。D/A转换器36将ADC35输出电压V3转换为模拟形式以提供给减法器31作为其减数输入信号,由此实现第三反馈回路。
第二级∑-△调制器20的V2输出电压样值和第三级∑-△调制器30的V3输出电压样值 在它们和第一级∑-△调制器10的V1输出电压样值以适当的偏移延时相加之前分别进行一次和二次数字微分,以便为分样滤波器50提供输入信号,该分样滤波器形成最终的A/D转换结果。在时间域中的合成抽样数据数字响应通过以单位时间周期T为单位,为:
y(n)=x(n-3)+e3(n)-3e3(n-1)+3e3(n-2)-e3(n-3);
在相应频域中的抽样数据数字响应为:
Y(z)=z-3×(z)+(1-z-1)3E3(z)
其中e3是时域中第三级∑-△调制器30的量化噪声误差,Z是可变离散时间频率,E3是频域中第三级∑-△调制器30的量化噪声误差。用第二级∑-△调制器20抵消第一级∑-△调制器10量化噪声和用第三级∑-△调制器30抵消第二级∑-△调制器20量化噪声导致三阶噪声频谱成形。当然,元件匹配误差以及对积分器12、22和32的开环增益的限制在实际作法中阻止这些抵消为完善的,并将一阶和二阶成形的噪声漏泄到Y(Z)输出电压样值而导致信噪比的降低。
特别如图1所示,第一级∑-△调制器10的V1输出电压样值在级联的单抽样数字延时元件40和41中延时两个抽样时间,第二级∑-△调制器20的V2输出电压样值在单抽样数字延时元件42中延时一个抽样的时间。单抽样数字延时元件40将V1延时以补偿在第二级∑-△调制器20的积分器中由单抽样模拟延时元件24引入的对V2的延时;单抽样
数字延时元件41和42将V1和V2延时以补偿在第三级∑-△调制器30的积分器中由单抽样模拟延时元件34引入的对V3的延时。第二级∑-△调制器20的经延迟的V2输出电压样值相对于时间的微分是由包括数字减法器43和单抽样数字延时元件44的微分器完成的。第三级∑-△调制器30的V3输出电压抽样相对于时间的一次微分是由包含数字减法器45和单抽样数字延时元件46的微分器完成的。减法器45的微分输出信号相对于时间的一次微分(是V3输出电压抽样相对于时间的二次微分)由含有数字减法器47和一个单抽样数字延时元件48的微分器实现。二次延时的V1输出电压抽样、微分延时的V2输出电压抽样和二次微分的V3输出电压抽样在数字加法器49中相加。在数字加法器49中,通过单抽样数字延时元件40和41提供的第一级∑-△调制器10的量化噪声被由第二级∑-△调制器20数字化和接着由元件43、44微分的第一级∑-△调制器10的量化噪声负值抵消;第二级∑-△调制器20的量化噪声经由单抽样数字延时元件42延时和由元件43、44顺序微分后被经过第三级∑-△调制器30数字化并随后由元件46-48两次微分的第二级∑-△调制器20的量化噪声负值抵消。这样仅剩下经三次抽样延时的x(t)以及来自第三级∑-△调制器30的二次微分量化噪声作为由数字加法器49供给图1A/D转换器的分样滤波器50的输出信号分量。
模拟积分器12、22和32每一个都可以例如如R.Gregorian和G.C.Temes在他们出版于1986年(由John Wiley & Sons of New York)的书第270-280页“用于信号处理的模拟MOS集成电路”中所述由转换电容积分器来实现。数字信号的单抽样数字延时元件可以例如通过将数字信号的每个位加到相应的数字或“D”型触发器而构成。
按照本发明,A/D转换器15和25可具有单个位分辨率,D/A转换器16和26可以是单个位DAC而没有对图1的过抽样转换器分辨率的任何实际上的不利影响,因为第一级∑-△调制器10的量化噪声和第二
级∑-△调制器20的量化噪声不在提供给分样滤波器50的信号的任何基本量中出现。在D/A转换器16或26的DAC输出的两电平上的误差可能引入增益误差或偏移误差、或二者兼有之。但是由于仅通过两点必定与直线相符,所以这种误差不可能危害转换器的线性。仍然按照本发明,A/D转换器35具有P位分辨率,这里P是至少为2的整数,比如4,因此D/A转换器36是P位DAC。由于理论上Y(Z)仅有(1-Z-1)3E3(Z)附加量化噪声,第三级∑-△调制器30中A/D转换器35和D/A转换器36的位分辨率是图1过抽样转换器分辨率的主要的决定因素。
图1转换器的某些变型对电路设计领域的熟练技术人员来讲是很显然的。数字减法器43可以是在其操作中表现一个周期延时的类型,允许将单抽样数字延时元件42包含在减法器43中而不作为一个分离元件出现。又,数字加法器49可以包含两输入数字加法器的级联,其中第一个将由延时元件40作一抽样延时的V1和V2相加,以在一抽样时期之后提供它们的和,允许将单抽样数字延时元件41和42均包含在加法器49中而不作为分离元件出现。
数字加法器49中的加法符号可以改变以适应模拟减法器17和模拟减法器27之一或二者的被减数和减数连接的转变。由于模拟减法器17和27一般由转换电容的方法实现,故调整电容器被转换的方式规定了被减数和减数连接的转变。模拟减法器21和31中之一或每一个可以由形成其输入信号负和的相应电路代替,而在模拟减法器17和27或在加法器49中作适当的改变。V1、一次微分的V2、和二次微分的V3的线性组合可在各种加(减)树或梯或者它们的组合中进行。
如图14所示,相对于时间的双微分不必由顺序微分来完成,即先使用元件45和46然后使用元件47和48。相反,它可以使用包含单抽样数字延时元件55和56的抽头式延时线结构,以获得当前抽样V3和以前的两个抽样Z-1V3和Z-2V3,在数字加法器57中取V3和Z-2V3之和,以获得
V3+Z-2V3,在位移器58中将Z-1V3乘以2,以获得2Z-1V3,在数字减法器59中将V3+Z-2V3减去2Z-1V3得到V3-2Z-1V3+Z-2V3,其因式分解为(1-Z-1)2V3,由顺序微分完成同样传递函数的相对于时间的双微分。
图2的过抽样A/D转换器具有类似于M.Rebeschini等人在他们的论文“使用∑-△调制器的16位160kHzCOMS A/D转换器”(PROCEEDINGS 1988 CUSTOM INTEGRATEDCIRCUITS CONFERENCE,第21、2.1-4页,1988年6月)中描述过的电路拓扑。图2的过抽样A/D转换器与图1的过抽样A/D转换器不同之点在于,仅将量化器(ADC)输入信号从一个级馈送给下一级,而不是将量化噪声从一个级馈送到下一级。量化器(ADC)输入信号是对应于该量化器输出接线端的数字输出信号的模拟信号,除去通过量化器转换而引入的量化噪声。
第一级调制器100的输出电压具有以下量值:
V1=z-1×(z)+(1-z-1)E1(z),
因此第二级调制器200的输入电压为:
V1-E1(z)=z-1×(z)-z-1E1(z).
故第二级调制器200的输出电压具有下列值:
V2′=z-2×(z)-z-2E1(z)+(1-z-1)E2(z),
因此第三级调制器30具有下列值:
V2′-E2(z)=z-2×(z)-z-2E1(z)-z-1E2(z).
(在本说明书中,对从一个过抽样转换器的点上所取的电压用质数是为了将它们与在另一过抽样转换器中从相同点所取的其它电压相区别。该质数并非指出是由互质的数学表达式导出的。)
y(n)=x(n-3)+e3(n)-3e3(n-1)+3e3(n-2)-e3(n-3);
其中,与前面一样,e3是时域中第三级∑-△调制器30的量化噪声误差,Z是可变离散时间频率,E3是频域中第三级∑-△调制器30的量化噪声误差。如同图1中的过抽样A/D转换器,元件匹配误差和对积分器12、22及32的开环增益限制使得某些一阶和二阶成形噪声漏泄到Y(Z)输出电压样值中从而导致信号失真比的下降。
在图2的转换器中,如同图1中的转换器,按照本发明,A/D转换器15和D/A转换器16具有单个位分辨率,因此不会危害图2转换器的线性,因为来自第一级∑-△调制器100的量化噪声不出现在提供给分样滤波器50的信号的基本量中,因此这是可能的。而且,按照本发明,A/D转换器25和D/A转换器26也具有单个位分辨率,以致不会危害图2转换器的线性,由于来自第二级∑-△调制器200的量化噪声不在提供给分样滤波器50的信号基本量中出现,因此这是可能的。仍然按照本发明,A/D转换器35具有P位分辨率,这里P是不小于2的整数,比如4,因此D/A转换器36为P位DAC。再,由于理论上Y(Z)仅具有(1-Z-1)3E3(Z)的附带量化噪声,第三级∑-△调制器30中的A/D转换器35和D/A转换器36的位分辨率是图2的过抽样转换器的分辨率的主要决定因素。
图3的过抽样A/D转换器具有类似于L.Longo和M.A.Copeland在他们的论文“使用两级三阶噪声频谱成形的13位ISDN-带ADC”(PROCEEDING 1988 CUSTOM INTEGRATED CIRCUIT CONFERENCE,第21.2.1-4页,1988年6月)中所描述的电路拓扑。为了降低元件匹配要求和通过各级∑-△调制器需要的积分器增益(综合考虑从图1和图2转换器可得到的位分辨率),仅使用两级级联,其中初始级为二阶∑-△调制器60。初始的二阶∑-△调制器60的量化噪声提供给末级的具有其自身反馈回路的一阶∑-△调制器级30。
故而第三级调制器30的输出电压具有下列值:
V3′=z-3×(z)-z-3E1(z)-z-2E2(z)+(1-z-1)E3(z).
V1由延时元件40、41和51进行三次延时以获得电压:
z-3V1=z-4×(z)-z-4E1(z)+z-3E1(z).
V2′由延时元件42和52作二次延时,然后由元件43和44微分,从而得到电压:
z-2(1-z-1)V2′=z-4×(z)-z-4E1(z)-2z-3E2(z)
+z-2E2(z)-z-5×(z)+z-5E1(z)+z-4E2(z).
V3′由元件45和46进行第一次微分,然后由元件47和48作第二次微分,从而得到电压:
(1-z-1)2V3′=z-3×(z)-z-3E1(z)-z-2E2(z)-3z-1E3(z)
+E3(z)-2z-4×(z)+2z-4E1(z)+2z-3E2(z)
+3z-2E3(z)+z-5×(z)-z-5E1(z)-z-4E2(z)
-z-3E3(z).
对应于数字加法器49的和信号,则Y(Z)为:
Y(z)=z-2V1+z-2(1-z-1)V2′+(1-z-1)2V3′
=z-3×(z)+E3(z)-3z-1E3(z)+3z-2E3(z)-z-3E3(z)
=z-3×(z)+(1-z-1)3E3(z).
在对应的时间域中,通过以单位时间周期T为单位,图2的过抽样A/D转换器的抽样数据数字响应为:
末级的一阶∑-△调制器30的量化噪声对时间进行两次微分以产生抵消初始的二阶∑-△调制器60的量化噪声的信号,由此达到三阶噪声频谱成形。
更准确地说,二阶∑-△调制器60包括接收模拟抽样数据输入电压x(nT)作为被减数输入信号的模拟减法器61。减法器61接收二阶∑-△调制器60中的“外部回路”反馈信号作为减数输入信号。由减法器61所得的差值输出信号是第一误差信号。第一误差信号在包含模拟加法器63和单抽样模拟延时元件64的第一积分器62中的相对于时间积分,以产生加到模拟减法器65作为被减数输入信号的第一积分器输出电压I4。减法器65接收二阶∑-△调制器级60中的“内部回路”反馈信号作为减数输入信号。由减法器65所得的差值输出信号在包含模拟加法器67和单抽样模拟延时元件68的第二积分器66中相对于时间积分,以产生第二积分器输出电压I5。∑-△调制器级60的量化噪声被进行二次积分,此即称∑-△调制器60为二阶的原因。A/D转换器69将第二积分器66的输出电压I5转换为二阶∑-△调制器级60的数字输出电压V6。D/A转换器71将来自ADC69的V6数字信号转换为模拟形式以用在加到减法器61上的“外部回路”反馈中,在模拟换算元件72中将其乘上2,然后用在加到减法器65上的“内部回路”反馈中,并在模拟减法器73中与I5作差组合。模拟减法器73产生对应于二阶∑-△调制器级60的量化噪声并为末级∑-△调制器30提供输入信号电压。
因此调制器级60的输出响应V6如下:
V6=z-2×(z)+(1-z-1)2E6(z).
末级一阶∑-△调制器30的V3输出电压样值由元件46-49数字化微分二次,在将初级二阶∑-△调制器60的V6输出电压样值在数字加法器53中与二次微分V3输出电压样值相加之前,由单抽样数字延时元
件40对它们提供适当的位移延时,以便为形成终端的A/D转换结果的分样滤波器50提供输入信号。
在时域中,通过以单位时间周期T为单位,图3的多阶∑-△调制器的抽样数据数字响应为:
y(n)=x(n-3)+e3(n)-3e3(n-1)+3e3(n-2)-e3(n-3);
在相应频域中的抽样数据数字响应为
Y(z)=z-3×(z)+(1-z-1)3E3(z)
其中e3是时域中∑-△调制器30的量化噪声误差,Z是可变离散时间频率,E3是频域中∑-△调制器30的量化噪声误差。
因此,从理论上讲,图3的过抽样转换器的响应与图1的过抽样转换器相同,只是末级∑-△调制器30的三次微分量化噪声损害需要的X(Z)响应。图3转换器超过图1转换器的优点在于:二阶∑-△调制器60输出的噪声已经具有二阶成形,因此元件值的失配和对积分器62、66及32的开环增益的限制可能仅导致二阶噪声通过后续∑-△调制器30漏泄。
按照本发明,A/D转换器69可具有单个位分辨率,D/A转换器71可以是单个位DAC而对图3的过抽样转换器的分辨率没有任何实际的不利影响,因为初级∑-△调制器60的量化噪声在加到分样滤波器50的信号中不以任何实际量值出现。D/A转换器71的两DAC输出电平上的误差会带来增益误差或偏移误差、或二者兼有之,但这样的误差不会危害转换器的线性。此外,按照本发明,A/D转换器35具有P位分辨率,这里P是至少为2的整数,比如4,因此D/A转换器36是P位DAC。由于理论上Y(Z)仅有(1-Z-1)3E3(Z)的附带量化噪声,末级∑-△调制器30中的A/D转换器35和D/A转换器36的位分辨率是图3过抽样
转换器分辨率的主要的决定因素。
在图3转换器的一种变型中,将模拟减法器73的减数和被减数输入进行调换,并且数字加法器53由一个将经过元件40作一抽样延时的V6与V″′ 3相减的数字减法器代替。
图4的过抽样A/D转换器与图3的过抽样A/D转换器的不同之处在于:它将初级二阶∑-△调制器600的第二积分器66的输出电压I5而不是它的量化噪声馈送给末级一阶∑-△调制器30。图4的过抽样A/D转换器还以不同的方式混合初级和末级∑-△调制器的数字输出信号V6和V″′ 3。
如上面所提到的,二阶∑-△调制器级60或600的输出信号V6(Z)具有下列值:
V6(z)=z-2×(z)+(1-z-1)2E6(z).
第二积分器输出电压I5与V6相差A/D转换器69的量化噪声E6(Z),则具有下列量值:
I5=V6(z)-E6(z)=z-2×(z)-2z-1E6(z)+z-2E6(z).
第二积分器输出电压I5作为输入信号加到末级一阶∑-△调制器30得到下列响应:
V3″′(z)=z-1[z-2×(z)-2z-1E6(z)+z-2E6(z)]
+(1-z-1)E3(z).
在数字延时元件40中延时单个抽样时间之后,将V6在数字减法器54中与V″′ 3相减,得下列作为差值输出信号的响应:
D54=V3″′(z)-z-1V6(z)
=z-1[z-2×(z)-2z-1E6(z)+z-2E6(z)]+(1-z-1)E3(z)
-z-1[z-2×(z)+(1-z-1)2E6(z)]
=z-3×(z)-2z-2E6(z)+z-3E6(z)+(1-z-1)E3(z)
-z-3×(z)-z-1E6(z)+2z-2E6(z)-z-3E6(z)
=-z-1E6(z)+(1-z-1)E3(z).
然后用元件46-49将差值输出信号D54相对于时间进行两次微分,再在加法器53中与单个抽样数字延时元件40提供的Z-1V6(Z)相加,从而产生下列Y(Z)响应:
Y(z)=(1-z-1)2[-z-1E6(z)+(1-z-1)E3(z)]
+z-1[z-2×(z)+(1-z-1)2E6(z)]
=z-3×(z)+(1-z-1)3E3(z)
特别注意相反极性Z-1(1-Z-1)E6(Z)项的相互抵消,这在频域中基本上从Y(Z)响应中除去了二阶∑-△调制器级600的量化噪声,而仅剩下一阶∑-△调制器30的三次微分量化噪声作为对所需延时X(Z)响应的损害。
在相应的时间域中,根据单位时间周期T,由图4过抽样A/D转换器提供的抽样数据数字信号理想地为:
y(n)=x(n-3)+e3(n)-3e3(n-1)+3e3(n-2)-e3(n-3).
按照本发明,A/D转换器可具有单个位分辨率,D/A转换器71可以是单个位DAC而对图4的过抽样转换器分辨率没有任何实际有害影响,因为初级∑-△调制器600的量化噪声不以任何实际量值出现在加到分样滤波器50的信号中。在D/A转换器71的两DAC输出电平上的误差
会引入增益误差或偏移误差,或两者兼有之,但是这种误差不会危害该转换器的线性。此外,按照本发明,A/D转换器35具有P位分辨率,这里P是至少为2的整数,诸如4,因而D/A转换器36是P位DAC。由于理论上Y(Z)仅有(1-Z-1)3E3(Z)的附带量化噪声,末级∑-△调制器30中A/D转换器35和D/A转换器36的位分辨率是图4过抽样转换器分辨率的主要的决定因素。
在图1-4中所示出的过抽样转换器模型在实际中是互不一致的,以避免与积分器12、22、62和66的响应趋于过大相关联的问题。在这里积分器包括连接为Miller积分器的运算放大器,该运算放大器在输出电压范围内操作,即限制于同样的电压范围,来自积分器12、22、32、62和66的过大响应在每个积分器自身内带来不需要的线性。过大积分器响应还会超过后续∑-△调制器级的可接受输入电压范围,在后续∑-△调制器级中导致不希望的积分非线性并由此导致偏离典型运算。因此,在实际作法中,图1-4所示过抽样转换器的改型使积分器增益下降,尤其是在积分器12,22,62和66中。将积分器增益减至一半一般足够保持积分器响应在希望的范围内。特别在图3和图4的转换器中希望作减小积分器增益的改进,因为二阶∑-△调制器比一阶∑-△调制器显示出大得多的积分器过载倾向。图1转换器的二阶和三阶∑-△调制器仅需接受量化误差输入信号,这平均来讲比图2转换器的二阶和三阶∑-△调制器必须接受的积分误差信号要小,因此图1转换器由积分器过载带来问题的可能性比图2转换器更小。同样地,图3转换器的二阶∑-△调制器30仅须接收量化误差输入信号,这平均来讲比图4转换器的二阶∑-△调制器30所必须接收的积分误差信号要小,因此图3转换器由积分器过载带来问题的可能性比图4转换器更小。
减小积分器增益的改型在图5-8中由插入积分器之前的换算元件
表示。在实际作法中,对应有待顺序积分的模拟量的换算元件可通过使用一个转换电容器以对应于该模拟量的量值将电荷充入一Miller积分器而形成,该Miller积分器包含在其输出端和反相输入端之间接有Miller反馈电容的运算放大器,换算因子由转换电容器和Miller反馈电容器的电容量之比确定。
图5示出图1所示过抽样转换器原型的改型。在图5转换器的第一级∑-△调制器101中,增益k1小于1的换算元件81插在积分器12之前,以减小其输出信号超过可用供电电压范围的可能性。由于量化器15仅具有单个位分辨率,它仅决定经积分的误差信号I1的级性,I1的按比例减少对量化器15的数字输出信号V1没有影响。增益为1/k1的换算元件82插在积分器12输出端与减法器17的被减数输入端之间,以按比例增大已减小的积分误差信号I1,因此减法器17的差值输出信号对应于图1中第一级∑-△调制器10的量化噪声,图1中第一级∑-△调制器10与图5中第一级∑-△调制器101不同,它不包括换算元件81和82。
在第二级∑-△调制器201中,来自减法器17的差值输出信号由模拟换算元件83以因子j2改变比例。由因数j2对第二级∑-△调制器201的模拟输出信号进行的这种比例换算由插在ADC25之后的增益为1/j2的数字换算元件841进行补偿,以将数字输出信号换算为它的原始数值V2。增益k2小于1的换算元件85插在积分器22之前,以减小其输出信号超过可用供电电压范围的可能性。由于量化器25仅具有单个位分辨率,它仅决定积分误差信号I2的极性,由换算元件85按比例减小I2对量化器25的数字输出信号或换算后的数字输出电压V2没有影响。增益为1/k2的换算元件86插在积分器22输出端和减法器27的被减数输入端之间,以按比例增加已减小的积分误差信号I2,因此减法器27的差值输出信号对应于图1中第二级∑-△调制器20的量化噪声,图1中第二级∑-△调制器20与图5中第二级∑-△调制器201不同,它
不包括换算元件85和86。
在第三级∑-△调制器301中,来自减法器27的差值输出信号由模拟换算元件87以比例因子j3改变比例。图5示出另一插在积分器32之前增益为k3的模拟换算元件88,k3不能小于1,以减小其输出信号超过可用供电电压范围的可能性。但是,第三级∑-△调制器301过载的可能性实际上被有多位分辨率的ADC35和DAC36减小,因此通常可以安全地让换算元件88具有单位增益k3,而通常可使换算元件87具有为1或稍许大一些的增益j3。有多位分辨率的A/D转换器(诸如ADC35)的数字输出直接受其模拟输入信号的幅度和极性影响,因此其模拟输入信号的按比例下降改变信号以及量化噪声的系统函数,降低分辨率。由于第二级∑-△调制器201以其经由因子j2换算的输入信号操作,至第三级∑-△调制器301的模拟输入信号经由因子j2换算,在换算元件87中以因子j3对至第三级∑-△调制器301的模拟输入信号进行换算,这均由插在ADC35之后具有增益1/(j2j3)数字换算元件891给予补偿,从而将数字输出信号换算为它的原始数值V2。
在数字换算元件841和891中对数字抽样的换算是借助于数字乘法。最好是以2的整数幂增大比例,要是可能,那么数字乘法可简单地利用移位完成。在换算元件81,82,83,85,86,87和88中改变模拟信号的比例通常由转换电容的方法来完成。图5转换器中数字抽样在数字换算元件891中改变比例导致-log2(j2j3)位分辨率的损失,例如当j2=1/2和j3=1/2时为2个位的损失。假若至第二级∑-△调制器201的输入电压通常在由DAC26的最小和最大输出电压限制的范围内,使用k2因子而不用j2因子换算还原,则在第二级∑-△调制器201中产生较小位分辨率的附加损失。最好是当有必要减小至第二级∑-△调制器201的输入电压时使用j2因子来换算还原,这样它通常在由DAC26最小和最大输出电压限制的范围内。
图6示出图2过抽样转换器的改型,类似于图1过抽样转换器的改型图5。但是,在图6的过抽样转换器中,增益为1/k1的模拟换算元件82不包括在第一级∑-△调制器102中;因此第二级∑-△调制器202具有数字换算元件842,以代替数字换算元件841以因子1/(j2k1)改变它的数字输出的比例。此外,在图6的过抽样转换器中,模拟换算元件86不包括在第二级∑-△调制器202中;因此第三级∑-△调制器302具有数字换算元件892,以代替数字换算元件891以因子1/(j2j3k1k2)改变其数字输出的比例。图6转换器中数字抽样在数字换算元件892中改变比例导致-log2(j2j3k1k2)位分辨率的损失,例如当j2和j3每一个等于2的平方根、且k1=1/2和k2=1/2时为3个位的损失。
图7示出图3所示过抽样转换器原型的改型。在图7转换器的初级∑-△调制器-二阶∑-△调制器级601中,将具有增益k1小于1的换算元件90插在积分器62之前,以减小其输出信号超过可用供电电压范围的可能性,具有增益k2小于1的换算元件91插在减法器65的被减数输入端之前,以减小积分器66的输出信号超出可用供电电压范围的可能性。由于量化器69仅具有单个位的分辨率,它仅决定积分误差信号I5的极性,I4的按比例减小以及随后I5的按比例减小对量化器69的数字输出信号V6没有影响。图3中换算元件72以因子2比例增大在图7中被增益为2k1k2的换算元件92代替,因此与图3相比较以k1k2的附加因子对至减法器65的减数输入信号改变比例以便与由换算元件90和91改变比例的被减数输入信号的k1k2因子相匹配。增益为1/(k1k2)的换算元件93将I5增大至其原始图3数值用以施加到减法器73的被减数输入端。
图7转换器具有末级∑-△调制器303,它与图5和图6的末级∑-△调制器不同,其差别在于它以增益为1/j3的数字换算元件893代替
数字换算元件891和892。一个增益为j3的模拟换算元件87插在∑-△调制器302的输入端,增益为k3的模拟换算元件88插在其积分器32之前。在换算元件87中以因子j3对∑-△调制器303的换算(其中j3不等于1)由插在ADC35之后增益为1/j3的数字换算元件893给予补偿,以将∑-△调制器301输出端的数字输出信号换算为其先前的数值V3。在图7转换器中,数字抽样在数字换算元件893中改变比例仅导致-log2j3位分辨率的损失。
类似于图7为图3过抽样转换器的改型,图8示出图4过抽样转换器的改型。图8过抽样转换器的初级、二阶∑-△调制器602不包括另外的换算元件93,从而以因子k1k2改变至图8过抽样转换器的末级、一阶∑-△调制器304的比例。因此,一个数字换算元件894以因子1/(j3k1k2)对∑-△调制器级304的输出信号进行换算。数字抽样在数字换算元件894中增大比例导致-log2(j3k1k2)分辨率的损失,例如,当j3=1,k1=1/2和k2=1/2时为2个位的损失。
图1-8的转换器对基频带、尤其是较低基频带的DAC35的非线性的灵敏度基本上由末级∑-△调制器级数字输出信号的双微分减小。因此,当增大DAC35的位分辨率同样也增大任何一个完整的A/D转换器的位分辨率时,在DAC35转换中的可能非线性在该转换器的基带数字输出信号中减弱。因此,DAC35中的线性仅需在基频带与对整个A/D转换器总响应的贡献保持一致,以便基本上不降低总响应的线性,而不必在基频带与整个A/D转换器的位分辨率保持一致。数字换算元件891、892、893或894不引入任何非线性误差。
图9是对图1或图5过抽样A/D转换器进行的一种可能改型的原理图。在分样滤波器50之前的预滤波器90中完成V1,V2,V3的组合。不象前面所示出的在图1或图5转换器中所作的对V2微分和对V3两次微分,在图9改型中V1在与V2组合之前被积分一次,而V1和V2之和在与V3组
合之前被积分一次。V1的积分(为低通滤波过程)用一数字加法器91加上其经过单个抽样数字延时元件92延时的输出信号来实现。数字加法器93将经过两个抽样延时和一次积分的V1加到单个抽样延时的V2上。在另一低通滤波过程中,数字加法器93之和用一数字加法器94将其经过单个抽样数字延时元件95延时的输出相加而进行积分。数字加法器96取V3与来自数字加法器93的积分和之和以提供至分样滤波器50′的输入信号,其响应为y(nT)。预滤波器90是具有有限脉冲响应的低通滤波器,可以将预滤波器90和分样滤波器50′作为比50′更复杂的分样滤波器的组成部分。
图10示出可对图2或图6过抽样A/D转换器进行的一种可能改型,其中经过两个抽样时间延时的V1、经过一个抽样时间延时的V2以及V3′在预滤波器90中进行组合。
图11示出可对图3或图7过抽样A/D转换器作的一种可能改型,其中经一个抽样时间延时的V6和V″′ 3在预滤波器901中进行组合。预滤波器901除了不用数字加法器93与预滤波器90类似。
图12示出可对图4或图8过抽样A/D转换器进行的一种可能改型,其中V6在预滤波器901中与来自数字减法器54的(V″′ 3-V6)相结合。
图13示出图9改型的一种变化形式,其中预滤波器902代替预滤波器901并以直接连线代替一抽样延时元件40-42。在预滤波器902中,从包含数字加法器94和一抽样延时元件95的积分器的延时元件95之后而不是之前取输出信号,消除了对延时元件42和延时元件40和41之一的需要。数字加法器93的输入信号从包含数字加法器91和一抽样延时元件92的积分器的延时元件92之后而不是之前取出,从而消除对延时元件40和41中另一个的需要。图10改型使用预滤波器902代替预滤波器90的变化允许以直接连接代替其中的一抽样延时元件40-42。图11的预滤波器901中的积分器之一可以重新连接以提供V6的一抽样延时,
因此直接连接可代替延时元件40。延时元件40-42每一个仅为单个位的宽度,因此去掉他们并不带来硬件上很大的节省。
对图1,2,5和6中所示出的任何转换器的改型也是可能的,其中在将这些电压进行组合之前,对第一级∑-△调制器的输出电压V1进行一次积分,对第二级∑-△调制器的输出电压V2(或V2′)既不积分也不微分,对第三级∑-△调制器的输出电压V3(或V3′)进行一次微分,以抑制在更早的∑-△调制器级中出现的量化噪声。
通过在跟随∑-△调制器的数字电路中而不是在∑-△调制器内完成数字换算过程,可对至此描述的转换器进行修改,以产生本发明的另外的实施例。模拟换算元件在形成任何过抽样转换器之一的网络中的位置可通过用已知等价物替换该网络的部分而得到修改。这种修改对本发明都是易发生的。
对本领域熟悉并知道以前的公开的人员将能够设计出本发明大量不同的实施例,因此下列权利要求应以尽可能宽的范围加以说明。
Claims (29)
1、一种使用多阶∑-△调制器的改进型过抽样转换器,所述多阶∑-△调制器具有用于响应分别由各自的模拟反馈信号减小后的各自的模拟输入信号提供各自的数字输出信号的多级∑-△调制器,所述改进过抽样转换器也是一种包括用于组合所述多级∑-△调制器的数字输出信号以抑制合成组合信号中在所述∑-△调制器级的至少一级中出现的量化噪声的装置的类型,其量化噪声在所述合成组合信号中受抑制的各所述∑-△调制器级在以下称为所述∑-△调制器级的选出的一级,所述改进过抽样转换器也为具有连接用于响应所述合成组合信号以产生A/D转换合成的分样滤波器的类型,其特征在于:所作改进包含:在各所述∑-△调制器级而非所述∑-△调制器级的所述选出的一级中含有各具有多位分辨率的相应的A/D转换器和相应的D/A转换器,并在所述∑-△调制器级的各所述选出的一级中含有各具有单个位分辨率的相应A/D转换器和相应D/A转换器,各所述∑-△调制器级中的相应A/D转换器产生该级的各自的数字输出信号,该信号通过该级的相应D/A转换器被转换成它的相应模拟反馈信号。
2、如权利要求1所述的改进过抽样转换器,其特征在于,它包括:
第一级∑-△调制器在第一反馈回路内包含有其后跟随一第一A/D转换器的第一积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第一D/A转换器具有单个位的分辨率;
第二级∑-△调制器在第二反馈回路内包含有其后跟随一第二A/D转换器的第二积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有单个位的分辨率;
第三级∑-△调制器在第三反馈回路内包含有其后跟随一第三A/D转换器的第三积分器,第三A/D转换器后跟有一第三D/A转换器,所述第三A/D和第三D/A转换器具有多位分辨率;用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
确定所述第一级∑-△调制器的量化噪声的装置,
将所述第一级∑-△调制器的量化噪声施加于所述第二级∑-△调制器作为其模拟输入信号的装置,
确定所述第二级∑-△调制器的量化噪声的装置,以及
将所述第二级∑-△调制器的量化噪声施加于所述第三级∑-△调制器作为其模拟输入信号的装置。
3、如权利要求2所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中包括:
用于对所述第三级∑-△调制器的数字输出信号相对于时间进行两次微分、从而获得经两次微分的第三级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次微分、从而获得经一次微分的第二级∑-△调制器数字输出信号的装置,
用于组合所述第一级∑-△调制器的数字输出信号、所述一次微分第二级∑-△调制器数字输出信号和所述二次微分第三级∑-△调制器的数字输出信号、从而产生所述合成组合信号的装置,以及
用于提供补偿延时给所述第一级∑-△调制器的数字输出信号和给所述一次微分的第二级∑-△调制器数字输出信号、使之与所述二次微分的第三级∑-△调制器数字输出信号组合以抑制所述合成组合信号中由所述第一级∑-△调制器引起的量化噪声以及由所述第二级∑-△调制器引起的量化噪声的装置。
4、如权利要求2所述的改进过抽样转换器,其特征在于,在用于组合所述多级∑-△调制器的数字输出信号的所述装置内包含:
用于对所述第一级∑-△调制器的数字输出信号相对于时间进行两次积分、由此获得经两次积分的第一级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次积分、由此获得一次积分的第二级∑-△调制器数字输出信号的装置,
用于组合所述两次积分的第一级∑-△调制器数字输出信号、所述一次积分的第二级∑-△调制器数字输出信号和所述第三级∑-△调制器数字输出信号、由此产生所述合成组合信号的装置,以及
用于提供补偿延时给所述二次积分的第一级∑-△调制器数字输出信号和给所述一次积分的第二级∑-△调制器数字输出信号、使之与所述第三级∑-△调制器数字输出信号组合以在所述合成组合信号中抑制由所述第一级∑-△调制器引起的量化噪声和由所述第二级∑-△调制器引起的量化噪声的装置。
5、如权利要求1所述的改进过抽样转换器,其特征在于,它包括:
第一级∑-△调制器在第一反馈回路内包含有其后跟随一第一A/D转换器的第一积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第一D/A转换器具有单个位的分辨率;
第二级∑-△调制器在第二反馈回路内包含有其后跟随一第二A/D转换器的第二积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有单个位的分辨率;
第三级∑-△调制器在第三反馈回路内包含有其后跟随一第三A/D转换器的第三积分器,第三A/D转换器后跟有一第三D/A转换器,所述第三A/D和第三D/A转换器具有多位分辨率;
用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
用于从所述第一级∑-△调制器内的所述第一积分器提供所述第二级∑-△调制器的模拟输入信号的装置,以及
用于从所述第二级∑-△调制器内的所述第二积分器提供所述第三级∑-△调制器的模拟输入信号的装置。
6、如权利要求5所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中包括:
用于对所述第三级∑-△调制器的数字输出信号相对于时间进行两次微分、从而获得经两次微分的第三级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次微分、从而获得经一次微分的第二级∑-△调制器数字输出信号的装置,
用于组合所述第一级∑-△调制器的数字输出信号、所述一次微分第二级∑-△调制器数字输出信号和所述二次微分第三级∑-△调制器的数字输出信号、从而产生所述合成组合信号的装置,以及
用于提供补偿延时给所述第一级∑-△调制器的数字输出信号和给所述一次微分的第二级∑-△调制器数字输出信号、使之与所述二次微分的第三级∑-△调制器数字输出信号组合以抑制所述合成组合信号中由所述第一级∑-△调制器引起的量化噪声以及由所述第二级∑-△调制器引起的量化噪声的装置。
7、如权利要求5所述的改进过抽样转换器,其特征在于,在用于组合所述多级∑-△调制器的数字输出信号的所述装置内包含:
用于对所述第一级∑-△调制器的数字输出信号相对于时间进行两次积分、由此获得经两次积分的第一级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次积分、由此获得一次积分的第二级∑-△调制器数字输出信号的装置,
用于组合所述两次积分的第一级∑-△调制器数字输出信号、所述一次积分的第二级∑-△调制器数字输出信号和所述第三级∑-△调制器数字输出信号、由此产生所述合成组合信号的装置,以及
用于提供补偿延时给所述二次积分的第一级∑-△调制器数字输出信号和给所述一次积分的第二级∑-△调制器数字输出信号、使之与所述第三级∑-△调制器数字输出信号组合以在所述合成组合信号中抑制由所述第一级∑-△调制器引起的量化噪声和由所述第二级∑-△调制器引起的量化噪声的装置。
8、如权利要求1所述的改进过抽样转换器,其特征在于,它包括:
包括第一和第二反馈回路的第一级∑-△调制器,在所述第一反馈回路内包含一第一积分器,在第一和第二反馈回路内包含有其后跟随一第一A/D转换器的第二积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第二D/A转换器具有单个位的分辨率;
第二∑-△调制器在第三反馈回路内包含有其后跟随一第二A/D转换器的第三积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有多位分辨率;
用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
确定所述第一级∑-△调制器的量化噪声的装置;以及
将所述第一级∑-△调制器的量化噪声施加于所述第二级∑-△调制器作为其模拟输入信号的装置。
9、如权利要求8所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中包括:
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行两次微分、从而获得经两次微分的第二级∑-△调制器数字输出信号的装置,
用于组合所述第一级∑-△调制器的数字输出信号和所述二次微分第二级∑-△调制器的数字输出信号、从而产生所述合成组合信号的装置,以及
用于提供补偿延时给所述第一级∑-△调制器的数字输出信号、使之与所述二次微分的第二级∑-△调制器数字输出信号组合以抑制所述合成组合信号中由所述第一级∑-△调制器引起的量化噪声的装置。
10、如权利要求8所述的改进过抽样转换器,其特征在于,在用于组合所述多级∑-△调制器的数字输出信号的所述装置内包含:
用于对所述第一级∑-△调制器的数字输出信号相对于时间进行两次积分、由此获得经两次积分的第一级∑-△调制器数字输出信号的装置,
用于组合所述两次积分的第一级∑-△调制器数字输出信号和所述第二级∑-△调制器数字输出信号、由此产生所述合成组合信号的装置,以及
用于提供补偿延时给所述二次积分的第一级∑-△调制器数字输出信号、使之与所述第二级∑-△调制器数字输出信号组合以在所述合成组合信号中抑制由所述第一级∑-△调制器引起的量化噪声的装置。
11、如权利要求1所述的改进过抽样转换器,其特征在于,它包括:
包括第一和第二反馈回路的第一级∑-△调制器,在所述第一反馈回路内包含一第一积分器,在第一和第二反馈回路内包含有其后跟随一第一A/D转换器的第二积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第一D/A转换器具有单个位的分辨率;
第二∑-△调制器在第三反馈回路内包含有其后跟随一第二A/D转换器的第三积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有多位分辨率;
用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
用于由所述第一级∑-△调制器内和组合所述多级∑-△调制器数字输出信号的所述装置内的所述第二积分器提供所述第二级∑-△调制器的模拟输入信号的装置,
用于初次组合所述第一和第二级∑-△调制器的数字输出信号以从其产生数字合成的装置,以及
用于为所述第一级∑-△调制器的数字输出信号提供补偿延时、使之与所述第二级∑-△调制器的数字输出信号初次组合以在来自所述初始合成装置的数字合成中抑制由有待所述改进过抽样转换器数字化的模拟信号引起的顶的装置。
12、如权利要求11所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中还包括:
用于对来自初次组合所述第一级和第二级∑-△调制器的数字输出信号的所述装置的数字合成相对于时间进行两次微分、由此产生两次微分的数字合成的装置,
用于组合所述两次微分的数字合成与达到所述补偿延时的所述第一级∑-△调制器数字输出信号、由此产生其中来自所述第一级∑-△调制器的量化噪声被抑制的所述合成组合信号的装置。
13、如权利要求11所述的改进过抽样转换器,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中还包括:
用于对所述达到所述补偿延时的第一级∑-△调制器的数字输出信号相对于时间进行两次积分、由此获得两次积分延时的第一级∑-△调制器的数字输出信号的装置,
用于组合所述两次积分延时的第一级∑-△调制器数字输出信号与来自初次组合所述第一级和第二级∑-△调制器的数字输出信号的所述装置的数字合成、由此产生其中来自所述第一级∑-△调制器的量化器声被抑制的所述合成组合信号的装置。
14、一种使用多阶∑-△调制器类型的改进过抽样转换器,所述多阶∑-△调制器具有用于响应分别由各自的模拟反馈号减小后的它们各自的模拟输入信号提供相应数字输出信号的多个逐级连接∑-△调制器,所述改进过抽样转换器也是一种包括用于组合所述多级∑-△调制器的数字输出信号以抑制合成组合信号中在至少所选出的所述∑-△调制器级之一而不是在所述多级∑-△调制器的末级出现的量化噪声的装置的类型,所述改进过抽样转换器也为具有连接用于响应所述合成组合信号以产生转换合成的分样滤波器的类型,其特征在于:所作改进包含:末级∑-△调制器含有各具有多位分辨率的A/D转换器和D/A转换器,该分辨率高于包括在其他所述∑-△调制器内的A/D转换器和D/A转换器的分辨率,各所述∑-△调制器级中的相应A/D转换器产生该级的各自的数字输出信号,该信号通过该级的相应D/A转换器被转换成它的相应模拟反应馈信号。
15、如权利要求14所述的改进过抽样转换器,其特征在于:包括在各其他所述反馈回路中的A/D和D/A转换器的分辨率是单个位的分辨率。
16、如权利要求15所述的改进过抽样转换器,其特征在于,它包括:
第一级∑-△调制器在第一反馈回路内包含有其后跟随一第一A/D转换器的第一积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第一D/A转换器具有单个位的分辨率;
第二级∑-△调制器在第二反馈回路内包含有其后跟随一第二A/D转换器的第二积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有单个位的分辨率;
第三级∑-△调制器在第三反馈回路内包含有其后跟随一第三A/D转换器的第三积分器,第三A/D转换器后跟有一第三D/A转换器,所述第三A/D和第三D/A转换器具有多位分辨率;
用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
确定所述第一级∑-△调制器的量化噪声的装置,
将所述第一级∑-△调制器的量化噪声施加于所述第二级∑-△调制器作为其模拟输入信号的装置,
确定所述第二级∑-△调制器的量化噪声的装置,以及
将所述第二级∑-△调制器的量化噪声施加于所述第三级∑-△调制器作为其模拟输入信号的装置。
17、如权利要求16所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中包括:
用于对所述第三级∑-△调制器的数字输出信号相对于时间进行两次微分、从而获得经两次微分的第三级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次微分、从而获得经一次微分的第二级∑-△调制器数字输出信号的装置,
用于组合所述第一级∑-△调制器的数字输出信号、所述一次微分第二级∑-△调制器数字输出信号和所述二次微分第三级∑-△调制器的数字输出信号、从而产生所述合成组合信号的装置,
用于将所述合成组合信号作为输入信号施加于所述分样滤波器的装置,以及
用于提供补偿延时给所述第一级∑-△调制器的数字输出信号和给所述一次微分的第二级∑-△调制器数字输出信号、使之与所述二次微分的第三级∑-△调制器数字输出信号组合以抑制所述合成组合信号中由所述第一级∑-△调制器引起的量化噪声以及由所述第二级∑-△调制器引起的量化噪声的装置。
18、如权利要求16所述的改进过抽样转换器,其特征在于,在用于组合所述多级∑-△调制器的数字输出信号的所述装置内包含:
用于对所述第一级∑-△调制器的数字输出信号相对于时间进行两次积分、由此获得经两次积分的第一级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次积分、由此获得一次积分的第二级∑-△调制器数字输出信号的装置,
用于组合所述两次积分的第一级∑-△调制器数字输出信号、所述一次积分的第二级∑-△调制器数字输出信号和所述第三级∑-△调制器的数字输出信号、由此产生所述合成组合信号的装置,
用于将所述合成组合信号作为输入信号施加于所述分样滤波器的装置,以及
用于提供补偿延时给所述二次积分的第一级∑-△调制器数字输出信号和给所述一次积分的第二级∑-△调制器数字输出信号、使之与所述第三级∑-△调制器数字输出信号组合以在所述合成组合信号中抑制由所述第一级∑-△调制器引起的量化噪声和由所述第二级∑-△调制器引起的量化噪声的装置。
19、如权利要求15所述的改进过抽样转换器,其特征在于,它包括:
第一级∑-△调制器在第一反馈回路内包含有其后跟随一第一A/D转换器的第一积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第一D/A转换器具有单个位的分辨率;
第二级∑-△调制器在第二反馈回路内包含有其后跟随一第二A/D转换器的第二积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有单个位的分辨率;
第三级∑-△调制器在第三反馈回路内包含有其后跟随一第三A/D转换器的第三积分器,第三A/D转换器后跟有一第三D/A转换器,所述第三A/D和第三D/A转换器具有多位分辨率;
用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
用于从所述第一积分器提供所述第二级∑-△调制器的模拟输入信号的装置,以及
用于从所述第二积分器提供所述第三级∑-△调制器的模拟输入信号的装置。
20、如权利要求19所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中包括:
用于对所述第三级∑-△调制器的数字输出信号相对于时间进行两次微分、从而获得经两次微分的第三级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次微分、从而获得经一次微分的第二级∑-△调制器数字输出信号的装置,
用于组合所述第一级∑-△调制器的数字输出信号、所述一次微分第二级∑-△调制器数字输出信号和所述二次微分第三级∑-△调制器的数字输出信号、从而产生所述合成组合信号的装置,
用于将所述合成组合信号作为输入信号施加于所述分样滤波器的装置,以及
用于提供补偿延时给所述第一级∑-△调制器的数字输出信号和给所述一次微分的第二级∑-△调制器数字输出信号、使之与所述二次微分的第三级∑-△调制器数字输出信号组合以抑制所述合成组合信号中由所述第一级∑-△调制器引起的量化噪声以及由所述第二级∑-△调制器引起的量化噪声的装置。
21、如权利要求19所述的改进过抽样转换器,其特征在于,在用于组合所述多级∑-△调制器的数字输出信号的所述装置内包含:
用于对所述第一级∑-△调制器的数字输出信号相对于时间进行两次积分、由此获得经两次积分的第一级∑-△调制器数字输出信号的装置,
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行一次积分、由此获得一次积分的第二级∑-△调制器数字输出信号的装置,
用于组合所述两次积分的第一级∑-△调制器数字输出信号、所述一次积分的第二级∑-△调制器数字输出信号和所述第三级∑-△调制器数字输出信号、由此产生所述合成组合信号的装置,
用于将所述合成组合信号作为输入信号施加于所述分样滤波器的装置,以及
用于提供补偿延时给所述二次积分的第一级∑-△调制器数字输出信号和给所述一次积分的第二级∑-△调制器数字输出信号、使之与所述第三级∑-△调制器数字输出信号组合以在所述合成组合信号中抑制由所述第一级∑-△调制器引起的量化噪声和由所述第二级∑-△调制器引起的量化噪声的装置。
22、如权利要求15所述的改进过抽样转换器,其特征在于,它包括:
包括第一和第二反馈回路的第一级∑-△调制器,在所述第一反馈回路内包含一第一积分器,在第一和第二反馈回路内包含有其后跟随一第一A/D转换器的第二积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第一D/A转换器具有单个位的分辨率;
第二∑-△调制器在第三反馈回路内包含有其后跟随一第二A/D转换器的第三积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有多位分辨率;
用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
确定所述第一级∑-△调制器的量化噪声的装置;以及
将所述第一级∑-△调制器的量化噪声施加于所述第二级∑-△调制器作为其模拟输入信号的装置。
23、如权利要求22所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中包括:
用于对所述第二级∑-△调制器的数字输出信号相对于时间进行两次微分、从而获得经两次微分的第二级∑-△调制器数字输出信号的装置,
用于组合所述第一级∑-△调制器的数字输出信号和所述二次微分第二级∑-△调制器的数字输出信号、从而产生所述合成组合信号的装置,以及
用于提供补偿延时给所述第一级∑-△调制器的数字输出信号、使之与所述二次微分的第二级∑-△调制器数字输出信号组合以抑制所述合成组合信号中由所述第一级∑-△调制器引起的量化噪声的装置。
24、如权利要求22所述的改进过抽样转换器,其特征在于,在用于组合所述多级∑-△调制器的数字输出信号的所述装置内包含:
用于对所述第一级∑-△调制器的数字输出信号相对于时间进行两次积分、由此获得经两次积分的第一级∑-△调制器数字输出信号的装置,
用于组合所述两次积分的第一级∑-△调制器数字输出信号和所述第二级∑-△调制器数字输出信号、由此产生施加于分样滤波器的所述合成组合信号的装置,以及
用于提供补偿延时给所述第一级∑-△调制器数字输出信号、使之与所述两次微分的第二级∑-△调制器数字输出信号组合以在所述合成组合信号中抑制由所述第一级∑-△调制器引起的量化噪声的装置。
25、如权利要求15所述的改进过抽样转换器,其特征在于,它包括:
包括第一和第二反馈回路的第一级∑-△调制器,在所述第一反馈回路内包含一第一积分器,在第一和第二反馈回路内包含有其后跟随一第一A/D转换器的第二积分器,第一A/D转换器后跟有一第一D/A转换器,所述第一A/D和第一D/A转换器具有单个位的分辨率;
第二∑-△调制器在第三反馈回路内包含有其后跟随一第二A/D转换器的第三积分器,第二A/D转换器后跟有一第二D/A转换器,所述第二A/D和第二D/A转换器具有多位分辨率;
用于将有待所述改进过抽样转换器数字化的模拟信号施加作为所述第一级∑-△调制器的模拟输入信号的装置,
用于由所述第一级∑-△调制器内和组合所述多级∑-△调制器数字输出信号的所述装置内的所述第二积分器提供所述第二级∑-△调制器的模拟输入信号的装置,
用于初次组合所述第一和第二级∑-△调制器的数字输出信号以从其产生数字合成的装置,以及
用于为所述第一级∑-△调制器的数字输出信号提供补偿延时、使之与所述第二级∑-△调制器的数字输出信号初次组合以在来自所述初始合成装置的数字合成中抑制由有待所述改进过抽样转换器数字化的模拟信号引起的项的装置。
26、如权利要求25所述的改进过抽样转换器,其特征在于,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中还包括:
用于对来自初次组合所述第一级和第二级∑-△调制器的数字输出信号的所述装置的数字合成相对于时间进行两次微分、由此产生两次微分的数字合成的装置,
用于组合所述两次微分的数字合成与达到所述补偿延时的所述第一级∑-△调制器的数字输出信号、由此产生其中来自所述第一级∑-△调制器的量化噪声被抑制的所述合成组合信号的装置。
27、如权利要求25所述的改进过抽样转换器,在所述用于组合所述多级∑-△调制器的数字输出信号的所述装置中还包括:
用于对所述达到所述补偿延时的第一级∑-△调制器数字输出信号相对于时间进行两次积分、由此获得两次积分延时的第一级∑-△调制器的数字输出信号的装置,
用于组合所述两次积分延时的第一级∑-△调制器数字输出信号与来自初次组合所述第一级和第二级∑-△调制器的数字输出信号的所述装置的数字合成、由此产生其中来自所述第一级∑-△调制器的量化器声被抑制的所述合成组合信号的装置。
28、一种使用多阶∑-△调制器的改进型过抽样转换器,所述多阶∑-△调制器具有用于响应分别由各自的模拟反馈信号减小后的它们各自的模拟输入信号提供各自的数字输出信号的多级∑-△调制器,所述改进过抽样转换器也是一种包括用于组合所述多级∑-△调制器的数字输出信号以抑制合成组合信号中在所述∑-△调制器级的至少一级中出现的量化噪声的装置的类型,其量化噪声在所述合成组合信号中受抑制的各所述∑-△调制器级在以下称为所述∑-△调制器级的选出的一级,所述改进过抽样转换器也为具有连接用于响应所述合成组合信号以产生A/D转换合成的分样滤波器的类型,其特征在于:所作改进包含:在所述∑-△调制器级之一级而非在所述∑-△调制器级的选出的一级中的各具有多位分辨率的相应的A/D转换器和相应的A/D转换器,以及在所述∑-△调制器级的各所述选出的一级中的各具有低于所述多位分辨率的分辨率的相应A/D转换器和相应D/A转换器,各所述∑-△调制器级中的相应A/D转换器产生该级的各自的数字输出信号,该信号通过该级的D/A转换器被转换成它的相应模拟反馈信号。
29、如权利要求28所述的改进过抽样转换器,其特征在于:在每个所述选出的所述∑-△调制器中,相应的A/D转换器和相应的D/A转换器具有单个位的分辨率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/513,452 US5103229A (en) | 1990-04-23 | 1990-04-23 | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization |
US513,452 | 1990-04-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1056196A CN1056196A (zh) | 1991-11-13 |
CN1025398C true CN1025398C (zh) | 1994-07-06 |
Family
ID=24043322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN91102786A Expired - Lifetime CN1025398C (zh) | 1990-04-23 | 1991-04-20 | 使用单个位及多位量化的多阶σ-δ模/数转换器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5103229A (zh) |
EP (1) | EP0457429A3 (zh) |
JP (1) | JP2704060B2 (zh) |
KR (1) | KR0181953B1 (zh) |
CN (1) | CN1025398C (zh) |
IL (1) | IL97837A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101427471B (zh) * | 2006-03-24 | 2011-12-07 | 塞瑞斯逻辑公司 | 使用模拟-数字δ-∑调制器的信号处理系统及方法 |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187482A (en) * | 1992-03-02 | 1993-02-16 | General Electric Company | Delta sigma analog-to-digital converter with increased dynamic range |
US5203335A (en) * | 1992-03-02 | 1993-04-20 | General Electric Company | Phased array ultrasonic beam forming using oversampled A/D converters |
US5241310A (en) * | 1992-03-02 | 1993-08-31 | General Electric Company | Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking |
US5283578A (en) * | 1992-11-16 | 1994-02-01 | General Electric Company | Multistage bandpass Δ Σ modulators and analog-to-digital converters |
US5327133A (en) * | 1993-02-16 | 1994-07-05 | Motorola, Inc. | Digital integrator with reduced circuit area and analog-to-digital converter using same |
US5446460A (en) * | 1993-11-03 | 1995-08-29 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
US5442354A (en) * | 1993-08-26 | 1995-08-15 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
US5414424A (en) * | 1993-08-26 | 1995-05-09 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
US5442353A (en) * | 1993-10-25 | 1995-08-15 | Motorola, Inc. | Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same |
US5500645A (en) * | 1994-03-14 | 1996-03-19 | General Electric Company | Analog-to-digital converters using multistage bandpass delta sigma modulators with arbitrary center frequency |
US5621675A (en) * | 1994-11-02 | 1997-04-15 | Advanced Micro Devices, Inc. | Digital decimation and compensation filter system |
US5646621A (en) * | 1994-11-02 | 1997-07-08 | Advanced Micro Devices, Inc. | Delta-sigma ADC with multi-stage decimation filter and gain compensation filter |
US5648779A (en) * | 1994-12-09 | 1997-07-15 | Advanced Micro Devices, Inc. | Sigma-delta modulator having reduced delay from input to output |
US5736950A (en) * | 1995-01-31 | 1998-04-07 | The United States Of America As Represented By The Secretary Of The Navy | Sigma-delta modulator with tunable signal passband |
US5760722A (en) * | 1995-01-31 | 1998-06-02 | The United States Of America As Represented By The Secretary Of The Navy | Distributed quantization noise transmission zeros in cascaded sigma-delta modulators |
KR100379048B1 (ko) * | 1995-04-03 | 2003-06-11 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 직교신호변환장치 |
US5732002A (en) * | 1995-05-23 | 1998-03-24 | Analog Devices, Inc. | Multi-rate IIR decimation and interpolation filters |
US5654711A (en) * | 1995-06-07 | 1997-08-05 | Asahi Kasei Microsystems Ltd. | Analog-to-digital converter with local feedback |
US5565867A (en) * | 1995-08-23 | 1996-10-15 | General Electric Company | Distributed analog to digital converter with optical links |
EP0766494B1 (en) * | 1995-09-29 | 2002-08-14 | STMicroelectronics S.r.l. | Digital microphonic device |
US5751615A (en) * | 1995-11-14 | 1998-05-12 | Advanced Micro Devices, Inc. | Implementation of a digital decimation filter and method |
US5732004A (en) * | 1995-11-14 | 1998-03-24 | Advanced Micro Devices, Inc. | DSP architecture for a FIR-type filter and method |
US5682160A (en) * | 1996-05-20 | 1997-10-28 | Ribner; David Byrd | High-order delta sigma analog-to-digital converter with unit-delay integrators |
US5682161A (en) * | 1996-05-20 | 1997-10-28 | General Electric Company | High-order delta sigma modulator |
US5760723A (en) * | 1996-06-10 | 1998-06-02 | General Electric Company | Delta-sigma analog-to-digital converter including charge coupled devices |
US5754131A (en) * | 1996-07-01 | 1998-05-19 | General Electric Company | Low power delta sigma converter |
US5757300A (en) * | 1996-10-22 | 1998-05-26 | General Electric Company | Feed-forward bandpass delta-sigma converter with tunable center frequency |
JP3392670B2 (ja) * | 1996-11-28 | 2003-03-31 | 株式会社東芝 | サンプリング装置 |
US6278750B1 (en) * | 1997-08-30 | 2001-08-21 | Winbond Electronics Corp. | Fully integrated architecture for improved sigma-delta modulator with automatic gain controller |
US6067327A (en) * | 1997-09-18 | 2000-05-23 | International Business Machines Corporation | Data transmitter and method therefor |
US6275540B1 (en) * | 1997-10-01 | 2001-08-14 | Motorola, Inc. | Selective call receiver having an apparatus for modifying an analog signal to a digital signal and method therefor |
US6198417B1 (en) * | 1998-01-29 | 2001-03-06 | Massachusetts Institute Of Technology | Pipelined oversampling A/D converter |
JPH11308110A (ja) * | 1998-04-20 | 1999-11-05 | Asahi Kasei Micro Syst Co Ltd | デルタシグマ型アナログデジタル変換器 |
US6360239B1 (en) | 1999-01-13 | 2002-03-19 | Creative Technology Ltd. | Noise-shaped coefficient rounding for FIR filters |
AU3498400A (en) * | 1999-02-23 | 2000-09-14 | Audiologic, Incorporated | Methods and apparatus for correction of higher order delta sigma convertors |
JP4209035B2 (ja) | 1999-05-28 | 2009-01-14 | 株式会社ルネサステクノロジ | Δςモジュレータ、daコンバータ、および、adコンバータ |
FI107664B (fi) * | 1999-09-03 | 2001-09-14 | Nokia Mobile Phones Ltd | Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa |
JP4357083B2 (ja) * | 2000-06-01 | 2009-11-04 | 株式会社ルネサステクノロジ | デルタシグマモジュレータおよびadコンバータ |
US6750795B2 (en) * | 2001-01-12 | 2004-06-15 | Broadcom Corporation | Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators |
US6426714B1 (en) * | 2001-06-26 | 2002-07-30 | Nokia Corporation | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator |
CN1586040A (zh) * | 2001-11-15 | 2005-02-23 | 皇家飞利浦电子股份有限公司 | Sigma-delta调制 |
JP3785361B2 (ja) * | 2001-12-25 | 2006-06-14 | 株式会社ルネサステクノロジ | Δςモジュレータ、a/dコンバータおよびd/aコンバータ |
JP4141865B2 (ja) * | 2003-03-11 | 2008-08-27 | 株式会社ルネサステクノロジ | モジュレータ |
JP3830924B2 (ja) * | 2003-07-04 | 2006-10-11 | 松下電器産業株式会社 | 縦続型デルタシグマ変調器 |
US7034730B2 (en) * | 2003-10-03 | 2006-04-25 | Wright State University | Pipelined delta sigma modulator analog to digital converter |
US6940436B2 (en) * | 2003-10-31 | 2005-09-06 | Texas Instruments Incorporated | Analog-to-digital conversion system with second order noise shaping and a single amplifier |
US6864818B1 (en) | 2003-12-09 | 2005-03-08 | Texas Instruments Incorporated | Programmable bandpass analog to digital converter based on error feedback architecture |
JP2007521863A (ja) * | 2004-01-12 | 2007-08-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体ベースの画像センサ |
JP4788353B2 (ja) * | 2006-01-20 | 2011-10-05 | パナソニック株式会社 | 多段型ノイズシェーピング型量子化器 |
TWI314400B (en) * | 2006-03-13 | 2009-09-01 | Realtek Semiconductor Corp | Sigma-delta modulator |
US8949120B1 (en) | 2006-05-25 | 2015-02-03 | Audience, Inc. | Adaptive noise cancelation |
JP4589275B2 (ja) * | 2006-07-27 | 2010-12-01 | パナソニック株式会社 | デルタシグマ変調型da変換装置 |
US7460046B2 (en) * | 2006-12-22 | 2008-12-02 | Infineon Technologies Ag | Sigma-delta modulators |
US7626525B2 (en) * | 2007-05-03 | 2009-12-01 | Texas Instruments Incorporated | Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator |
US7948414B2 (en) * | 2009-08-09 | 2011-05-24 | Mediatek, Inc. | Delta-sigma analog-to-digital conversion apparatus and method thereof |
US7961129B2 (en) * | 2009-08-12 | 2011-06-14 | Infineon Technologies Ag | Coupled delta-sigma modulators |
US8526628B1 (en) * | 2009-12-14 | 2013-09-03 | Audience, Inc. | Low latency active noise cancellation system |
US8718290B2 (en) | 2010-01-26 | 2014-05-06 | Audience, Inc. | Adaptive noise reduction using level cues |
US8538035B2 (en) | 2010-04-29 | 2013-09-17 | Audience, Inc. | Multi-microphone robust noise suppression |
US8473287B2 (en) | 2010-04-19 | 2013-06-25 | Audience, Inc. | Method for jointly optimizing noise reduction and voice quality in a mono or multi-microphone system |
US8781137B1 (en) | 2010-04-27 | 2014-07-15 | Audience, Inc. | Wind noise detection and suppression |
US8447596B2 (en) | 2010-07-12 | 2013-05-21 | Audience, Inc. | Monaural noise suppression based on computational auditory scene analysis |
KR101703358B1 (ko) * | 2010-12-21 | 2017-02-06 | 엘지이노텍 주식회사 | 노이즈 저감 아날로그 디지털 컨버터 |
CN103199532A (zh) * | 2013-03-04 | 2013-07-10 | 上海电力学院 | 一种无延时的单相锁相环二次谐波滤除方法 |
US8947285B2 (en) * | 2013-03-12 | 2015-02-03 | Infineon Technologies Ag | ADC with noise-shaping SAR |
US9118342B2 (en) * | 2013-09-20 | 2015-08-25 | Texas Instruments Incorported | Low power excess loop delay compensation technique for delta-sigma modulators |
EP2940874B1 (en) | 2014-04-30 | 2019-08-07 | Dialog Semiconductor (UK) Limited | Flash converter capacitance reduction method |
US9455737B1 (en) | 2015-09-25 | 2016-09-27 | Qualcomm Incorporated | Delta-sigma analog-to-digital converter (ADC) with time-interleaved (TI) or two-step successive approximation register (SAR) quantizer |
JP7139588B2 (ja) * | 2017-09-22 | 2022-09-21 | カシオ計算機株式会社 | 変換装置、電子楽器、情報処理装置、変換方法及びプログラム |
CN111083941A (zh) * | 2018-08-21 | 2020-04-28 | 康姆索利德有限责任公司 | 模数转换器 |
CN109672448A (zh) * | 2018-12-20 | 2019-04-23 | 四川长虹电器股份有限公司 | 2-1型mash结构的调制器 |
US10530340B1 (en) | 2018-12-26 | 2020-01-07 | Semiconductor Components Industries, Llc | Methods and apparatus for a dynamic addressing decimation filter |
TWI757705B (zh) | 2019-03-21 | 2022-03-11 | 聯詠科技股份有限公司 | 用於驅動發光二極體陣列的發光二極體驅動設備 |
CN111865307B (zh) * | 2020-07-09 | 2022-03-01 | 同济大学 | 噪声整形模数转换器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8101199A (nl) * | 1981-03-12 | 1982-10-01 | Philips Nv | Systeem voor het kwantiseren van signalen. |
JPS58165970A (ja) * | 1982-03-26 | 1983-10-01 | 昼田工業株式会社 | ナツトの割ピン溝の位置ぎめ方法 |
US4860012A (en) * | 1986-02-14 | 1989-08-22 | Microchip Technology Incorporated | Integrated analog-to-digital converter |
US4876542A (en) * | 1988-01-25 | 1989-10-24 | Motorola, Inc. | Multiple output oversampling A/D converter with each output containing data and noise |
JPH01204528A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | A/d変換器 |
US4862169A (en) * | 1988-03-25 | 1989-08-29 | Motorola, Inc. | Oversampled A/D converter using filtered, cascaded noise shaping modulators |
US4876543A (en) * | 1988-05-31 | 1989-10-24 | Motorola, Inc. | Multi-rate cascaded noise shaping modulator |
JPH0678108B2 (ja) * | 1989-03-15 | 1994-10-05 | 澁谷工業株式会社 | ディスペンサの方向規制装置 |
JP2856541B2 (ja) * | 1990-11-13 | 1999-02-10 | 澁谷工業株式会社 | サーボ式キャッパ |
-
1990
- 1990-04-23 US US07/513,452 patent/US5103229A/en not_active Expired - Lifetime
-
1991
- 1991-04-04 EP EP19910302983 patent/EP0457429A3/en not_active Withdrawn
- 1991-04-12 IL IL9783791A patent/IL97837A/en not_active IP Right Cessation
- 1991-04-18 JP JP3112242A patent/JP2704060B2/ja not_active Expired - Lifetime
- 1991-04-20 KR KR1019910006351A patent/KR0181953B1/ko not_active IP Right Cessation
- 1991-04-20 CN CN91102786A patent/CN1025398C/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101427471B (zh) * | 2006-03-24 | 2011-12-07 | 塞瑞斯逻辑公司 | 使用模拟-数字δ-∑调制器的信号处理系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH04229722A (ja) | 1992-08-19 |
IL97837A (en) | 1994-07-31 |
EP0457429A3 (en) | 1992-02-26 |
JP2704060B2 (ja) | 1998-01-26 |
KR0181953B1 (ko) | 1999-04-15 |
US5103229A (en) | 1992-04-07 |
IL97837A0 (en) | 1992-06-21 |
EP0457429A2 (en) | 1991-11-21 |
CN1056196A (zh) | 1991-11-13 |
KR910019350A (ko) | 1991-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1025398C (zh) | 使用单个位及多位量化的多阶σ-δ模/数转换器 | |
US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
CN1030026C (zh) | 低功耗小面积高阶σ-△过抽样a/d转换集成电路网络 | |
JP5490925B2 (ja) | 向上した雑音除去性を有するオーバーサンプリング連続時間型コンバータ | |
US6583742B1 (en) | Digital to analogue converter with dynamic element matching | |
CN1006672B (zh) | 编码装置 | |
JP2010526496A (ja) | 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム | |
US6507302B2 (en) | Multi-bit ΔΣ A/D converter | |
JP2976661B2 (ja) | デジタル/アナログ変換器においてデジタル信号をアナログ信号に変換する方法 | |
EP0463686A1 (en) | Analog-to-digital signal converter comprising a multiple sigma-delta modulator | |
JPH01305725A (ja) | ディジタル・アナログ変換装置 | |
JPH0346415A (ja) | ディジタル・アナログ変換回路 | |
Fitzgibbon et al. | Hardware reduction in digital delta-sigma modulators via bus-splitting and error masking—Part II: Non-constant input | |
JPH09219645A (ja) | 可変サンプリングレートを有するデータ変換器および方法 | |
US5446460A (en) | Fourth-order cascaded sigma-delta modulator | |
EP2340613A1 (en) | Sigma-delta modulator | |
JPH10135837A (ja) | オーディオ用デルタシグマ変調器 | |
JP2000078015A (ja) | マルチビット型d/a変換器及びデルタシグマ型a/d変換器 | |
JP3362718B2 (ja) | マルチビット−デルタシグマad変換器 | |
CN1025397C (zh) | 低元件灵敏度三阶σ-δ过抽样模/数转换网络 | |
JP3048007B2 (ja) | A/d変換回路 | |
JPS61177819A (ja) | オ−バ−サンプリング形デイジタル・アナログ変換器 | |
JP3428412B2 (ja) | デルタシグマa/dコンバータ | |
CN1326330C (zh) | 用于对模拟高频信号进行数字化的西格码-得尔塔调制器 | |
CN1813409A (zh) | 模拟-数字转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20110420 Granted publication date: 19940706 |