CN106105039A - 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法 - Google Patents

Abstract

三角积分调制器包含有信号相减电路、回路滤波器、量化器、数字模拟转换器以及控制电路。信号相减电路用以将模拟输入信号减去模拟反馈信号，以产生差值信号；回路滤波器用以对差值信号进行滤波操作，以产生滤波信号；量化器用以将滤波信号量化为数字输出信号，其中量化器的至少一固有电路特性会因应数字码输入而被调整；数字模拟转换器用以根据数字输出信号来产生模拟反馈信号；以及控制电路用以产生数字码输入至量化器，以设定额外回路延迟补偿。

Description

三角积分调制器、模拟数字转换电路、三角积分调变方法以及 模拟数字转换方法

相关专利申请的交叉引用

本发明要求美国暂时申请号61/929,688(申请日2014年1月21日，标题为“用于在三角积分调制器中进行额外回路延迟补偿的方法以及装置”)的优先权，所述申请案的所有内容以引用方式纳入。

技术领域

本发明所提供的实施例关于将模拟信号转换为数字信号的范畴，尤其是关于在三角积分(delta-sigma，简称Δ∑)调制器中提供额外延迟补偿的方法以及装置。

背景技术

多年来，模拟技术在信号处理的领域的占有重要的地位，而数字技术也逐渐在此领域发展。模拟数字转换器系用以将模拟信号转换为数字信号，使得信号可在数字域(digital domain)下进行处理。举例来说，三角积分模拟数字转换器(Δ∑analog-to-digital convertor，Δ∑ADC)可用来在大范围的频率中转模拟信号。一般来说，三角积分模拟数字转换器的核心部份为三角积分调制器，该三角积分调制器用以对模拟输入信号进行数字化\量化，以及降低低频噪声。在此阶段，架构会实施噪声整形(noise shaping)功能，以将低频噪声(例如量化噪声)推往带内(in-band，例如目标频带)以外的高频。由于三角积分调制器可进行噪声整形，因此适用于低频以及高频的应用。

众所周知地，连续时间(continuous-time)三角积分调制器需要进行操作来补偿由量化器延迟、数字模拟转换器的切换延迟以及在回路滤波器中的积分器的有线增益带宽而导致的三角积分调变回路中的信号延迟。如果时间误差会透过该反馈DAC持续累积在该回路滤波器中的积分器，则会导致连续时间三角积分调制器的整体效能有衰减的现象。有几种常见的方法用于进行补偿，而这些方法可一并地视为“额外回路延迟(excess loopdelay，ELD)补偿”。然而，现有的数字额外回路延迟补偿方法并不适用于高时钟速率下的三角积分调制器。举例来说，当时钟速率超过2GHz时，用来满足操作限制的功率大小考能会严重地限制该现有的数字额外回路延迟补偿方法的实用性。

发明内容

本发明的实施例提供了用以在三角积分调制器中进行额外延迟补偿的方法以及相关装置。

本发明的第一实施例提供了一种三角积分调制器，该三角积分调制器包含有信号相减电路、回路滤波器、量化器、数字模拟转换器以及控制电路。该信号相减电路用以将模拟输入信号减去模拟反馈信号，以产生差值信号；该回路滤波器用以对该差值信号进行滤波操作，以产生滤波信号；该量化器用以将该滤波信号量化为数字输出信号，其中该量化器的至少一固有电路特性会因应数字码输入而被调整；该数字模拟转换器(digital-to-analog converter，DAC)用以根据该数字输出信号来产生该模拟反馈信号；以及该控制电路用以产生该数字码输入至该量化器，以设定额外回路延迟(excess loop delay，ELD)补偿。

本发明的第二实施例提出了一种模拟数字转换电路，该模拟数字转换电路包含有量化器以及控指电路。该量化器用以将模拟信号量化为数字信号，其中该量化器包含有：多个比较器，该多个比较器中每一比较器接收该模拟信号以及具有作为用以与该模拟信号进行比较的临界电平的数字控制比较器偏移。该控制电路，包含有：多个多工器，分别耦接于该多个比较器，其中该多个多工器中每一多工器系用以接收多个候选数字码以及输出该多个候选数字码之一至相对应的比较器，以及该多个比较器的多个数字控制比较器偏移系分别由产生自该多个多工器的数字码来设定。

本发明的第三实施例提出了一种三角积分调变方法，该三角积分调变方法包含有：对模拟输入信号减去模拟反馈信号，以产生差值信号；对该差值信号进行滤波操作，以产生滤波信号；对量化器产生数字码输入，以设定额外回路延迟(excess loop delay，ELD)补偿；根据该数字码输入来调整该量化器的至少一固有电路特性；利用该量化器来将该滤波信号量化为数字输出信号；以及基于该数字输出信号来进行数字模拟转换操作，以产生该模拟反馈信号。

本发明的第四实施例提出了一种模拟数字转换方法，该模拟数字转换方法包含有：利用量化器来将模拟信号量化为数字信号，其中该量化器包含有：多个比较器，该多个比较器中每一比较器接收该模拟信号以及具有作为与该滤波信号进行比较的临界电平的数字控制比较器偏移；以及分别产生多个数字码至该多个比较器，其中该多个数字码中每一数字码系透过接收多个候选数字码以及从该多个候选数字码选取候选数字码来作为传送至相对应的比较器的数字码来产生；以及分别根据该多个数字码来设定该多个比较器的多个数字控制比较器偏移。

附图说明

图1为根据本发明一实施例的使用额外延迟补偿架构的三角积分调制器的示意图。

图2为图1所示的模拟数字转换电路的范例的示意图。

图3为使用两种方法来设定比较器偏移的动态比较器的电路图。

图4为根据本发明一范例的在一系数被一值所设定的情况下的被数字码群组所控制的比较器偏移的示意图。

图5为根据本发明一范例的在一系数被另一值所设定的情况下的被数字码群组所控制的比较器偏移的示意图。

图6为根据本发明一范例的在一系数被再另一值所设定的情况下的被数字码群组所控制的比较器偏移的示意图。

具体实施方式

在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」系为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此系包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。

图1为根据本发明一实施例的使用额外延迟(excess loop delay，ELD)补偿架构的三角积分调制器的示意图。三角积分调制器100为连续时间三角积分调制器，并且包含信号相减电路102、回路滤波器104、量化器106、一控制电路108以及数字模拟转换器(digital-to-analog converter，DAC)110。信号相减电路102可为加法器(例如可利用差动放大器来进行模拟信号的相减操作)。信号相减电路102用以对模拟输入信号V_IN减去模拟反馈信号V_FB，以产生差值信号V_S。回路滤波器104可包含或多个积分器/共振器。回路滤波器104系用以对差值信号V_S进行滤波操作，以产生滤波信号V_S’。量化器106以及控制电路108的组合可视为其中集成额外回路延迟补偿的模拟数字转换电路112。量化器106受控于被控制电路108，并且用以将滤波信号V_S’量化(亦即数字化)为数字输出信号D_OUT。在本实施例中，在控制电路108的控制之下，额外回路延迟补偿会以缩放因子(或称“系数”α)来于量化器106进行。数字模拟转换器110位于量化器106的输出以及信号相减电路102的输入之间的反馈路径上，并且用以根据数字输出信号D_OUT来进行数字模拟转换操作，并且据以产生模拟反馈信号V_FB至信号相减电路102。信号相减电路102、回路滤波器104以及数字模拟转换器110可采用现有的设计架构来实现，而本发明着重在模拟数字转换电路112的设计，故信号相减电路102、回路滤波器104以及数字模拟转换器110的详细操作方式不另赘述，以求简洁。

在本实施例中，控制电路108用以产生数字码输入D_code至量化器106，以设定额外回路延迟补偿，其中量化器106的至少一固有电路特性因应数字码输入D_code而被调整。在一实作的例子中，量化器106的至少一固有(inherent)电路特性会透过改变量化器106的硬件组态来调整。举例来说，该量化器106的该至少一固有电路特性包含量化器106本身具有的的临界电平设定，以使上述额外回路延迟补偿可透过在量化器106的输入的模拟相减操作来被有效地实现。值得注意的是，临界电平(亦即量化电平)是量化器106本身具有的，而非由量化器106的外部电路来提供。

控制电路108会以数字的方式来控制以及调整应用至三角积分调制器100的上述额外回路延迟补偿。值得注意的是控制电路108会产生数字码输入D_code至量化器106，而非提供临界电平(亦即量化电平)给量化器106，如此一来，可避免额外地使用多工器来从电阻串所产生的多个候选临界电压中选取临界电压。现有技术中的数字额外回路延迟补偿方法只有在特定的情况下才会比较实用，例如系数α可被改变或是四舍五入到特定值，而该特定值可在省略乘法器的情况下实现原有功能，亦即，系数α必须是2的幂次值2^N。由于控制电路108可产生数字码输入D_code来轻易地调整量化器106本身具有的临界电平设定(亦即执行于量化器106的额外回路延迟补偿)，因此系数α不必被限定为2的幂次值2^N。此外，控制电路108不具有位于三角积分调变回路中的主动以及被动组件，因此控制电路108不会造成任何信号延迟(例如闸延迟)。简言之，本发明所提出的数字额外回路延迟补偿架构克服了现有数字额外回路延迟补偿架构中的限制，并且可实现在高时钟速率之下，例如2GHz。

图2为图1所示的模拟数字转换电路112的一范例的示意图。量化器106包含多个比较器，用以产生多个比较结果以作为数字值的不同位。在本实施例中，量化器106具有8个比较器202_1～202_8。因此，数字输出信号D_OUT的每一数字值具有产生自比较器202_1～202_8的8个位Q₀～Q₇。举例而言，比较器202_1～202_8可用多个动态(dynamic)比较器(或是所谓的计时比较器)来实作，其中每一比较器会接收相同的滤波信号V_S’(亦即回路滤波器输出)以及具有用来与滤波信号V_S’比较的临界电平的数字控制比较器偏移。此外，数字码输入D_code具有多个数字码。由于实作在量化器106中的比较器202_1～202_8的数量为8，控制电路108会因而分别产生8个数字码D₁～D₈至比较器202_1～202_8。如此一来，比较器202_1～202_8的多个数字控制比较器偏移会分别被多个数字码所控制。

图3为使用两种方法来设定一比较器偏移的动态比较器的电路图。举例而言，比较器202_1～202_8中的每一比较器可透过使用图3所示的动态比较器300来实现。用于设定比较器偏移的一种方法为建立如虚线矩形301所示的非平衡(imbalanced)输入对。举例来说，如虚线矩形302所示的二进制加权尾部转向阵列(binary-weighted tail-steeringarray)，由10位的数字码的4个较高有效位(more significant bits)[9∶6]所控制，以进行偏移粗调(coarse offset tuning)。另一种设定比较器偏移的方法为加入非平衡(imbalanced)电容负载，例如图3所示的可调电容C1以及C2。可调电容C1以及C2中的每一可调电电容可使用电容阵列来实现。因此，可调电容C1以及C2会被上述10位数字码中6个较低有效位(less significant bits)[5：0]所控制，以进行偏移微调(fine offset tuning)。然而，这只是作为说明的目的，并非用以限定本发明的范畴，亦可采用其它方法来因应数字码建立非平衡结构，进而产生理想的比较器偏移，以作为信号量化/数字化之用的临界电平。

请再次参考图2，控制电路108包含多个多工器(MUX)204_1～204_8以及数字码设定电路206。在使用三角积分调制器100的电子装置的开机(power-on)期间，数字码设定电路206可校正因应三角积分调制器100所使用的系数的9个数字码群组S₀～S₈，尤其是在模拟数字转换电路112中所进行的额外回路延迟补偿。图4系为根据本发明一范例的在α＝1的情况下的被数字码群组S₀～S₈所控制的比较器偏移的示意图。数字码群组S₀～S₈中每一数字码可包含9个数字码，且其中每一个数字码可具有10位。在校正程序完成之后，若数字码已被选取并且被传送至该比较器，该些数字码中的每一数位码会被确保能使对应的比较器具有理想的比较器偏移。以数字码群组S₀来作举例说明，第8个数字码采用+187.5mV来设定最大比较器偏移、第7个数字码采用+162.5mV来设定比较器偏移、第6个数字码采用+137.5mV来设定比较器偏移、第5个数字码系采用+112.5mV来设定比较器偏移、第4个数字码采用+87.5mV来设定比较器偏移、第3个数字码采用+62.5mV来设定比较器偏移、第2个数字码采用+37.5mV来设定比较器偏移，以及第1个数字码采用+12.5mV来设定最小比较器偏移。

关于数位码群组S₀～S₈中每一个数字码群组，数字码设定电路206会依据对应的多个比较器偏移的顺序来输出相同数字码群组中的多个数字码至不同的多工器204_1～204_8。以数位码群组S₀来作举例说明，第1个数字码(亦即用来设定最小比较器偏移的数字码)被多工器204_1接收、第2个数位码被多工器204_2接收、第3个数位码被多工器204_3接收、第4个数位码被多工器204_4接收、第5个数位码被多工器204_5接收、第6个数位码被多工器204_6接收、第7个数位码被多工器204_7接收、以及第8个数字码(亦即用来设定最大比较器偏移的工作码群组)被多工器204_8接收。如此一来，多工器204_1～204_8中每一个多工器会自不同的数位码群组接收多个候选数字码，并且会输出该多个候选数字码中的候选数位码至相对应的比较器。

不同的数字码群组S₀～S₈分别因应不同的额外回路延迟补偿设定，因此，根据产生自量化器106的每一数字值，数字码设定电路206会决定哪一个数字码群组应该将一适当的额外回路延迟补偿应用至上述三角积分调变回路，并且对应地设定多工器控制信号mux_sel。举例来说，当数字码群组S₀被多工器控制信号mux_sel所设定时，会有以下操作：多工器202_1会输出数字码群组S₀中第1个数字码来作为数字码D₁，使得对应的比较器202_1采用被数字码D₁用数字的方式所控制的一固有临界电平12.5mV；多工器202_2会输出数字码群组S₀的第2个数字码来作为数字码D₂，使得对应的比较器202_2采用被数字码D₂用数字的方式所控制的固有临界电平37.5mV；多工器202_3会输出数字码群组S₀的第3个数字码来作为数字码D₃，使得对应的比较器202_3采用被数字码D₃用数字的方式所控制的固有临界电平62.5mV；多工器202_4会输出数字码群组S₀的第4个数字码来作为数字码D₄，使得对应的比较器202_4采用被数字码D₄用数字的方式所控制的固有临界电平87.5mV；多工器202_5会输出数字码群组S₀的第5个数字码来作为数字码D₅，使得对应的比较器202_5采用被数字码D₅用数字的方式所控制的固有临界电平112.5mV；多工器202_6会输出数字码群组S₀的第6个数字码来作为数字码D₆，使得对应的比较器202_6采用被数字码D₆用数字的方式所控制的固有临界电平137.5mV；多工器202_7会输出数字码群组S₀的第7个数字码来作为数字码D₇，使得对应的比较器202_7采用被数字码D₇用数字的方式所控制的固有临界电平162.5mV；以及多工器202_8会输出数字码群组S₀的第8个数字码来作为数字码D₈，使得对应的比较器202_8采用被数字码D₈用数字的方式所控制的一固有临界电平187.5mV。

如上所述，在使用三角积分调制器100的电子装置的开机(power on)期间，数字码设定电路206会因应三角积分调制器100所使用的系数α来校正数字码群组S₀～S₈，尤其是在模拟数字转换电路112中所进行的额外回路延迟补偿。数字码设定电路206可支持使用不同的系数值来对数字码群组进行校正，并且适应性地调整数字码群组S₀～S₈中的数位码。值得注意的是，系数α可为1的值，并且不被限定为一2的幂次值。图5为根据本发明一范例的在α＝1.5时，被数字码群组S₀～S₈所控制的比较器偏移的示意图，图6为根据本发明一范例的在α＝2时，被数字码群组S₀～S₈所控制的比较器偏移的示意图。在三角积分调制器100使用被一第一值所设定的系数α(例如α＝1或2)时，数字码设定电路206会适当地使用多个第一数字码来设定数字码群组S₀～S₈，其中该多个第一数字码在使用三角积分调制器100的电子装置的开机期间被校正。在另一个例子中，在三角积分调制器100使用被一第二值所设定的系数α(例如α＝1.5)时，数字码设定电路206会适当地使用多个第二数字码来设定数字码群组S₀～S₈，其中该多个第二数字码在使用三角积分调制器100的电子装置的开机期间被校正。

在本发明中，图2所示的模拟数字转换电路112为图1所示的三角积分调制器100的一部份。然而，这只是作为说明的目的，并非用以限定本发明的范畴。也就是说，具有本发明所提供的电路架构的模拟数字转换电路可被应用至任何需要模拟数字转换功能的架构中。因此，任何对于本发明图2所示的电路架构的模拟数字转换电路所作的应用/变化皆属于本发明的范畴。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种三角积分调制器，其特征在于，包含有：

信号相减电路，用以将模拟输入信号减去模拟反馈信号，以产生差值信号；

回路滤波器，用以对该差值信号进行滤波操作，以产生滤波信号；

量化器，用以将该滤波信号量化为数字输出信号，其中该量化器的至少一固有电路特性会因应数字码输入而被调整；

数字模拟转换器，用以根据该数字输出信号来产生该模拟反馈信号；以及

控制电路，用以产生该数字码输入至该量化器，以设定额外回路延迟补偿。

2.如权利要求1所述的三角积分调制器，其特征在于，该额外回路延迟补偿通过对该量化器的输入进行模拟相减操作来实现。

3.如权利要求1所述的三角积分调制器，其特征在于，该量化器的硬件组态因应该数字码输入而被调整，进以调整该量化器的该至少一固有电路特性。

4.如权利要求1所述的三角积分调制器，其特征在于，该量化器的该至少一固有电路特性包含该量化器本身所具有的临界电平设定。

5.如权利要求1所述的三角积分调制器，其特征在于，该量化器包含多个比较器，该多个比较器中的每一比较器接收该滤波信号以及作为与该滤波信号进行比较的一临界电平的数字控制比较器偏移；该数字码输入包含多个数字码；以及该多个比较器的多个数字控制比较器偏移分别基于该多个数字码来设定。

6.如权利要求5所述的三角积分调制器，其特征在于，该控制电路包含有：

多个多工器，分别耦接于该多个比较器，其中该多个多工器中的每一多工器用以接收多个候选数字码以及输出该多个候选数字码之一至相对应的比较器。

7.如权利要求6所述的三角积分调制器，其特征在于，该额外回路延迟补偿使用一系数来执行；以及该控制电路另包含有：

数字码设定电路，用以根据该系数来动态地调整被该多个多工器中的每一多工器所接收的该多个候选数位码。

8.如权利要求7所述的三角积分调制器，其特征在于，该系数不受限于2的幂次值。

9.一种模拟数字转换电路，其特征在于，包含有：

量化器，用以将模拟信号量化为数字信号，其中该量化器包含有：

多个比较器，其中该多个比较器中的每一比较器接收该模拟信号以及作为用以与该模拟信号进行比较的临界电平的数字控制比较器偏移；以及

控制电路，包含有：

多个多工器，分别耦接于该多个比较器，其中该多个多工器中的每一多工器用以接收多个候选数字码以及输出该多个候选数字码之一至相对应的比较器，以及该多个比较器的多个数字控制比较器偏移分别由产生自该多个多工器的多个数字码来设定。

10.如权利要求9所述的模拟数字转换电路，其特征在于，该模拟数字转换电路为三角积分调制器的一部分。

11.一种三角积分调变方法，其特征在于，包含有：

对模拟输入信号减去模拟反馈信号，以产生差值信号；

对该差值信号进行滤波操作，以产生滤波信号；

产生数字码输入至量化器，以设定额外回路延迟补偿；

根据该数字码输入，来调整该量化器的至少一固有电路特性；

利用该量化器来将该滤波信号量化为数字输出信号；以及

基于该数字输出信号来进行数字模拟转换操作，以产生该模拟反馈信号。

12.如权利要求11所述的三角积分调变方法，其特征在于，该额外回路延迟补偿是通过对该量化器的输入进行模拟相减操作来实现。

13.如权利要求11所述的三角积分调变方法，其特征在于，调整该量化器的该至少一固有电路特性的步骤包含有：

因应该数字码输入来调整该量化器的硬件组态。

14.如权利要求11所述的三角积分调变方法，其特征在于，该量化器的该至少一固有电路特性包含该量化器本身所具有的临界电平设定。

15.如权利要求11所述的三角积分调变方法，其特征在于，该量化器包含多个比较器，该多个比较器中的每一比较器接收该滤波信号以及作为与该滤波信号进行比较的临界电平的数字控制比较器偏移；该数字码输入包含多个数字码；以及根据该数字码输入来调整该量化器的该至少一固有电路特性的步骤包含有：

分别根据该多个数字码，来设定该多个比较器的多个数字控制比较器偏移。

16.如权利要求15所述的三角积分调变方法，其特征在于，该多个数字码中每一数字码透过以下步骤产生：

接收多个候选数位码；以及

从该多个候选数字码中选取候选数字码，作为传送至相对应的比较器的数字码。

17.如权利要求16所述的三角积分调变方法，其特征在于，该额外回路延迟补偿系使用一系数来执行；以及该三角积分调变方法另包含有：

根据该系数来动态地调整该多个候选数字码。

18.如权利要求17所述的三角积分调变方法，其特征在于，该系数不受限于2的幂次值。

19.一种模拟数字转换方法，其特征在于，包含有：

利用量化器来将模拟信号量化为数字信号，其中该量化器包含有：

多个比较器，其中该多个比较器中的每一比较器接收该模拟信号以及作为与该滤波信号进行比较的临界电平的数字控制比较器偏移；以及

分别产生多个数字码至该多个比较器，其中该多个数字码中的每一数字码系透过以下步骤产生：

接收多个候选数位码；以及

从该多个候选数字码选取候选数字码来作为传送至相对应的比较器的数字码；以及

分别根据该多个数字码来设定该多个比较器的多个数字控制比较器偏移。

20.如权利要求19所述的模拟数字转换方法，其特征在于，该模拟数字转换方法应用于三角积分调制器。