CN109213263A - 一种改善失配影响的电流源 - Google Patents

一种改善失配影响的电流源 Download PDF

Info

Publication number
CN109213263A
CN109213263A CN201811022106.6A CN201811022106A CN109213263A CN 109213263 A CN109213263 A CN 109213263A CN 201811022106 A CN201811022106 A CN 201811022106A CN 109213263 A CN109213263 A CN 109213263A
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
grid
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811022106.6A
Other languages
English (en)
Inventor
刘颖异
张道阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Wide Core Electronic Technology Co Ltd
Original Assignee
Hefei Wide Core Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Wide Core Electronic Technology Co Ltd filed Critical Hefei Wide Core Electronic Technology Co Ltd
Priority to CN201811022106.6A priority Critical patent/CN109213263A/zh
Publication of CN109213263A publication Critical patent/CN109213263A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种改善失配影响的电流源，包括数据加权平均（DWA、Data Weighted Average）和噪声整形（Noise‑shaping）两个部分，能够有效降低只有单个电流源带来的元件失配问题，并且不会恶化温度系数、精度等参数。本发明结构具有新颖性和通用性，适用于各种模拟电路中。

Description

一种改善失配影响的电流源
技术领域
本发明涉及微电子与固体电子学的射频与模拟集成电路设计领域，特别是一种低噪声电流基准源。
背景技术
基准电流源是指在模拟集成电路中用来作为其它电路的电流基准的高精度、低温度系数的电流源。作为模拟集成电路的关键电路，主要用于运算放大器、数模转换器、模数转换器。由于基准电流源输出电流给系统的其它模块，所以其精度直接影响到整个系统的精度。所以需要尽量减小这种偏差，即失配（Mismatch）。
目前，为了减小噪声，常见的方法为带隙基准源电路。带隙基准源电路主要是利用双极性晶体管器件得到一个温度补偿的带隙基准电压，进而通过电阻器件得到一个不受温度影响的基准电流。然而，由于带隙基准源电路需要用到双极性晶体管，而双极性晶体管的高阶非线性因素会制约基准电流的温度系数的精度，进而影响带隙基准源电路的精度。并且，由于电阻的阻值更容易受到制作工艺的影响而有所偏差，而且会被温度影响，进而影响带隙基准源电路的精度。
专利“王坤祥.一种基准电流源：中国，CN106557107A[P].2017-04-05.” （参考文献1）提出了一种基准电流源，通过MOS管与双极性晶体管组合，能够产生正比于设定数值的电流，具有较高的精度和较低的温度系数，但是双极性晶体管会制约精度并且工艺带来的失配会更大。
文献“白会新,马振洋,王志武,杨可,曾佩佩,BAI Huixin,MA ZhenyanG,WANGZhiwu,YANG Ke,ZENG Peipei- 《中国民航大学学报》2017年4期”（参考文献2）提出了一种低电压抗电磁干扰的电流源结构。基于传统的基准电流源电路，通过电路设计降低镜像节点寄生电容，同时降低影响因子以抑制由电磁干扰造成的输出基准电流偏移，通过负反馈及二阶反馈电路降低噪声。但是没有针对工艺偏差进行优化设计，所以无法降低工艺带来的失配。
文献“BaoGuanG Liu, Yuan WanG " A Novel Dynamic Element MatchTechnique in Current-Steering DAC," in 2013 IEEE 10th InternationalConference on ASIC”（参考文献3）是一种结合了动态元素匹配和数据加权平均的DAC结构，将电流源先分组，再随机选取，然后再加权平均，以减小元件失配带来的影响。这种结构的优点是改善了线性度，而应用于电流源时结构过于复杂。
综上，传统的电流源难以解决工艺造成的偏差失配问题，但是采用新型的多个电流源加权平均的结构能够降低偏差。
本发明的主要目的制作一种改善失配影响的电流源。
如图1所示，本发明采用如下手段实现：一种用于改善电流源失配影响的电路，包括数据加权平均（DWA，Data WeiGhted AveraGe）和噪声整形（Noise-shaping）两个部分。
所述的DWA为数据加权平均算法，将多个完全相同的子电流源的电流加权平均后输出，各个电流源的电流权重相同。DWA能够减小单个电流源电流值不匹配对电路性能的影响。首先由端口Din输入n bits数据序列其每一位分别为D1、D2、…Dn，分别控制每一个完全相同的子电流源的开关，其中当数据为1时，其控制的子电流源导通，当数据为0时，其控制的子电流源关断。一开始第1个周期，D1、D2…DG共G bits数据都为1，其余为0，则第一个电流源及其后共G个电流源导通，其中G为设定的数值。导通的电流源输出电流到求和器，求和器对电流求和，并输出。之后第2个周期D1、D2…DG共G bits数据变为0，D(G+1)、D(G+2)…D2G 共G bits数据变为1,其余为0。相应的子电流源导通并输出。第n个周期时，D((n-1)*G+1)、D((n-1)*G +2)…D(n*G)为1，其余为0。单个电流源，单一时间内，由于工艺等原因造成其电流输出与理想电流输出存在偏差，即元件失配，但通过多个电流源同时提供电流，并在不同时间使用不同的电流源，并且对启用的电流源进行加权平均，使得电流输出虽有微小波动，但是能够最接近标准电流，将失配降到最低。
所述的Noise-shaping，采用二阶调制器结构设计，将所有使用的电流源的电流进行加权平均作为基准电流，对DWA的输出电流进行噪声整形，误差通过噪声传递函数进行调整，经过Noise-shaping能够将由mismatch产生的误差调制到高频带，提高信噪比。噪声传递函数采用全零点设计，实现容易，并且保证结构稳定性。
附图说明
图1是本发明一种改善失配影响的电流源的电路结构框图
图2是本发明一种DWA和Noise-shaping电路图。
图1中
Din：n bits数字数据输入
i1~in：n个电流源每路的电流输出
Itotal：n个电流源总的电流
Iref：参考电流
G：参考电流的增益系数
E：DWA电流输出Itotal与G倍Iref的差值
E1：经过H(z)后的电流值
Iout：输出电流
图2中
D1、D2…Dn：输出信号组
R1：第一电阻
M1：第一MOS管
M6：第一MOS管阵列
M2：第二MOS管
M7：第六MOS管
M8：第七MOS管
R2：第二电阻
R3：第三电阻
C1：第一电容
C2：第二电容
M9：第二MOS管阵列
M3：第三MOS管
M4：第四MOS管
M5：第五MOS管
M7：第六MOS管
M8：第七MOS管
M10：第八MOS管
M11：第九MOS管
M12：第十MOS管
OPA1：第一运算放大器
OPA2：第二运算放大器
PH1：周期输入信号
PH2：周期输入信号
Iref：参考电流
Iout：输出电流
具体实施方式
下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求项要求所限定的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于再次描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面参照图2描述根据本发明一些实施例中的电流源电路。
如图2所示，根据本发明的一个实施例，包括DWA电路及Noise-shaping电路，其中DWA电路包括：第一电阻R1，第一MOS管M1，第一MOS管阵列M6，第二MOS管M2，第六MOS管M7，第七MOS管M8；Noise-shaping电路包括：第二电阻R2，第三电阻R3，第一电容C1，第二电容C2，第二MOS管阵列M9，第三MOS管M3，第四MOS管M4，第五MOS管M5，第六MOS管M7，第七MOS管M8，第八MOS管M10，第九MOS管M11，第十MOS管M12，第一运算放大器OPA1，第二运算放大器OPA2。
所述的第一电阻R1、第二电阻R2与地相连；所述的第一MOS管M1的漏级、栅极与第一电阻R1相连；所述的第一电流MOS管阵列M6的源级与第一MOS管M1的源级相连，栅极与第二MOS管阵列M9相连；所述的第二MOS管M2的源级栅极分别与第一MOS管M1的源级栅极相连；所述的第七MOS管M8栅极、漏级与第二MOS管M2的漏级相连源级接地；所述的第六MOS管M7，栅极与第七MOS管M8栅极相连，源级接地；所述的第三MOS管M3漏级与第一MOS管M1，第一MOS管阵列M6，第二MOS管M2的漏级相连、源级与第一电容C1相连，栅极与输入信号PH1相连。所述的第五MOS管M5源级与第二电容C2相连，栅极与输入信号PH2相连，漏级与第八MOS管M10和第十MOS管M12的栅极相连。所述的第三MOS管M3源级与地相连，漏级与C1、C2、第一运算放大器OPA1负极相连。所述的第一运算放大器OPA1正极与地相连，输出与第八MOS管M10和第十MOS管M12的栅极相连；所述的第二运算放大器OPA2正极与第三MOS管的漏级相连，负极、输出端与第八MOS管M10和第十MOS管M12的栅极相连。第八MOS管M10源级接地，漏级与第九MOS管M11的栅极漏级相连。第十MOS管M12源级接地，漏级输出Iout。
第一MOS管阵列M6分别与第一MOS管形成镜像电流源，所以第一镜像电流MOS管阵列M6的漏级理论上能提供相同的电流。以每次开启两个MOS管为例，第一个周期内，输入信号D0、D1为1其余为0，此时MOS管D0、D1开启，M6的漏级电流为2*I。第二MOS管提供的Iref经过镜像电流变为-G*Iref 。第二电阻R2将电流转化为电压。第一电容C1，第二电容C2，第三MOS管M3，第四MOS管M4，第五MOS管M5，第一运算放大器OPA1构成采样保持器，具备延时作用。第八MOS管M10，第九MOS管M11，第十MOS管M12共同将电压转化为电流输出。
这样，即使因为工艺等原因，一些MOS管提供的电流有所波动，但经过加权平均和滤波后，可以减小失配的影响。

Claims (5)

1.一种改善失配影响的电流源，其特征在于：包括数据加权平均（DWA、Data WeightedAverage）和噪声整形（Noise-shaping）两个部分。
2.第一电阻R1，第一MOS管M1，第一MOS管阵列M6，第二MOS管M2，第六MOS管M7，第七MOS管M8；Noise-shaping电路包括：第二电阻R2，第三电阻R3，第一电容C1，第二电容C2，第二MOS管阵列M9，第三MOS管M3，第四MOS管M4，第五MOS管M5，第六MOS管M7，第七MOS管M8，第八MOS管M10，第九MOS管M11，第十MOS管M12，第一运算放大器OPA1，第二运算放大器OPA2构成的Noise-shaping电路，所述的第一电阻R1、第二电阻R2与地相连；所述的第一MOS管M1的漏级、栅极与第一电阻R1相连；所述的第一电流MOS管阵列M6的源级与第一MOS管M1的源级相连，栅极与第二MOS管阵列M9相连；所述的第二MOS管M2的源级栅极分别与第一MOS管M1的源级栅极相连；所述的第七MOS管M8栅极、漏级与第二MOS管M2的漏级相连源级接地；所述的第六MOS管M7，栅极与第七MOS管M8栅极相连，源级接地；所述的第三MOS管M3漏级与第一MOS管M1，第一MOS管阵列M6，第二MOS管M2的漏级相连、源级与第一电容C1相连，栅极与输入信号PH1相连，所述的第五MOS管M5源级与第二电容C2相连，栅极与输入信号PH2相连，漏级与第八MOS管M10和第十MOS管M12的栅极相连，所述的第三MOS管M3源级与地相连，漏级与C1、C2、第一运算放大器OPA1负极相连，所述的第一运算放大器OPA1正极与地相连，输出与第八MOS管M10和第十MOS管M12的栅极相连；所述的第二运算放大器OPA2正极与第三MOS管的漏级相连，负极、输出端与第八MOS管M10和第十MOS管M12的栅极相连，第八MOS管M10源级接地，漏级与第九MOS管M11的栅极漏级相连，第十MOS管M12源级接地，漏级输出Iout。
3.根据权利要求1所述的一种改善失配影响的电流源，其特征在于：多个电流源在不同时间提供理论相同的电流，并且利用n bits信号控制。
4.根据权利要求1所述的一种改善失配影响的电流源，其特征在于：所述的第二MOS管M21提供基准电流Iref为单个电流源提供电流的G倍，G为一个周期内导通的电流源个数，是人为给定的。
5.根据权利要求1所述的一种改善失配影响的电流源，其特征在于：所述的噪声调制电路采用二阶误差反馈结构，能够对DWA的输出电流进行噪声整形，提高信噪比。
CN201811022106.6A 2018-09-04 2018-09-04 一种改善失配影响的电流源 Pending CN109213263A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811022106.6A CN109213263A (zh) 2018-09-04 2018-09-04 一种改善失配影响的电流源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811022106.6A CN109213263A (zh) 2018-09-04 2018-09-04 一种改善失配影响的电流源

Publications (1)

Publication Number Publication Date
CN109213263A true CN109213263A (zh) 2019-01-15

Family

ID=64986843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811022106.6A Pending CN109213263A (zh) 2018-09-04 2018-09-04 一种改善失配影响的电流源

Country Status (1)

Country Link
CN (1) CN109213263A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111781986A (zh) * 2020-06-09 2020-10-16 珠海博雅科技有限公司 电流镜、电流复制方法及电子设备
CN112394765A (zh) * 2019-08-19 2021-02-23 珠海格力电器股份有限公司 一种电流源电路及控制装置
CN112558681A (zh) * 2019-09-25 2021-03-26 圣邦微电子（北京）股份有限公司 一种电流源电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488232A (zh) * 2013-09-30 2014-01-01 深圳市芯海科技有限公司 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片
CN106209104A (zh) * 2015-05-27 2016-12-07 松下知识产权经营株式会社 模数转换器
CN107390766A (zh) * 2017-07-31 2017-11-24 西安矽力杰半导体技术有限公司 电流镜像电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488232A (zh) * 2013-09-30 2014-01-01 深圳市芯海科技有限公司 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片
CN106209104A (zh) * 2015-05-27 2016-12-07 松下知识产权经营株式会社 模数转换器
CN107390766A (zh) * 2017-07-31 2017-11-24 西安矽力杰半导体技术有限公司 电流镜像电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
孙 璐、 王家礼: "sigma-delta调制噪声整形的研究", 《现代电子技术》 *
杨媛媛: "两阶Sigma-delta调制器的研究与设计", 《中国优秀硕士学位论文全文数据库-信息科技辑》 *
郝卜、叶焱、刘太君: "带通Sigma-Delta数字调制器设计与仿真验证", 《数据通信》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112394765A (zh) * 2019-08-19 2021-02-23 珠海格力电器股份有限公司 一种电流源电路及控制装置
CN112558681A (zh) * 2019-09-25 2021-03-26 圣邦微电子（北京）股份有限公司 一种电流源电路
CN111781986A (zh) * 2020-06-09 2020-10-16 珠海博雅科技有限公司 电流镜、电流复制方法及电子设备

Similar Documents

Publication Publication Date Title
CN106130557B (zh) 一种比较器失调电压自校正电路
CN103580691B (zh) 对失调误差和电容失配误差动态补偿的流水线adc子级电路
CN109213263A (zh) 一种改善失配影响的电流源
CN108809310B (zh) 无源基于时间交织SAR ADC的带通Delta-Sigma调制器
WO1992008288A1 (en) Analog to digital converter with double folding interpolation circuitry
CN101692603A (zh) 增益自举型c类反向器及其应用电路
CN106105039A (zh) 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法
CN109889199A (zh) 一种带斩波稳定的σδ型和sar型混合型adc
Naderi et al. Algorithmic-pipelined ADC with a modified residue curve for better linearity
US20150200681A1 (en) Segmented Digital-To-Analog Converter With Overlapping Segments
CN106899300A (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
CN101729072A (zh) 数模转换电路及其输出数据校正方法
KR20120005962A (ko) 가변 분해능을 갖는 단일 스테이지 순환 아날로그-디지털 컨버터에서의 전류 감소
US6166595A (en) Linearization technique for analog to digital converters
US6859158B2 (en) Analog-digital conversion circuit
US11057041B1 (en) Self-calibrating single slope analog-to-digital converter
CN108540135A (zh) 一种数模转换器及转换电路
JP4764473B2 (ja) デジタル−アナログ変換器における電流セル回路
CN102801421B (zh) 一种复合比较器
Rombouts et al. A digital error-averaging technique for pipelined A/D conversion
CN109586726B (zh) 分段式数模转换器
CN1835405B (zh) 减小谐波误差能量的装置与方法及数模转换器
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
Hiremath et al. A 6-bit low power folding and interpolating ADC
Wang et al. Three-stage Split Capacitor Array with Redundancy for an 18 bit SAR ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190115