CN102801421B - 一种复合比较器 - Google Patents
一种复合比较器 Download PDFInfo
- Publication number
- CN102801421B CN102801421B CN201110137416.4A CN201110137416A CN102801421B CN 102801421 B CN102801421 B CN 102801421B CN 201110137416 A CN201110137416 A CN 201110137416A CN 102801421 B CN102801421 B CN 102801421B
- Authority
- CN
- China
- Prior art keywords
- module
- switching tube
- comparator
- current mirror
- switch pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title abstract 7
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000000052 comparative effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- RFHAOTPXVQNOHP-UHFFFAOYSA-N fluconazole Chemical compound C1=NC=NN1CC(C=1C(=CC(F)=CC=1)F)(O)CN1C=NC=N1 RFHAOTPXVQNOHP-UHFFFAOYSA-N 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种复合比较器，用于单路输入信号与多路固定参考电压比较，该复合比较器包括：电阻分压模块，与基准参考电压信号Vref连接，将所述基准参考电压信号Vref分压成一组参考电压Vrefi，i＝1，2......n，n为自然数，形成n+1个电压范围子域区间；偏置电路模块，与电源端Vcc连接，给多输入差动复合比较器模块提供偏置电源；多输入差动复合比较器模块，与单路输入信号Vin、基准参考电压信号Vref和偏置电路模块分别连接，其输出n个比较结果，以确定单路输入信号Vin所在电压范围的子域区间。本发明节省了芯片设计的尺寸，且无论输入信号的所在范围分布和大小如何，本申请均只消耗2I的电流大小。
Description
技术领域
本发明涉及电子电路技术领域，特别涉及一种多输入的复合比较器。
背景技术
集成电路设计，特别是在模数转换器的采样量化过程中，需要确定模拟输入采样信号所在电压范围的子域区间。通常情况下，一个简单而常用的方法是将模拟输入信号与多路固定参考电压之间进行比较，当比较器阵列出现状态变化时便可得到该输入信号所在电压范围的子域区间。
图1(a)所示为典型的单路输入信号与多路固定参考电压进行比较的电路原理图。Vref为与电源和温度不相关的基准参考电压，通过N+1个电阻将基准电压Vref分压成N个由小到大依次排列的参考电压，如第一参考电压Vref1、第二参考电压Vref2、...、第n参考电压Vrefn。每个参考电压都对应一个独立比较器。参考电压接入比较器的反相输入端，输入信号Vin接比较器的同相输入端。随着Vin信号的逐渐增大，比较器1，2，...，n将会逐渐依次翻转。
图1(b)所示为图1(a)中用到的独立比较器的电路，本实施例中比较器的电路为传统的差分电压比较器，且在互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)制程下。在图1(b)所示的比较器电路中，第一MOS管M1和第八MOS管M8组成差分输入电路，其桐极对应两个信号输入端，分别为第一输入端VP和和第二输入端VN。第三MOS管M3和第四MOS管M4、第五MOS管M5和第六MOS管M6、第二MOS管M2和第七MOS管M7分别构成比例为1∶1的电流镜负载。比较器的比较结果从第六MOS管M6和第七MOS管M7的漏接输出。可以理解，上述第一输入端VP是比较器的正极输入端，第二输入端VN是比较器的负极极输入端。对应到图1(a)，第一输入端VP接入Vin，第二输入端VN继而Vref。
考虑到差分输入电路的输入信号对输出的作用路径不同，将从M1、M4、M3、M2、M7构成的路径称为“长路径”，将M8、M5、M6构成的路径称为“短路径”。作为比较器，极小概率会出现VP＝VN的情况，在此忽略此种情况。因此，通常认为比较器会处于以下两种状态之一：
1)当输入信号VP＞VN，输出Vout(即图1(a)中的Vo)为高电平。M1与M4、M2与M3所在的支路导通，每条支路通过电流分别为I，其它支路截止，通过的电流为0。即长路径导通，短路径截至。此时比较器消耗的总电流为2I。
2)当输入信号VP＜VN，输出Vout(图1(a)中的Vo)为低电平。M8与M5所在的支路导通，通过的电流为I，其它支路截止，通过的电流为0。即长路径截止，短路径导通。此时比较器消耗的总电流为I。
如果多个比较器进行比较操作，且上述两种情况出现的概率相等时，可以计算比较器的消耗电流为概率平均电流IAV为：
IAV＝2I*0.5+I*0.5＝1.5I
考虑图1(a)中的输入信号Vin在全量程范围内均匀分布，计算其比较器阵列消耗的总电流IT，AV为：
IT，AV＝1.5I*n＝1.5nI
观察IT，AV的表达式可以发现，随着比较器个数n的增加，其消耗的电流逐渐增大。这使得在进行单路输入信号与多路固定参考电压比较时，不得不面临由多个比较器所构成的芯片尺寸与功耗设计的难题。
发明内容
本发明实施例提供了一种复合比较器，该复合比较器允许多路输入，解决了在进行单路输入信号与多路固定参考电压比较，比较器芯片尺寸与功耗设计的矛盾。
本发明实施例提供了一种复合比较器，用于单路输入信号与多路固定参考电压比较，所述符合比较器包括：
电阻分压模块，与基准参考电压信号Vref连接，将所述基准参考电压信号Vref分压成一组参考电压Vrefi，i＝1，2......n，n为自然数，形成n+1个电压范围子域区间；
偏置电路模块，与电源端Vcc连接，给多输入差动复合比较器模块提供偏置电源；
多输入差动复合比较器模块，与单路输入信号Vin、基准参考电压信号Vref和偏置电路模块分别连接，输出n个比较结果，以确定单路输入信号Vin所在电压范围的子域区间。
其中，所述电阻分压模块包括n+1个分压电阻子模块，所述n+1个分压电阻子模块依次串接在基准参考电压信号Vref和地之间，形成n个参考电压Vrefi，i＝1，2......n，n为自然数。
其中，所述偏置电路模块包括：
n+2个开关管，所述n+2个开关管中的每个开关管分别包括三个端，其中，第一端连接电压偏置信号Vb，第二端连接电源端Vcc，第三端连接至多输入差动复合比较器模块。
其中，所述多输入差动复合比较器模块包括：
n个差分输入对模块和n+1个1∶1电流镜负载模块，其中，每个差分输入对模块和每个1∶1电流镜负载模块内分别包括两个开关管，每个开关管包括三个端，其中，
第n差分输入对模块中的第一开关管的第一端连接至参考电压Vref1，第二端与第二开关管的第二端连接，且该连接端与偏置电路模块中第一开关管的第三端相连，第n差分输入对模块中第一开关管的第三端连接至第一1∶1电流镜负载模块中的第一开关管的第二端；第n差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n-1差分输入对模块中第一开关管的第二端；
第n-1差分输入对模块中的第一开关管的第一端连接至参考电压Vref2，第二端与第二开关管的第二端连接，且该连接端与第n差分输入对模块中第二开关管第三端相连，第n-1差分输入对模块中第一开关管的第三端连接至第二1∶1电流镜负载模块中的第一开关管的第二端；第n-1差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n-2差分输入对模块中第一开关管的第二端；依此类推，直至
第一差分输入对模块中的第一开关管的第一端连接至参考电压Vrefn，第二端与第二开关管的第二端连接，且该连接端与第2差分输入对模块中第二开关管第三端相连，第一差分输入对模块中第一开关管的第三端连接至第n个1∶1电流镜负载模块中的第一开关管的第二端；第一差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n+1个1∶1电流镜负载模块中第一开关管的第二端；
第n+1个1∶1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第n+1个1∶1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第n+1个1∶1电流镜负载模块中第二开关管的第二端为第一输出端，且该第一输出端与偏置电路模块中第二开关管的第三端相连；
第n个1∶1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第n个1∶1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第n个1∶1电流镜负载模块中第二开关管的第二端为第二输出端，且该第二输出端与偏置电路模块中第三开关管的第三端相连；依此类推，直至
第一个1∶1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第一个1∶1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第1个1∶1电流镜负载模块中第二开关管的第二端为第n输出端，且该第n输出端与偏置电路模块中第n+2个开关管的第三端相连；
其中，所述n大于等于2。
其中，所述开关管为MOS管或三极管，所述开关管的第一端为控制端。
其中，所述偏置电路模块和n个差分输入对模块中的开关管为PMOS管，所述n+1个1∶1电流镜负载模块中的开关管为NMOS管。
其中，所述偏置电路模块中的开关管为PMOS管，所述n个差分输入对模块中的开关管为三极管，所述n+1个1∶1电流镜负载模块中的开关管为NMOS管。
其中，当所述开关管为PMOS管时，所述开关管的第一端为栅极，第二端为源极，第三端为漏极；
当所述开关管为NMOS管时，所述开关管的第一端为栅极，第二端为漏极，第三端为源极；
其中，所述偏置电路模块、n个差分输入对模块和n+1个1∶1电流镜负载模块中的开关管均为三极管。
应用本发明实施例提供的复合比较器，即用一个复合比较器实现单路输入信号同多个固定参考电压之间的大小关系比较。既节省了芯片设计尺寸，也减少了芯片功耗的消耗。而且无论输入信号的分布和大小如何，本申请均只消耗2I的电流大小。尤其当需求的比较位数很多时，节省的功耗尤为可观。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为现有典型的单路输入信号与多路固定参考电压进行比较的电路原理图；
图1(b)所示为图1(a)中用到的独立比较器的电路；
图2是根据本申请实施例的一种复合比较器的原理图框图；
图3是CMOS制程下的一个复合了四个独立比较器的四输入复合比较器电路原理图；
图4是根据本发明实施例的BICOMS制程下的复合了四个独立比较器的四输入复合比较器电路原理图；
图5是根据本发明实施例的CMOS制程下的复合了两个独立比较器的二输入复合比较器电路原理图；
图6是根据本发明实施例的BCD(BIPOLAT-CMOS-DMOS)制程下的复合了两个独立比较器的二输入复合比较器电路原理图；
图7(a)为现有的N位快闪ADC(Analog-to-Digital Converter)的电路原理框图；
图7(b)为采用本申请的多路输入复合比较器的N位快闪ADC电路原理框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在阐述本申请技术原理之前，有必要先了解一下本申请所隐含的运算关系：电路设计中，经常会出现单路输入信号Vin与多路固定参考电压Vrefi(i＝1，2，...n)之间进行比较的情况，而比较的输出结果彼此之间存在很强的相关性，部分比较器的输出结果往往隐含其它比较器的输出结果。例如，对固定参考电Vrefi(i＝1，2，...n)而言，假设它们的大小关系为：Vref1＜Vref2＜...＜Vrefn，则：
1)如果Vin＞Vrefi(1≤i≤n)，必然有Vin＞Vrefj(1≤j≤i)
2)如果Vin＜Vrefi(1≤i≤n)，必然有Vin＜Vrefj(i≤j≤n)
因此，可以利用这层隐含关系运算，在设计比较时通过路径的选择和切换，使多个需要工作的比较器仅利用一路偏置源依次偏置工作，而冗余的比较器得不到偏置源而被关断，从而达到节省电路设计时的元器件数目和减少功耗的目的。
参见图2，其是根据本申请实施例的一种复合比较器的原理图框图。该复合比较器包含电阻分压模块201，偏置电路模块202和多输入差动复合比较器模块203，其中，
电阻分压模块201，与基准参考电压信号Vref连接，将所述基准参考电压信号Vref分压成一组参考电压Vrefi，i＝1，2......n，n为自然数，形成n+1个电压范围子域区间；
上述电阻分压模块包括n+1个分压电阻子模块，所述n+1个分压电阻子模块依次串接在基准参考电压信号Vref和地之间，形成n个参考电压Vrefi，i＝1，2......n，n为自然数。上述n+1个分压电阻子模块的阻值可以相同也可以不同。
偏置电路模块202，与电源端Vcc连接，给多输入差动复合比较器模块提供偏置电源；
上述偏置电路模块包括：n+2个开关管，所述n+2个开关管中的每个开关管分别包括三个端，其中，第一端连接电压偏置信号Vb，第二端连接电源端Vcc，第三端连接至多输入差动复合比较器模块。
多输入差动复合比较器模块203，与单路输入信号Vin、基准参考电压信号Vref和偏置电路模块分别连接，输出n个比较结果，以确定单路输入信号Vin所在电压范围的子域区间。
多输入差动复合比较器模块由多个分立差动输入比较器复合而成，在此分别命名为第一差动输入比较器模块，第二差动输入比较器模块...，第N-1差动输入比较器模块以及第N差动输入比较器模块。每个差动复合比较器模块的一端接单路输入信号Vin，另一端接参考电压Vrefi(i＝1，2，...n)。每个差动复合比较器模块有两方面的作用，第一用于提供输入信号与参考电压的比较输出，第二根据比较输出的结果控制下一个差动比较器的工作状态。当判断结果显示下一个差动比较器不需要工作时，被关闭的差动比较器的将输出其默认状态。
具体而言，假设输入信号Vin落在参考电压Vrefi(i＝1，2，...n)的子域空间(Vref(k-1)，Vref(k))(1≤k≤n)内。初始比较时，第一差动比较器起作用，其首先将比较结果输出，接着开启第二差动比较器的偏置源，使得第二差动比较器能够正常工作。第二次比较将比较结果输出之后，开启第三差动比较器的偏置源，促使第三差动比较器能够正常工作。依次类推，直到第k(1≤k≤n)个差动比较器能够正常工作，不同的是，在输入信号Vin的电压小于参考电压Vrefk时其输出结果不能开启第k+1(1≤k≤n-1)个差动比较器的偏置源，从而第k+1(1≤k≤n-1)个差动比较器不能正常工作，由此转折点便可判断输入信号Vin落在参考电压序列Vrefi(i＝1，2，...n)的子域空间(Vref(k-1)，Vref(k))(1≤k≤n)内。至于第k+1(1≤k≤n-1)个差动比较器模块以后的差动比较器模块，由于得不到偏置源，不能建立偏置工作点，因此不能正常工作。其输出结果为电路初始化时配置的默认状态。
图3所示为CMOS制程下的一个复合了四个独立比较器的四输入复合比较器电路原理图，结合图2和图3，上述多输入差动复合比较器模块包括：
n个差分输入对模块和n+1个1∶1电流镜负载模块，其中，每个差分输入对模块和每个1∶1电流镜负载模块内分别包括两个开关管，每个开关管包括三个端，其中，
第n差分输入对模块中的第一开关管的第一端连接至参考电压Vref1，第二端与第二开关管的第二端连接，且该连接端与偏置电路模块中第一开关管的第三端相连，第n差分输入对模块中第一开关管的第三端连接至第一1∶1电流镜负载模块中的第一开关管的第二端；第n差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n-1差分输入对模块中第一开关管的第二端；
第n-1差分输入对模块中的第一开关管的第一端连接至参考电压Vref2，第二端与第二开关管的第二端连接，且该连接端与第n差分输入对模块中第二开关管第三端相连，第n-1差分输入对模块中第一开关管的第三端连接至第二1∶1电流镜负载模块中的第一开关管的第二端；第n-1差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n-2差分输入对模块中第一开关管的第二端；依此类推，直至
第一差分输入对模块中的第一开关管的第一端连接至参考电压Vrefn，第二端与第二开关管的第二端连接，且该连接端与第2差分输入对模块中第二开关管第三端相连，第一差分输入对模块中第一开关管的第三端连接至第n个1∶1电流镜负载模块中的第一开关管的第二端；第一差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n+1个1∶1电流镜负载模块中第一开关管的第二端；
第n+1个1∶1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第n+1个1∶1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第n+1个1∶1电流镜负载模块中第二开关管的第二端为第一输出端，且该第一输出端与偏置电路模块中第二开关管的第三端相连；
第n个1∶1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第n个1∶1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第n个1∶1电流镜负载模块中第二开关管的第二端为第二输出端，且该第二输出端与偏置电路模块中第三开关管的第三端相连；依此类推，直至
第一个1∶1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第一个1∶1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第1个1∶1电流镜负载模块中第二开关管的第二端为第n输出端，且该第n输出端与偏置电路模块中第n+2个开关管的第三端相连。
其中，所述n大于等于2。
需要说明的是，上述开关管为MOS管或三极管，开关管的第一端为控制端。
在一种可能的实施例中，所述偏置电路模块和n个差分输入对模块中的开关管为PMOS管，所述n+1个1∶1电流镜负载模块中的开关管为NMOS管。
在另一种可能的实施例中，所述偏置电路模块中的开关管为PMOS管，所述n个差分输入对模块中的开关管为三极管，所述n+1个1∶1电流镜负载模块中的开关管为NMOS管。
当所述开关管为PMOS管时，所述开关管的第一端为栅极，第二端为源极，第三端为漏极；
当所述开关管为NMOS管时，上述开关管的第一端为栅极，第二端为漏极，第三端为源极；
在又一种可能的实施例中，所述偏置电路模块、n个差分输入对模块和n+1个1∶1电流镜负载模块中的开关管均为三极管。
需要说明的是，本申请所述复合比较器可在CMOS、双极互补金属氧化半导体(BICOMS，BiCMOS bipolar compIementary metal oxide semiconductor)、BCD(BIPILOR-CMOS-DMOS)制程下实现。
应用本发明实施例提供的复合比较器，即用一个复合比较器实现单路输入信号同多个固定参考电压之间的大小关系比较。也就是说，本发明实施例所提供的方法相当于将每个差动比较器用作偏置源路径选择器，逐级判断偏置源的走向，使得需要进行比较工作的比较器依次得到偏置而进行比较，从而完成多次比较的功能。对于比较结果不会影响最终输出的差动比较器，则会通过差动比较器本身切断其偏置源，使其停止工作。这样，应用本发明，用较少的元器件实现单路输入信号同多个固定参考电压之间的大小关系比较，既节省了芯片设计尺寸，又减少了芯片功耗的消耗。而且无论输入信号的分布和大小如何，本申请均只消耗2I的电流大小。尤其当需求的比较位数很多时，节省的功耗尤为可观。
下面结合附图和具体实施例对本申请再做详细说明。
参见图3，其是CMOS制程下的一个复合了四个独立比较器的四输入复合比较器电路原理图。本实施例中，M后面的数字即代表第几MOS管，例如，M17表示第十七MOS管，其余类似同。
其中Vref为与电源和温度无关的基准参考电压信号，通过5个分压电阻第一分压电阻R1～第五分压电阻R5产生4个固定参考电压Vrefi，Vref2，Vref3，Vref4，他们之间的具有以下大小关系：Vref1＜Vref2＜Vref3＜Vref4。这里的R1～R5相当于5个分压电阻子模块，该5个分压电阻子模块构成了电阻分压模块。Vb为电压偏置信号，记以Vb为柵极的PMOS产生的偏置电流为I。M1～M6为尺寸大小相同的PMOS管，其构成偏置电路，该偏置电路中每个PMOS管均产生电流大小为I的偏置电流。M7和M8，M9和M10，M11和M12，M13和M14分别构成复合比较器的4个差分输入对模块。M19和M20，M18和M21，M17和M22，M16和M23，M15和M24为5个比例1∶1的电流镜负载模块。4个差分输入对模块和5个1∶1的电流镜负载模块构成了多输入差动复合比较器模块。Vin为单路输入信号，Voi(1≤i≤4)为四输入复合比较器输出信号。本例中，M1～M14为PMOS管，M15～M24为NMOS管。
假设输入信号Vin所处电压范围的子域空间为Vref2＜Vin＜Vref3，图三所示的四输入复合比较器电路的详细工作原理可以分为以下几个过程：
1)因为Vref2＜Vin＜Vref3，又因Vref1＜Vref2＜Vref3＜Vref4，在Vin＜Vref4时，对于M7和M8组成的差分输入对模块，M7截止，M8导通。M7截止，使得M7、M15、M24所在的支路断开，Vo5在M6的上拉作用下输出高电平。M8导通，使得偏置电流从M1经M8流向M9和M10组成的差分输入对，为其提供电流偏置。
2)在Vin＜Vref3时，对于M9和M10组成的差分输入对模块，M9截止，M10导通。M9截止，使得M9、M16、M23所在的支路断开，Vo4在M5的上拉作用下输出高电平。M10导通，使得偏置电流从M1经M8、M10流向M11和M12组成的差分输入对，为其提供电流偏置。
3)在Vin＞Vref2时，对于M11和M12组成的差分输入对模块，M11导通，M12截止。M11导通，使得M11、M18、M21所在的支路导通，Vo3在M21的下拉作用下输出低电平。M12截止，偏置电流不能流向M13和M14组成的差分输入对，该差分输入对组成的电路不能正常工作。
4)M12截止，偏置电流不能流向M13和M14组成的差分输入对模块，使得M13、M18、M21所在的支路以及M14、M19、M20所在的支路断开，Vo1，Vo2分别在M2，M3的上拉作用下输出高电平，此也为Vo1，Vo2在初始化时的默认状态。
最终，可以确认输入信号Vin所处电压范围的子域空间对应的输出数字编码为‘11011’，‘0’代表其所处电压范围的子域空间为(Vref2，Vref3)。
图3所示的四输入复合比较器工作时，在差分输入比较部分，由于各个差分输入对共用同一路电流源，因此此部分的消耗的电流为I。而比较器输出部分，只有输出为低电平的节点所在支路才有电流I流过，其它输出为高电平的支路没有电流流过。因此，此复合比较器无论输入信号的分布和大小如何，整个电路消耗的总电流恒定为2I。
参见图4，其是根据本发明实施例的BICOMS制程下的复合了四个独立比较器的四输入复合比较器电路原理图。其与图3所示实施例不同的是，用三极管Q替代了MOS管，类似的，本实施例中Q1～Q14为P输入晶体管，Q15～Q24为N输入晶体管。本实施例的详细工作原理与图3所示实施例相同，不再赘述。
参见图5，其是根据本发明实施例的CMOS制程下的复合了两个独立比较器的二输入复合比较器电路原理图。其详细的工作原理与图3所示实施例相同，不再赘述。
参见图6，其是根据本发明实施例的BCD(BIPOLAT-CMOS-DMOS)制程下的复合了两个独立比较器的二输入复合比较器电路原理图。其与图5的区别是只在差分输入对模块部分使用的三极管，在其余部分使用的是MOS管。本实施例的详细工作原理与图3所示实施例相同，不再赘述。
图7(a)为现有的N位快闪ADC(Analog-to-Digital Converter)的电路原理框图，图7(b)为采用本申请的多路输入复合比较器的N位快闪ADC电路原理框图。在图7(a)中，主要由分压电阻串，比较器阵列，数字编码网络等部分组成。
对于一个N位快闪ADC，其需求的比较器个数为2N-1个。若比较器的输入信号平均分布，则可算得比较器阵列部分消耗的功耗为：(2N-1)*1.5I。且随着分辨率的提高，快闪ADC的功耗更是成指数倍的增加。例如，一个6位快闪ADC需要63个比较器，其比较器部分消耗的功耗为：94.5I。当分辨率提高两位时，则需要255个比较器，比较器部分消耗的功耗为：382.5I。仅此部分消耗如此大的功耗在电路设计中几乎是不可忍受的。
而采用如图7(b)所示多输入复合比较器则不存在这方面的问题，它不管快闪ADC的位数为多少，复合比较器消耗的功耗恒定为2I。因此，本申请在功耗节省方面存在巨大的优势。同时，由于复合比较器的输入差分对仅用一路电流源，省掉了部分的元器件，因此在面积上也有相当的节省。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (6)
1.一种复合比较器，用于单路输入信号与多路固定参考电压比较，其特征在于，所述复合比较器包括：
电阻分压模块，与基准参考电压信号Vref连接，将所述基准参考电压信号Vref分压成一组参考电压Vrefi，i＝1，2……n，n为自然数，形成n+1个电压范围子域区间；
偏置电路模块，与电源端Vcc连接，给多输入差动复合比较器模块提供偏置电源；
多输入差动复合比较器模块，与单路输入信号Vin、基准参考电压信号Vref和偏置电路模块分别连接，输出n个比较结果，以确定单路输入信号Vin所在电压范围的子域区间；
其中，所述电阻分压模块包括n+1个分压电阻子模块，所述n+1个分压电阻子模块依次串接在基准参考电压信号Vref和地之间，形成n个参考电压Vrefi，i＝1，2……n，n为自然数；
其中，所述偏置电路模块包括：
n+2个开关管，所述n+2个开关管中的每个开关管分别包括三个端，其中，第一端连接电压偏置信号Vb，第二端连接电源端Vcc，第三端连接至多输入差动复合比较器模块；
其中，所述多输入差动复合比较器模块包括：
n个差分输入对模块和n+1个1：1电流镜负载模块，其中，每个差分输入对模块和每个1：1电流镜负载模块内分别包括两个开关管，每个开关管包括三个端，其中，
第n差分输入对模块中的第一开关管的第一端连接至参考电压Vref1，第二端与第二开关管的第二端连接，且该连接端与偏置电路模块中第一开关管的第三端相连，第n差分输入对模块中第一开关管的第三端连接至第一1：1电流镜负载模块中的第一开关管的第二端；第n差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n-1差分输入对模块中第一开关管的第二端；
第n-1差分输入对模块中的第一开关管的第一端连接至参考电压Vref2，第二端与第二开关管的第二端连接，且该连接端与第n差分输入对模块中第二开 关管第三端相连，第n-1差分输入对模块中第一开关管的第三端连接至第二1：1电流镜负载模块中的第一开关管的第二端；第n-1差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n-2差分输入对模块中第一开关管的第二端；依此类推，直至
第一差分输入对模块中的第一开关管的第一端连接至参考电压Vrefn，第二端与第二开关管的第二端连接，且该连接端与第2差分输入对模块中第二开关管第三端相连，第一差分输入对模块中第一开关管的第三端连接至第n个1：1电流镜负载模块中的第一开关管的第二端；第一差分输入对模块中的第二开关管的第一端连接至单路输入信号Vin，第三端连接至第n+1个1：1电流镜负载模块中第一开关管的第二端；
第n+1个1：1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第n+1个1：1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第n+1个1：1电流镜负载模块中第二开关管的第二端为第一输出端，且该第一输出端与偏置电路模块中第二开关管的第三端相连；
第n个1：1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第n个1：1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第n个1：1电流镜负载模块中第二开关管的第二端为第二输出端，且该第二输出端与偏置电路模块中第三开关管的第三端相连；依此类推，直至
第一个1：1电流镜负载模块中，第一开关管的第一端和第二开关管的第一端相连，且第一开关管的第一端和第二端相连，第一个1：1电流镜负载模块中第一开关管的第三端和第二开关管的第三端分别接地；第1个1：1电流镜负载模块中第二开关管的第二端为第n输出端，且该第n输出端与偏置电路模块中第n+2个开关管的第三端相连；
其中，所述n大于等于2。
2.根据权利要求1所述的复合比较器，其特征在于，所述开关管为MOS管或三极管，所述开关管的第一端为控制端。
3.根据权利要求1所述的复合比较器，其特征在于，所述偏置电路模块 和n个差分输入对模块中的开关管为PMOS管，所述n+1个1：1电流镜负载模块中的开关管为NMOS管。
4.根据权利要求1所述的复合比较器，其特征在于，所述偏置电路模块中的开关管为PMOS管，所述n个差分输入对模块中的开关管为三极管，所述n+1个1：1电流镜负载模块中的开关管为NMOS管。
5.根据权利要求3或4所述的复合比较器，其特征在于，
当所述开关管为PMOS管时，所述开关管的第一端为栅极，第二端为源极，第三端为漏极；
当所述开关管为NMOS管时，所述开关管的第一端为栅极，第二端为漏极，第三端为源极。
6.根据权利要求1所述的复合比较器，其特征在于，所述偏置电路模块、n个差分输入对模块和n+1个1：1电流镜负载模块中的开关管均为三极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110137416.4A CN102801421B (zh) | 2011-05-25 | 2011-05-25 | 一种复合比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110137416.4A CN102801421B (zh) | 2011-05-25 | 2011-05-25 | 一种复合比较器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102801421A CN102801421A (zh) | 2012-11-28 |
| CN102801421B true CN102801421B (zh) | 2015-07-01 |
Family
ID=47200407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110137416.4A Active CN102801421B (zh) | 2011-05-25 | 2011-05-25 | 一种复合比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102801421B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3486738B1 (en) | 2013-08-06 | 2022-03-23 | Bedrock Automation Platforms Inc. | Programmable discrete input module and respective method |
| CN109921783B (zh) * | 2017-12-12 | 2023-07-07 | 华润微集成电路(无锡)有限公司 | 三态输入解码电路及其解码方法 |
| CN113176799B (zh) * | 2020-07-13 | 2022-06-28 | 上海司南卫星导航技术股份有限公司 | 一种芯片管脚电路、芯片及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064239A (en) * | 1997-06-17 | 2000-05-16 | Nec Corporation | Chopper-type voltage comparator |
| US6771117B2 (en) * | 2002-02-26 | 2004-08-03 | Renesas Technology Corp. | Semiconductor device less susceptible to variation in threshold voltage |
| CN101286742A (zh) * | 2007-04-11 | 2008-10-15 | 联发科技股份有限公司 | 模数转换器、模数转换系统、数据读取系统及其相关方法 |
| CN101498949A (zh) * | 2008-01-28 | 2009-08-05 | 曹先国 | 精确匹配电流镜 |
-
2011
- 2011-05-25 CN CN201110137416.4A patent/CN102801421B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064239A (en) * | 1997-06-17 | 2000-05-16 | Nec Corporation | Chopper-type voltage comparator |
| US6771117B2 (en) * | 2002-02-26 | 2004-08-03 | Renesas Technology Corp. | Semiconductor device less susceptible to variation in threshold voltage |
| CN101286742A (zh) * | 2007-04-11 | 2008-10-15 | 联发科技股份有限公司 | 模数转换器、模数转换系统、数据读取系统及其相关方法 |
| CN101498949A (zh) * | 2008-01-28 | 2009-08-05 | 曹先国 | 精确匹配电流镜 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102801421A (zh) | 2012-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10735008B2 (en) | Comparator offset voltage self-correction circuit | |
| US7170330B2 (en) | Hysteresis comparator circuit | |
| CN105487587B (zh) | 高精度数字温度传感器校准电路 | |
| CN102142840B (zh) | 折叠模数转换器 | |
| CN104656732B (zh) | 电压基准电路 | |
| JP3229135B2 (ja) | アナログ／デジタル変換装置 | |
| US20200127675A1 (en) | Soc baseband chip and mismatch calibration circuit for a current steering digital-to-analog converter thereof | |
| CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
| JP2019184333A (ja) | 電源電圧監視回路 | |
| US7403149B2 (en) | Folding and interpolating analog-to-digital converter and method of converting analog signal to digital signal | |
| US5194867A (en) | Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage | |
| CN102801421B (zh) | 一种复合比较器 | |
| CN102013892A (zh) | 一种用于电流舵数模转换器电流源的动态校正电路 | |
| CN112187214B (zh) | Fpga的io阻抗校准电路及其方法 | |
| US6486817B1 (en) | Digital-analog conversion circuit capable of functioning at a low power supply voltage | |
| CN108540135B (zh) | 一种数模转换器及转换电路 | |
| CN106899300A (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
| CN103499991B (zh) | 具温度感测的模拟数字转换电路及其电子装置 | |
| CN109213263A (zh) | 一种改善失配影响的电流源 | |
| CN104184474A (zh) | 一种电阻补偿的dac电路 | |
| CN109062307A (zh) | 多比特数字控制的精确电流源电路 | |
| Yenuchenko et al. | A 10-bit segmented M-string DAC | |
| CN102025375A (zh) | 模数转换器及其数字校准电路 | |
| JP5269131B2 (ja) | 比較回路および並列型アナログデジタル変換器 | |
| CN209841222U (zh) | 一种cmos温度传感器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Composite comparator Effective date of registration: 20171102 Granted publication date: 20150701 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: Anyka (Guangzhou) Microelectronics Technology Co., Ltd. Registration number: 2017990001008 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20181227 Granted publication date: 20150701 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: Anyka (Guangzhou) Microelectronics Technology Co., Ltd. Registration number: 2017990001008 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Composite comparator Effective date of registration: 20190130 Granted publication date: 20150701 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: Anyka (Guangzhou) Microelectronics Technology Co., Ltd. Registration number: 2019440000051 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20200320 Granted publication date: 20150701 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: ANYKA (GUANGZHOU) MICROELECTRONICS TECHNOLOGY Co.,Ltd. Registration number: 2019440000051 |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 3 / F, C1 area, innovation building, 182 science Avenue, Science City, Guangzhou, Guangdong 510663 Patentee after: Guangzhou Ankai Microelectronics Co.,Ltd. Address before: 3 / F, C1 area, innovation building, 182 science Avenue, Science City, Guangzhou, Guangdong 510663 Patentee before: ANYKA (GUANGZHOU) MICROELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 510555 No. 107 Bowen Road, Huangpu District, Guangzhou, Guangdong Patentee after: Guangzhou Ankai Microelectronics Co.,Ltd. Address before: 3 / F, C1 area, innovation building, 182 science Avenue, Science City, Guangzhou, Guangdong 510663 Patentee before: Guangzhou Ankai Microelectronics Co.,Ltd. |