CN104184474A - 一种电阻补偿的dac电路 - Google Patents

Abstract

本发明公开了一种电阻补偿的DAC电路，相对于传统的电阻串型DAC电路，本发明主要进行了以下改进：第一，在主电阻串与从电阻串通路上巧妙的增加了两个电阻，该电阻用于补偿主串开关的导通电阻，从而大大降低了DAC对导通开关匹配要求与电路设计难度；第二，补偿电阻的电阻类型采用同DAC主、从电阻串同样的电阻类型，不仅更加利于电路的匹配设计，而且降低了从电阻串的面积开销，使得从电阻串不用牺牲过多的面积来换取制造上的高精度。

Description

一种电阻补偿的DAC电路

技术领域

本发明用于集成电路设计领域，涉及一种DAC电路，具体涉及一种电阻补偿的电阻串型DAC电路。

背景技术

随着计算机技术、多媒体技术、信号处理技术迅速发展，先进的电子系统不断涌现，在现代先进的电子系统前端和后端都将应用数模转换器(DAC)。近年来，数模转换器的市场呈稳步增长的发展趋势，在现代军、民用电子系统中均显示出其重要地位。

在CMOS集成电路设计中，电阻串型DAC是较为常见的一种，如图1所示，是一个典型的由主、从电阻串组成的4bit DAC，假设主串电阻与从串电阻的阻值相等，都是R1，参考电压为1v，那么通过有序的控制主串开关与从串开关，理想情况下，DAC输出如下表所示，

表1

也就是说该4bit DAC可以实现0v、1/15v、2/15v、3/15v、4/15v、5/15v、6/15v、7/15v、8/15v、9/15v、10/15v、11/15v、12/15v、13/15v、14/15v、15/15v的电压输出，这说明该4bit DAC的一个LSB是1/15v，当然，这是一种理想情况，在实际的电阻串型DAC电路设计中，主、从电阻串的阻值大小往往是不相等的，这主要是因为在高精度DAC电路设计中，尤其是DAC的位数上升到12bit以上，主、从电阻的数量也呈几何级上升，这无疑会带来大的面积开销，而从制作工艺的角度考虑，为了保证电阻制造的更准确，需要尽可能的将主串单个电阻面积做大，而从串电阻要求并不严格，通常从电阻串所占芯片面积只有主电阻串所占芯片面积的十分之一，所以一般从电阻串的单个阻值要高于主电阻串的单个阻值，现假设主电阻串单个电阻的阻值为R1，从电阻串单个电阻的阻值为R2，R2＝2·R1，参考电压仍然为1v，那么，此时DAC的输出电压如表2所示，

表2

也就是说该4bit DAC可以实现0v、2/27v、4/27v、6/27v、7/27v、9/27v、11/27v、13/27v、14/27v、16/27v、18/27v、20/27v、21/27v、23/27v、25/27v、27/27v的电压输出，可以看出每当主串开关发生翻转时输出电压只增加了1/27v，而不是2/27v，这主要是因为当主、从电阻串单个电阻阻值不相等时，计算LSB的公式发生了改变，从电阻串跳变的LSB计算公式为：

$1\mathrm{LSB}=\frac{V_{\mathrm{ref}}}{(2^{N/2}+R_1/R_2)*(2^{N/2}-1)}---\left(1\right)$

主电阻串，两个结点电压进行跳变转换时，转换后的最低电压与转换前的最高电压所相差的LSB的表达式是：

$1\mathrm{LSB}=\frac{V_{\mathrm{ref}}}{(2^{N/2}+R_1/R_2)*(2^{N/2}-1)}*\frac{R_1}{R_2}---\left(2\right)$

代入具体数值后两式刚好相差一倍，然而，这绝对是DAC设计中不想看到的，将带来非常大的DAC输出非线性，那么，如何能将表达式(1)和表达式(2)拥有相同的LSB，最简单直接的办法是将主、从电阻串单个电阻阻值相等，也就是R1＝R2，但之前已经强调过，从芯片面积与电阻制作精度的折衷考虑，R2往往大于R1。

在之前的分析介绍中，都把开关看作理想的，而在集成电路设计中，开关通常用MOS管来实现，而任何MOS管开关都是存在一定的等效电阻，如图2所示，当主串开关S₁和S₂处于导通时刻的等效示意图，那么，在考虑MOS管等效电阻的情况下，从电阻串跳变的LSB计算公式变为：

$1\mathrm{LSB}=\frac{V_{\mathrm{ref}}}{(2^{N/2}+\frac{R_1+2R_{\mathrm{ON}}}{R_2})*(2^{N/2}-1)}---\left(3\right)$

主电阻串，两个结点电压进行跳变转换时，转换后的最低电压与转换前的最高电压所相差的LSB的表达式是：

$1\mathrm{LSB}=\frac{V_{\mathrm{ref}}}{(2^{N/2}+\frac{R_1+2R_{\mathrm{ON}}}{R_2})*(2^{N/2}-1)}*\frac{R_1+2R_{\mathrm{ON}}}{R_2}---\left(4\right)$

从表达式(3)和表达式(4)可以看出，只要主串单个电阻R1、开关等效电阻R_ON和从串单个电阻R2，三者之间满足表达式：

R₂＝R₁+2R_ON   (5)

那么，无论是主串跳变还是从串跳变，一个LSB的表达式均为：

$1\mathrm{LSB}=\frac{V_{\mathrm{ref}}}{(2^{N/2}+1)*(2^{N/2}-1)}=\frac{V_{\mathrm{ref}}}{2^N-1}---\left(6\right)$

然而，在电路设计中，若要精确确定开关的等效电阻并非易事，一方面，MOS管的等效电阻极易受到制作工艺、环境温度等外界因素的影响，另一方面，随着DAC输出电压的提高，主串MOS开关从S₀～S₄的源、漏两端端电压也在发生变化，而MOS管等效电阻表达式：

$R_{\mathrm{ON}}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{GS}}-V_{\mathrm{TH}})}---\left(7\right)$

MOS开关管的栅端电压通常为电源电压，源端电压不断增大会导致V_GS减小，为了保证主串开关都有相同大小的R_ON，随着DAC输出电压的提高需要相应的增加MOS开关管的宽长比进行调节，这又给电路设计增加了不小的难度，而且会随着DAC位数的增加，MOS开关管的增多，MOS管的尺寸将更难匹配。

因此，这类传统的电阻串型DAC从制造工艺、环境温度以及电压输出等都会对DAC开关的设计带来不确定的因素。

发明内容

本发明是针对传统DAC电路开关等效电阻与DAC电阻串中的电阻较难匹配的问题，提出了一种电阻补偿的DAC电路，本发明的主要特征在于：

所述电路结构包括主电阻串，主串开关，补偿电阻，从电阻串，从串开关，主串解码器和从串解码器七部分组成，主电阻串电阻R₁～R_M，由M个串联电阻组成，主电阻串的一端接参考电压Vref，主电阻串的另一端接地，每个主串电阻的一端均有一个开关与其相接，主串开关S₀～S_M，共有M+1个开关构成，主串所有开关的另一端，偶数标记开关S₀、S₂、……S_M的另一端相接，并与第二补偿电阻R_C2的一端相接，奇数标记开关S₁、S₃、……S_M-1的另一端相接，并与第一补偿电阻R_C1的一端相接，第一补偿电阻R_C1的另一端接从电阻串的一端，第二补偿电阻R_C2的另一端接从电阻串的另一端，从电阻串电阻R’₁～R’_N-1，由N-1个串联电阻组成，每个从串电阻的一端均有一个开关与其相接，从串开关T₀～T_N-1，共有N个开关构成，从串开关中所有开关的另一端相接，并接到输出端Vout，DAC的位数为Z且Z为偶数，数字控制位低Z/2个控制位I₁～I_Z/2控制从串解码器，产生N个控制码输出D₀～D_N-1分别用于控制从串开关T₀～T_N-1的开启与关断，数字控制位高Z/2个控制位I_Z/2+1～I_Z控制主串解码器产生M+1个控制码输出C₀～C_M分别用于控制主串开关S₀～S_M的开启与关断。

本发明的主要特点在于：

1.在主电阻串与从电阻串通路上巧妙的增加了两个电阻，该电阻用于补偿主串开关的导通电阻，从而大大降低了DAC对导通开关匹配要求与电路设计难度；

2.补偿电阻采用同主、从电阻串同样的电阻类型，不仅可以实现良好的匹配，而且降低了从电阻串的面积开销，使得从电阻串不用牺牲过多的面积来换取制造上的高精度。

附图说明

图1典型电阻串型4bit DAC电路结构示意图；

图2主串开关S₁和S₂导通条件下MOS开关电阻等效示意图；

图3本发明提出的一种电阻补偿的4bit DAC电路结构示意图；

图4主串开关S₁和S₂导通条件下MOS开关电阻与补偿电阻等效示意图

图5一种电阻补偿的14bit DAC电路结构示意图。

具体实施方式

以下结合附图，详细说明发明公开的一种电阻补偿的DAC电路结构和工作过程。

在本发明的实施例中，如图3所示，整个4bit DAC电路主要由主电阻串，主串开关，补偿电阻，从电阻串，从串开关，主串解码器和从串解码器七部分组成。

主电阻串电阻R₁～R_M，由M个串联电阻组成，主电阻串的一端接参考电压Vref，主电阻串的另一端接地，每个主串电阻的一端均有一个开关与其相接，主串开关S₀～S_M，共有M+1个开关构成，主串所有开关的另一端，偶数标记开关S₀、S₂、……S_M的另一端相接，并与第二补偿电阻R_C2的一端相接，奇数标记开关S₁、S₃、……S_M-1的另一端相接，并与第一补偿电阻R_C1的一端相接，第一补偿电阻R_C1的另一端接从电阻串的一端，第二补偿电阻R_C2的另一端接从电阻串的另一端，从电阻串从电阻串电阻R’₁～R’_N-1，由N-1个串联电阻组成，每个从串电阻的一端均有一个开关与其相接，从串开关T₀～T_N-1，共有N个开关构成，从串开关中所有开关的另一端相接，并接到输出端Vout，DAC的位数为Z且Z为偶数，数字控制位低Z/2个控制位I₁～I_Z/2控制从串解码器，产生N个控制码输出D₀～D_N-1分别用于控制从串开关T₀～T_N-1的开启与关断，数字控制位高Z/2个控制位I_Z/2+1～IZ控制主串解码器产生M+1个控制码输出C₀～C_M分别用于控制主串开关S₀～S_M的开启与关断。

所述的DAC的位数Z，即Z bit DAC与所述的M个电阻，M+1个开关，以及N个电阻，N-1个开关，Z与M、N之间满足关系式：M＝N＝2^Z/2(Z≥4，且Z为偶数)。

本发明的关键之处就是在主电阻串与从电阻串之间的通路上加了两个补偿电阻，假设两个补偿电阻的阻值相等，均为R_C，在增加补偿电阻之后，计算DAC的LSB的示意图如图4所示，当主串开关S₁和S₂处于导通时刻，那么，在既考虑MOS管等效电阻，又考虑补偿电阻的情况下，从电阻串跳变的LSB计算公式变为：

$1\mathrm{LSB}=\frac{V_{\mathrm{ref}}}{(2^{N/2}+\frac{R_1+2R_{\mathrm{ON}}+2R_C}{R_2})*(2^{N/2}-1)}---\left(8\right)$

主电阻串，两个结点电压进行跳变转换时，转换后的最低电压与转换前的最高电压所相差的LSB的表达式是：

$1\mathrm{LSB}=\frac{V_{\mathrm{ref}}}{(2^{N/2}+\frac{R_1+2R_{\mathrm{ON}}+2R_C}{R_2})*(2^{N/2}-1)}*\frac{R_1+2R_{\mathrm{ON}}+2R_C}{R_2}---\left(9\right)$

从表达式(8)和表达式(9)可以看出，只要主串单个电阻R1、开关等效电阻R_ON、从串单个电阻R2和补偿电阻R_C，四者之间满足表达式：

R₂＝R₁+2R_ON+2R_C   (10)

这样，主串跳变与从串跳变就具有相同的LSB。从表达式(10)可以看出，补偿电阻R_C的引入削弱了R_ON的匹配作用，等效电阻R_ON可以进一步减小，较小的R_ON可以选取更大的宽长比的MOS管来，MOS管的沟道变长，宽度变宽，在制造工艺上，是非常利于准确实现的。

根据表达式(7)所示，MOS管的等效电阻会随着DAC传输电压的不同发生变化，如果单纯通过改变不同传输电压下MOS管的宽长来完成式(5)的匹配，那么势必会造成传输电压从0～Vref的范围内，MOS开关管的宽长比的跨度会非常大，实际电路设计中非常不容易把握。在增加了补偿电阻后，R_ON的阻值减小，需要MOS开关管在全电压输出范围内宽长比的变化范围也减小，电路设计更易实现。

图5是一种电阻补偿的14bit DAC电路结构示意图，也就是这种电阻补偿的DAC设计方法不仅适用于简单的4bit DAC，它也同样适用于其它位数的DAC，而且DAC的位数越高，该设计方法的优势就越明显。

综上所述，补偿电阻的增加使得主串电阻、从串电阻以及MOS开关管的等效电阻之间更易完成匹配，不仅保证了DAC在0～Vref的电压输出范围内具有良好的线性度，而且一定程度上可以减少芯片面积，节约设计成本。

Claims (2)

1.一种电阻补偿的DAC电路，其特征在于，所述电路结构包括主电阻串，主串开关，补偿电阻，从电阻串，从串开关，主串解码器和从串解码器七部分组成，主电阻串电阻（R₁）~（R_M），由M个串联电阻组成，主电阻串的一端接参考电压（Vref），主电阻串的另一端接地，每个主串电阻的一端均有一个开关与其相接，主串开关（S₀）~（S_M），共有M+1个开关构成，主串所有开关的另一端，偶数标记开关（S₀）、（S₂）……(S_M)的另一端相接，并与第二补偿电阻（R_C2）的一端相接，奇数标记开关（S₁）、（S₃）……(S_M-1)的另一端相接，并与第一补偿电阻（R_C1）的一端相接，第一补偿电阻（R_C1）的另一端接从电阻串的一端，第二补偿电阻（R_C2）的另一端接从电阻串的另一端，从电阻串电阻（R’₁）~（R’_N-1），由N-1个串联电阻组成，每个从串电阻的一端均有一个开关与其相接，从串开关（T₀）~（T_N-1），共有N个开关构成，从串开关中所有开关的另一端相接，并接到输出端（Vout），DAC的位数为Z且Z为偶数，数字控制位低Z/2个控制位（I₁）~（I_Z/2）控制从串解码器，产生N个控制码输出（D₀）~（D_N-1）分别用于控制从串开关（T₀）~（T_N-1）的开启与关断，数字控制位高Z/2个控制位（I_Z/2+1）~（I_Z）控制主串解码器产生M+1个控制码输出（C₀）~（C_M）分别用于控制主串开关（S₀）~（S_M）的开启与关断。

2.根据权利要求1所述的一种电阻补偿的DAC电路，其特征在于，所述的DAC的位数Z，即Z bit DAC与所述的M个电阻，M+1个开关，以及N-1个电阻，N个开关，Z与M、N之间满足关系式： M=N=2^Z/2（Z≥4，且Z为偶数）。