CN102354246A - 一种有源箝位电路 - Google Patents

Abstract

本发明属于集成电路技术领域，公开了一种有源箝位电路，具体包括：一限流电阻、第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管和一恒流源，其中，恒流源和第二NMOS晶体管、第一PMOS晶体管的尺寸确定了电路的箝位点稳定值。本发明的箝位电路克服了传统齐纳二极管箝位电路的缺陷，电路结构简单，可精确调节箝位点电压的稳定值，版图面积小，无需额外光刻板和工艺流程，成本低，可广泛应用于模拟或数模混合集成电路中。

Description

一种有源箝位电路

技术领域

本发明属于集成电路技术领域，具体涉及一种有源箝位电路的设计。

背景技术

箝位电路广泛用于各种模拟集成电路和数模混合信号集成电路中。传统的箝位电路多采用齐纳二极管实现，具体如图1所示，其中Vi为输入电压，Vo为输出电压，R1一端接Vi的正向端，另一端接Vo的正向端，齐纳二极管的负极接Vo的正向端，另一端接Vo的负向端。

传统的齐纳二极管箝位电路，有一下几个方面的缺陷：①一旦工艺选定之后，齐纳管的反向击穿电压随即确定，亦即箝位电压固定，无法调节；②存在齐纳噪声，不适用于低噪声应用；③片上集成时，齐纳管的面积较大，需要额外的光刻板和工艺流程，增加了成本；④齐纳管易受温度的影响，直接影响了箝位电压点的精度。

发明内容

本发明的目的是为了解决传统的二极管箝位电路存在的上述缺陷，提出了一种有源箝位电路。

本发明的技术方案是：一种有源箝位电路，其特征在于，包括：一限流电阻、第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管和一恒流源，其中，

所述限流电阻，包括第一端子，用于接收一输入信号，以及第二端子，用于输出一输出信号；

所述第一NMOS晶体管的漏极连接于所述限流电阻的第二端子，栅极接所述第一PMOS管的漏极，源极和衬底耦接至接地点；

所述第二NMOS晶体管的栅极和漏极连接于所述限流电阻的第二端子，源极接所述第一PMOS管的源极，衬底耦接至接地点；

所述第一PMOS管的栅极耦接至接地点，衬底接外部电源；

所述恒流源，包括一正向端子，接所述第一NMOS晶体管的栅极，一负向端子，耦接至接地点。

进一步的，所述恒流源包括第三NMOS晶体管、第四NMOS晶体管和电流源，其中，

所述第三NMOS晶体管的漏极作为所述恒流源的正向端子，栅极接电流源的负向端子，源极和衬底耦接至接地点；

所述第四NMOS晶体管栅极和漏极接电流源的负向端子，源极和衬底耦接至接地点；

电流源的正向端子接外部电源。

本发明的有益效果：本发明的箝位电路克服了传统齐纳二极管箝位电路的缺陷，电路结构简单，可精确调节箝位点电压的稳定值，版图面积小，无需额外光刻板和工艺流程，成本低，可广泛应用于模拟或数模混合集成电路中。

附图说明

图1为传统齐纳二极管箝位电路示意图。

图2为本发明的箝位电路结构示意图。

图3为本发明的箝位电路原理图。

图4为本发明的箝位电路输出信号的稳定值为3V的仿真波形图。

图5为本发明的箝位电路输出信号的稳定值为3.5V的仿真波形图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

本发明的有源箝位电路的结构示意图如图2所示，包括：NMOS管MN1、MN2、PMOS管MP1、限流电阻R0和恒流源I。其中，电阻R0起限流作用；恒流源I和MN2、MP1的尺寸确定了电路的箝位点稳定值。

具体连接关系如下：

电阻R0第一端子接收输入信号Vin，第二端子，用于输出一输出信号Vout；

NMOS管MN1的漏极接Vout，栅极接PMOS管MP1的漏极，源极和衬底耦接至接地点VSS；

NMOS管MN2的栅极和漏极接Vout，源极接MP1的源极，衬底耦接至接地点VSS；

PMOS管MP1的栅极耦接至接地点VSS，源极接MN2的源极，漏极接MN1的栅极，衬底接外部电源；

这里，恒流源I以简单的电流镜为实例，具体如图3所示，包括NMOS管MN3、MN4和电流源Ib，具体连接关系如下：NMOS管MN3的漏极接MN1的栅极，栅极接电流源Ib的负向端子，源极和衬底耦接至接地点VSS；MN4的栅极和漏极接Ib的负向端子，源极和衬底耦接至接地点VSS，电流源的正向端子接外部电源。

分别以下几个方面阐述本发明的要点。

(1)本发明的稳定值可调的有源箝位电路的工作原理说明：

当Vin低于设定的稳定值时，NMOS管MN1、MN2、PMOS管MP1都没有导通，电路没有电流流过，此时

V_out＝V_in    式(1)

由式(1)可知，Vout随着Vin升高而升高。当Vout接近于设定的稳定值时，MN2和MP1逐渐导通，由于流过电路的电流是恒定的，MN1的栅极电压开始升高，MN1逐渐导通，箝住Vout，使Vout不随Vin变化，实现箝位的功能。

(2)稳定值的设定说明

当Vout被箝住后，易得到：

V_out＝VSS+V_GS(MN2)+|V_GS(MP1)|    式(2)

这里，VSS表示接地点VSS的相对地电位，V_GS(MN2)表示NMOS管MN2的栅源电压，V_GS(MP1)表示PMOS管MP1的栅源电压。此时，整个电路的电流将随Vin升高而增加，增加的电流I2通过MN1流出，而MN2、MP1和电流源支路的电流仍然保持为I1。故有：

I_d(MN2)＝-I_d(MP1)＝I1    式(3)

忽略沟道长度调制效应，有：

$I_{d\left(\mathrm{MN}2\right)}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MN}2}{(V_{\mathrm{GS}\left(\mathrm{MN}2\right)}-V_{\mathrm{THN}})}^2$ 式(4)

$I_{d\left(\mathrm{MN}1\right)}=-\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MP}1}{\left(\right|V_{\mathrm{GS}\left(\mathrm{MP}1\right)}|-|V_{\mathrm{THP}}\left|\right)}^2$ 式(5)

其中，μ是载流子迁移率，C_ox是单位面积的栅氧化层电容，V_THN表示NMOS管的阀值电压，V_THP表示PMOS管的阀值电压。

易得到：

$V_{\mathrm{GS}\left(\mathrm{MN}2\right)}=\sqrt{\frac{{2I}_{d\left(\mathrm{MN}2\right)}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MN}2}}}+V_{\mathrm{THN}}=\sqrt{\frac{2I1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MN}2}}}+V_{\mathrm{THN}}$ 式(6)

$\left|V_{\mathrm{GS}\left(\mathrm{MP}1\right)}\right|=\sqrt{\frac{2(-I_{d\left(\mathrm{MP}1\right)})}{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MP}1}}}+\left|V_{\mathrm{THP}}\right|=\sqrt{\frac{2I1}{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MP}1}}}+\left|V_{\mathrm{THP}}\right|$ 式(7)

根据式(2)、(6)、(7)可得到：

$V_{\mathrm{out}}=\mathrm{VSS}+\sqrt{\frac{2I1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MN}2}}}+V_{\mathrm{THN}}+\sqrt{\frac{2I1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MP}1}}}+\left|V_{\mathrm{THP}}\right|$ 式(8)

由式(8)可知，当Vout被箝住后，I1是恒定的，V_THN和|V_THP|也是恒定的，Vout只与MN2、MP1的宽长比有关。通过合理的设置MN2和MP1的宽长比即可得到需要的稳定值。

(3)恒流源的设计说明

由(2)中的分析可知，I1越稳定越好，因此需要考虑器件的沟道长度调制效应。在本发明中，恒流源采用简单的电流镜结构为实例，设定MN3和MN4的宽长比相等，则

$I1=\mathrm{Ib}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MN}3\backslash 4}{(V_{\mathrm{GS}(\mathrm{MN}3\backslash 4)}-V_{\mathrm{THN}})}^2(1+\mathrm{\λ}{V}_{\mathrm{DS}(\mathrm{MN}3\backslash 4)})$ 式(9)

其中，λ是沟道调制系数。

L越大，λ越小。因此，为了使电流源更稳定，MN3和MN4的沟道长度L应设计的较大，为了保持器件的电流能力，W也应按比例增大。

由于I_d(MN2)＝I_d(MP1)＝I1，所以也需要考虑MN2和MP1的沟道调制效应，同上分析，MN2和MP1的沟道长度L也应该设计的比较大，尽量使沟道长度调制效应降低。

(4)PMOS管MP1的设计说明

Vin升高，MN1的栅极电压也会有一定幅度的增加，即MP1的漏极有一定幅度的增加，若V_D(MP1)＞|V_THP|，则MP1将从饱和区进入线性区。由(3)中分析可知，为了使流过的电流更稳定，MP1的沟道长度L应该设计的较大以降低沟道调制效应，同时要保持MP1工作在饱和区。所以需要使MP1的阀值电压设计的大一些，考虑体效应，阀值电压V_TH为：

$V_{\mathrm{TH}}=V_{\mathrm{TH}0}+\mathrm{\γ}(\sqrt{|2{\mathrm{\φ}}_F+V_{\mathrm{SB}}|}-\sqrt{\left|2{\mathrm{\φ}}_F\right|})$ 式(10)

其中，φ_F代表衬底的费米势，γ为体效应系数，V_SB为源衬电势差。

由式(10)可知，增大V_SB可增加器件的阀值电压，所以本发明中，将MP1的衬底电压接相对高的电平VCC，在一定程度上增加|V_THP|，保持MP1工作在饱和区。

(5)NMOS管MN1的设计说明

输出电压被箝位在设定的稳定值后，Vin升高，电阻R0将承受更大的电压差，流过的电流也将增加，由于MN2、MP1和电流源支路的电流是恒定的，所以增加的电流将通过MN1流向VSS，因此MN1的设计，需要考虑其流过较大的电流，所以MN1的沟道长度L要设计的较小，W相对大一些。

本发明的箝位电路的输出信号的稳定值为3V和3.5V时的仿真波形图分别如图4和图5所示，从图可以看出，本发明电路的输出箝位点电压与设定的稳定值一致，精度高，信号非常稳定。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种有源箝位电路，其特征在于，包括：一限流电阻、第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管和一恒流源，其中，

所述限流电阻，包括第一端子，用于接收一输入信号，以及第二端子，用于输出一输出信号；

所述第一NMOS晶体管的漏极连接于所述限流电阻的第二端子，栅极接所述第一PMOS管的漏极，源极和衬底耦接至接地点；

所述第二NMOS晶体管的栅极和漏极连接于所述限流电阻的第二端子，源极接所述第一PMOS管的源极，衬底耦接至接地点；

所述第一PMOS管的栅极耦接至接地点，衬底接外部电源；

所述恒流源，包括一正向端子，接所述第一NMOS晶体管的栅极，一负向端子，耦接至接地点。

2.根据权利要求1所述的有源箝位电路，其特征在于，所述恒流源包括第三NMOS晶体管、第四NMOS晶体管和电流源，其中，

所述第三NMOS晶体管的漏极作为所述恒流源的正向端子，栅极接电流源的负向端子，源极和衬底耦接至接地点；

所述第四NMOS晶体管栅极和漏极接电流源的负向端子，源极和衬底耦接至接地点；

电流源的正向端子接外部电源。

Images