CN101494445A - 箝位电路及其内部的组合电路 - Google Patents
箝位电路及其内部的组合电路 Download PDFInfo
- Publication number
- CN101494445A CN101494445A CNA2008100047267A CN200810004726A CN101494445A CN 101494445 A CN101494445 A CN 101494445A CN A2008100047267 A CNA2008100047267 A CN A2008100047267A CN 200810004726 A CN200810004726 A CN 200810004726A CN 101494445 A CN101494445 A CN 101494445A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- resistor
- transistor seconds
- clamp circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种箝位电路包含第一晶体管、第二晶体管和分压电路。所述第一晶体管的源极连接到参考电压,而其漏极经过电流源接地。所述第二晶体管的栅极连接到所述第一晶体管的栅极和漏极,而其漏极接地。所述分压电路分别连接到输入电压节点、输出电压节点和所述第二晶体管的源极,以提供箝位电压。
Description
技术领域
本发明涉及一种箝位电路,尤其涉及一种高精准度的箝位电路。
背景技术
箝位电路是一种将具有大输入范围的输入电压转换成固定输出电压的电路。图1是常规箝位电路。所述箝位电路10包含第一电阻器R1、第二电阻器R2、第三电阻器R3和齐纳二极管(zener diode)D1。所述第一电阻器R1分别连接到输入电压和所述第二电阻器R2的一端。所述第二电阻器R2的另一端连接到所述第三电阻器R3的一端,并作为输出电压节点。所述第三电阻器R3的另一端接地。所述齐纳二极管D1的阴极连接到所述第一电阻器R1和所述第二电阻器R2的接点,而其阳极接地。
当所述输入电压超过阈值,使所述第一电阻器R1和所述第二电阻器R2的接点的电压超过所述齐纳二极管D1的击穿电压时,所述齐纳二极管D1导通,而所述箝位电路10进入工作状态。在工作状态下,所述齐纳二极管D1工作于反向击穿状态,因此其阴极的电压被固定在定值Vclamp,而所述输出电压的值为当所述输入电压增大时,其多余的电压增加在所述第一电阻器R1上,而其多余的电流通过所述齐纳二极管D1流到地面,因此所述输出电压值仍可固定在定值。
然而,所述箝位电路10受所述输入电压的精确度和所述齐纳二极管D1的工艺变化的限制,因此其输出电压较难控制。此外,所述箝位电路10在不同温度下,其输出电压值也会有较大的差异,因此不适合应用于要求高精准度的电路。
发明内容
本发明的一实施例的箝位电路包含第一晶体管、第二晶体管和分压电路。所述第一晶体管的源极连接到参考电压,而其漏极经过电流源接地。所述第二晶体管的栅极连接到所述第一晶体管的栅极和漏极,而其漏极接地。所述分压电路分别连接到输入电压节点、输出电压节点和所述第二晶体管的源极,以提供箝位电压。
本发明的一实施例的应用于箝位电路的组合电路包含第一晶体管和第二晶体管。所述第一晶体管的源极连接到参考电压,而其漏极经过电流源接地。所述第二晶体管的栅极连接到所述第一晶体管的栅极和漏极,其漏极接地,而其源极连接到所述分压电路。
附图说明
图1显示常规箝位电路;
图2显示本发明的一实施例的箝位电路;以及
图3显示本发明的另一实施例的箝位电路。
具体实施方式
图2显示本发明的一实施例的箝位电路。所述箝位电路20包含分压电路21和组合电路22。所述分压电路21包含第一电阻器R1、第二电阻器R2和第三电阻器R3。所述组合电路22包含第一晶体管M1和第二晶体管M2。所述第一电阻器R1的一端连接到输入电压节点。所述第二电阻器R2的一端连接到所述第二晶体管M2的源极和所述第一电阻器R1的另一端。所述第三电阻器R3的一端连接到输出电压节点和所述第二电阻器R2的另一端,而其另一端接地。所述第一晶体管M1的源极连接到参考电压Vref,而其漏极经过电流源23接地。所述第二晶体管M2的栅极连接到所述第一晶体管M1的栅极和漏极,而其漏极接地。所述第一晶体管M1的尺寸比例近似于所述第二晶体管M2的尺寸比例,因此所述第一晶体管M1的电压阈值Vth1近似于所述第二晶体管M2的电压阈值Vth2。
当所述输入电压低于阈值,所述第二晶体管M2不导通,此时输出电压等于然而,当所述输入电压逐渐增加而超过阈值时,所述第二晶体管M2的源极电压值将大于所述参考电压Vref时,而使所述第二晶体管M2导通。此时,所述箝位电路20将进入工作状态。在工作状态下,由于所述第一晶体管M1的电压阈值Vth1近似于所述第二晶体管M2的电压阈值Vth2,因此所述第二晶体管M2的源极电压值Vclamp近似于所述参考电压Vref,而使得所述输出电压固定在
优选地,所述第二晶体管M2的漏极可经过第四电阻器R4接地,如图3所示,其中所述第四电阻器R4用以模拟所述电流源23的跨压,而使得Vclamp的值较近似于所述参考电压Vref。
所述参考电压Vref是来自芯片的内部稳定电压,因此其可提供较精准的电压值,而使得所述箝位电路20的输出箝位电压较易被控制。再者,由于所述参考电压Vref与温度变化的关系和所述组合电路22与温度变化的关系相反,因此可抵销温度变化所造成的输出电压值漂移。
以上已揭示本发明的技术内容和技术特点,然而所属领域的技术人员仍可能基于本发明的教示和揭示而作出种种不背离本发明精神的替换和修改。因此,本发明的保护范围应不限于实施例所揭示的内容,而是应包括各种不背离本发明的替换和修改,并为所附权利要求书涵盖。
Claims (10)
1.一种箝位电路,其特征在于包含:
第一晶体管,其源极连接到参考电压,而其漏极经过电流源接地;
第二晶体管,其栅极连接到所述第一晶体管的栅极和漏极,而其漏极接地;以及
分压电路,其分别连接到输入电压节点、输出电压节点和所述第二晶体管的源极,以提供箝位电压。
2.根据权利要求1所述的箝位电路,其中所述分压电路包含:
第一电阻器,其一端连接到所述输入电压节点;
第二电阻器,其一端连接到所述第二晶体管的源极和所述第一电阻器的另一端;以及
第三电阻器,其一端连接到所述输出电压节点和所述第二电阻器的另一端,而其另一端接地。
3.根据权利要求1所述的箝位电路,其中所述第二晶体管的漏极经过第四电阻器接地。
4.根据权利要求1所述的箝位电路,其实现于单一芯片内。
5.根据权利要求1所述的箝位电路,其中所述参考电压是来自芯片的内部稳定电压。
6.根据权利要求1所述的箝位电路,其中所述第一晶体管的尺寸比例实质上近似于所述第二晶体管的尺寸比例。
7.一种应用于箝位电路的组合电路,其连接到分压电路,特征在于所述组合电路包含:
第一晶体管,其源极连接到参考电压,而其漏极经过电流源接地;以及
第二晶体管,其栅极连接到所述第一晶体管的栅极和漏极,其漏极接地,而其源极连接到所述分压电路。
8.根据权利要求7所述的组合电路,其中所述第二晶体管的漏极经过一电阻器接地。
9.根据权利要求7所述的组合电路,其中所述参考电压是来自芯片的内部稳定电压。
10.根据权利要求7所述的组合电路,其中所述第一晶体管的尺寸比例实质上近似于所述第二晶体管的尺寸比例。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100047267A CN101494445A (zh) | 2008-01-23 | 2008-01-23 | 箝位电路及其内部的组合电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100047267A CN101494445A (zh) | 2008-01-23 | 2008-01-23 | 箝位电路及其内部的组合电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101494445A true CN101494445A (zh) | 2009-07-29 |
Family
ID=40924886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100047267A Pending CN101494445A (zh) | 2008-01-23 | 2008-01-23 | 箝位电路及其内部的组合电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101494445A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102354246A (zh) * | 2011-10-28 | 2012-02-15 | 电子科技大学 | 一种有源箝位电路 |
CN102981548A (zh) * | 2011-09-06 | 2013-03-20 | 上海华虹Nec电子有限公司 | 一种带电流补偿的高压稳压电路 |
CN103853223A (zh) * | 2012-11-28 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的钳位电路 |
-
2008
- 2008-01-23 CN CNA2008100047267A patent/CN101494445A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102981548A (zh) * | 2011-09-06 | 2013-03-20 | 上海华虹Nec电子有限公司 | 一种带电流补偿的高压稳压电路 |
CN102981548B (zh) * | 2011-09-06 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 一种带电流补偿的高压稳压电路 |
CN102354246A (zh) * | 2011-10-28 | 2012-02-15 | 电子科技大学 | 一种有源箝位电路 |
CN103853223A (zh) * | 2012-11-28 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的钳位电路 |
CN103853223B (zh) * | 2012-11-28 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的钳位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103018289B (zh) | 一种电容式湿度传感器 | |
CN104967095A (zh) | 过温保护电路 | |
CN103079322B (zh) | 一种闭环led电流控制电路及电源转换电路 | |
CN101494445A (zh) | 箝位电路及其内部的组合电路 | |
CN101499644B (zh) | 一种低启动电流的欠压保护电路 | |
CN101876671A (zh) | 用于伺服系统中的高精度电流采样电路 | |
CN106961266A (zh) | 电源开启重置电路 | |
CN201846321U (zh) | 一种分段温度补偿基准电路 | |
CN102594312B (zh) | 一种新型的上电复位电路 | |
CN104300949A (zh) | 物联网射频芯片用低电压复位电路 | |
CN101320279B (zh) | 电流产生器 | |
CN203690888U (zh) | 漏电保护插头 | |
US9973185B2 (en) | Cascade switch device and voltage protection method | |
CN106300248A (zh) | 一种电流控制方式的欠压保护电路 | |
US10073935B2 (en) | Simplified zener diode DC spice model | |
CN110749381B (zh) | 一种温度检测电路 | |
CN102063516B (zh) | 双极晶体管仿真方法 | |
CN103811056A (zh) | 非易失性存储器的钳位电路 | |
CN208479168U (zh) | 一种欠压保护电路 | |
US20090174373A1 (en) | Clamp circuit and combinational circuit thereof | |
CN201569695U (zh) | 用于伺服系统中的高精度电流采样电路 | |
CN102035535B (zh) | 低压输入缓冲器电路 | |
CN206557280U (zh) | 一种峰值电压检测电路 | |
CN101776477B (zh) | 光感应装置 | |
CN202502130U (zh) | 功率电路中通过光电耦合隔离采样直流电压的电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090729 |