CN102035535B - 低压输入缓冲器电路 - Google Patents

Abstract

本发明涉及一种低压输入缓冲器电路，它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比，它具有以下特点：1)由于消除了输入管M₁、M₂的体效应影响，本发明电路的输出电压幅度下降仅为3％～5％，而常规输入缓冲器电路的输出电压下降幅度为20％左右；2)由于输入管M₁、M₂的阈值电压V_th不随输入信号的变化而变化，消除了由输入信号引入的线形失真，大幅提高了缓冲器的线形度，本发明电路的无杂散动态范围SFDR可达85dB以上。本发明电路可广泛应用于采用低压深阱CMOS工艺的超高速采样/保持电路。

Description

低压输入缓冲器电路

技术领域

本发明涉及一种常用的低压输入缓冲器电路，特别涉及一种动态性能参数较高的输入缓冲器电路。它直接应用的领域是超高速采样/保持电路领域。

背景技术

近年来，随着A/D转换器采样速率的提高，晶体管尺寸也随之减小，其中的低压缓冲器由于其隔离和驱动作用而大量应用于A/D转换器中。

常规的低压NMOS管输入缓冲器如图1所示。差分输入信号V_in+、V_in-分别经NMOS管M_1a、M_2a射随输出为V_out+、V_out-，电流偏置管M_3a、M_4a的栅极电压由偏置电压端V_bias电压提供。该电路结构简单、易于实现，但它存在两个问题：1)输入差分信号经过缓冲器后，输出差分信号的电压幅度下降20％左右，与当前的低压低幅度的电路设计发展要求不相适应；2)输入管M_1a、M_2a的阈值电压V_th随输入信号的变化而变化，且两个输入管M_1a、M_2a的V_th变化不一致，因此输入管M_1a、M_2a的线形度极差，严重影响缓冲器的动态性能，其动态指标SFDR(无杂散动态范围)不会超过75dB，因而常规的输入缓冲器很难应用于动态性能要求较高的采样/保持电路中。

发明内容

为克服上述常规输入缓冲器电路的电压下降幅度大和SFDR较低的问题，本发明提供一种用于超高速采样/保持电路的低压输入缓冲器电路，且本发明电路结构简单、便于使用。

为实现上述目的，本发明解决上述技术问题所采取的技术方案在于：一种低压输入缓冲器电路，它含有：

一个主缓冲单元，包括：

NMOS晶体管M₁～M₄，其中，M₁的栅极接低压输入缓冲器电路的正输入端V_in+，M₁的漏极接电源V_CC，M₁的源极与M₃的漏极连接在一起，其连接点为低压输入缓冲器电路的正输出端V_out+，M₁的衬底端与NMOS晶体管M₅的源极相接，M₂的栅极接低压输入缓冲器电路的的负输入端V_in-，M₂的漏极接电源V_CC，M₂的源极与M₄的漏极连接在一起，其连接点为低压输入缓冲器电路的负输出端V_out-，M₂的衬底与NMOS晶体管M₆的源极相接，M₃、M₄的栅极均与输入偏置电压端V_bias相接，M₃、M₄的源极与衬底均接地；和

一个辅助缓冲单元，包括：

NMOS晶体管M₅～M₈，其中，M₅的栅极接低压输入缓冲器电路的正输入端V_in+，M₅的漏极接电源V_CC，M₅的源极和衬底与M₇的漏极连接在一起，并与M₁的衬底相接，M₆的栅极接低压输入缓冲器电路的的负输入端V_in-，M₆的漏极接电源V_CC，M₆的源极和衬底与M₈的漏极连接在一起，并与M₂的衬底相接，M₇、M₈的栅极接均与输入偏置电压端V_bias相接，M₇、M₈的源极与衬底均接地。

所述NMOS晶体管M₁、M₂、M₅、M₆均为深阱NMOS管，所述NMOS管M₃、M₄、M₇、M₈均为常规NMOS管。

有益效果：

本发明的一种低压输入缓冲器电路，包括一个主缓冲单元和一个辅助缓冲单元，与常规的低压输入缓冲器电路相比，它具有以下特点：

1.由于本发明电路中的输入管M₁、M₂的衬底与源极间的电压差值很小，不超过20mV，因而M₁和M₂的体效应影响非常小，消除了输入管M₁、M₂的体效应影响，使本发明电路的输出电压幅度下降仅为3％～5％，而常规输入缓冲器电路的输出电压下降幅度一般为20％左右。

2.由于本发明电路中的输入管M₁、M₂的阈值电压V_th不随输入信号的变化而变化，消除了由于输入信号引入的线形失真，大幅提高了缓冲器的线形度，本发明电路的无杂散动态范围SFDR可达85dB以上，而常规输入缓冲器电路的SFDR一般不超过75dB。

附图说明

图1是常规的低压输入缓冲器电路的电路原理图；

图2是本发明的低压输入缓冲器电路的电路图。

具体实施方式

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

本发明具体实施的具有电压幅度下降较小和动态性能较高的缓冲器电路的电路图如图2所示。它由一个主缓冲单元和一个辅助缓冲单元组成。主缓冲单元包括：NMOS管M₁～M₄，此单元作为主缓冲电路，输入信号经输入管M₁和M₂射随输出。辅助缓冲单元包括：NMOS管M₅～M₈，此单元作为辅助缓冲电路，为主缓冲单元中的输入管M₁和M₂的衬底提供偏置电压，此偏置电压能跟随输入信号的变化而变化。

图2中的具体连接关系、作用关系与本说明书的发明内容部分相同，此处不再重复。它的工作原理如下：

主缓冲单元电路与常规的缓冲电路形式一样。由于标准NMOS管的衬底电压一般全都接到地上的原因，输入管M₁和M₂采用深阱NMOS管，其衬底电压可以接不同电位；辅助缓冲单元电路在结构上与主缓冲单元电路基本一致，其尺寸关系如下表达式(1)所示：

$\frac{W_{M_5}}{W_{M_1}}=\frac{W_{M_7}}{W_{M_3}}---\left(1\right)$

其比值一般为5％～10％，其中W为管子的栅极宽度，M₁和M₂的尺寸相同，M₃和M₄的尺寸相同，M₅和M₆的尺寸相同，M₇和M₈的尺寸相同。辅助缓冲单元中M₅的源极电压和M₆的源极电压同样能分别跟随差分输入信号V_in+和V_in-的变化，且M₅和M₆的源极分别与M₁和M₂的衬底相接，所以M₁或M₂的源极与衬底间的电压差值V_sb很小，不超过20mV。

在体效应存在的情况下，NMOS管的阈值电压V_th的表达式如(2)所示：

其中，在管子尺寸固定情况下，V_th0和

为恒定值，V_sb是NMOS管的源极到衬底间的电压差。差分输出信号表达式如(3)所示：

如上所述，图1中的常规缓冲器中的管M₁和M₂的衬底电压接地上，则输入管的V_in＝V_th+V_sb，即

因此V_sb是输入信号V_in的单调递增函数，所以在(3)式中，当[(V_in+)-(V_in-)]＞0时，

其中

的绝对值为[(V_in+)-(V_in-)]的绝对值的20％左右，即常规输入缓冲器的输出电压幅度下降20％。而在本发明输入缓冲器电路中，输入管M₁或M₂的源极到衬底间的电压差V_sb约为20mV，则在(3)式中，[(V_out+)-(V_out-)]≈[(V_in+)-(V_in-)]，同时由于寄生耦合的影响，缓冲器的输出电压幅度下降3％～5％。

如上所述，在常规低压输入缓冲器中，当输入管M₁和M₂的输入信号为不相等的差分信号时，式(2)中的V_th会随着输入信号的变化而变化，且M₁和M₂的阈值电压V_th变化不一致，则式(3)中的差分输出(V_out+)-(V_out-)的线形度会随着不同差分输入信号幅度的变化而变化，降低了缓冲器的动态性能，SFDR一般不超过75dB。而在本发明的缓冲器电路中，输入管M₁和M₂的阈值电压V_th不随输入信号的变化而变化，消除了由输入信号带来的线形失真，同时输出端与衬底隔离，大大提高了缓冲器的线形度，动态性能SFDR可以达85dB以上。

本发明电路相较常规低压输入缓冲器电路，增加了一个辅助缓冲器单元，具有输出电压幅度下降较低和动态性能较高的优点，而广泛应用于低压CMOS电路中，特别是动态性能要求较高的超高速采样/保持电路中。

本发明的制造工艺为深阱0.18μm CMOS工艺。

本发明电路中的NMOS管的基本参数为：

所述NMOS晶体管M₁、M₂、M₅、M₆均为深阱NMOS管，NMOS管M₃、M₄、M₇、M₈均为常规NMOS管。

其中，M₁、M₂、M₅、M₆的栅的长度：0.22μm；

M₁、M₂的栅的宽度：60μm～150μm；

M₅、M₆的栅的宽度：6μm～15μm；

M₃、M₄、M₇、M₈的栅的长度：0.3μm～0.7μm；

M₃、M₄的栅的宽度：120μm～300μm；

M₇、M₈的栅的宽度：12μm～30μm。

Claims (2)

1.一种低压输入缓冲器电路，其特征在于包括：

一个主缓冲单元，包括：

NMOS晶体管M₁～M₄，其中，M₁的栅极接低压输入缓冲器电路的正输入端V_in+，M₁的漏极接电源V_CC，M₁的源极与M₃的漏极连接在一起，其连接点为低压输入缓冲器电路的正输出端V_out+，M₁的衬底端与NMOS晶体管M₅的源极相接，M₂的栅极接低压输入缓冲器电路的的负输入端V_in-，M₂的漏极接电源V_CC，M₂的源极与M₄的漏极连接在一起，其连接点为低压输入缓冲器电路的负输出端V_out-，M₂的衬底与NMOS晶体管M₆的源极相接，M₃、M₄的栅极均与输入偏置电压端V_bias相接，M₃、M₄的源极与衬底均接地；和

一个辅助缓冲单元，包括：

NMOS晶体管M₅～M₈，其中，M₅的栅极接低压输入缓冲器电路的正输入端V_in+，M₅的漏极接电源V_CC，M₅的源极和衬底与M₇的漏极连接在一起，并与M₁的衬底相接，M₆的栅极接低压输入缓冲器电路的的负输入端V_in-，M₆的漏极接电源V_CC，M₆的源极和衬底与M₈的漏极连接在一起，并与M₂的衬底相接，M₇、M₈的栅极接均与输入偏置电压端V_bias相接，M₇、M₈的源极与衬底均接地。

2.根据权利要求1所述的低压输入缓冲器电路，其特征在于所述NMOS晶体管M₁、M₂、M₅、M₆均为深阱NMOS管，所述NMOS管M₃、M₄、M₇、M₈均为常规NMOS管。

Images