CN101867363B - 具有稳定差分共模电压的lvds驱动电路 - Google Patents
具有稳定差分共模电压的lvds驱动电路 Download PDFInfo
- Publication number
- CN101867363B CN101867363B CN2010101822503A CN201010182250A CN101867363B CN 101867363 B CN101867363 B CN 101867363B CN 2010101822503 A CN2010101822503 A CN 2010101822503A CN 201010182250 A CN201010182250 A CN 201010182250A CN 101867363 B CN101867363 B CN 101867363B
- Authority
- CN
- China
- Prior art keywords
- voltage
- emitter
- collector electrode
- meet
- base stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种具有稳定差分共模电压的LVDS驱动电路,它包括一个电压偏置单元、一个输入放大单元和一个输出驱动单元。与常规的LVDS驱动电路相比,它具有以下特点:1)在输出驱动单元中,从第二电源VDD到地之间减少了一个二极管的电压降,使输出驱动单元能在更低的电源电压条件下工作;2)从电路总体上减少了两条驱动支路的电流,使本发明电路的功耗大大降低;3)本发明电路的偏置电压具有特定的温度性能,使本发明电路的差分共模电压更加稳定。本发明电路可广泛应用于高速A/D转换器的LVDS输出接口电路。
Description
技术领域
本发明涉及一种低电压差分信号(LVDS)驱动电路,特别涉及一种用于高速A/D转换器输出的具有稳定差分共模电压的LVDS驱动电路。它直接应用的领域是高速A/D转换器的输出接口电路领域。
背景技术
近年来,随着A/D转换器性能的提高,对其输出接口电路的要求越来越高,低电压差分信号(LVDS,Low Voltage Differential Signaling)输出驱动技术由于其传输速度快、信号摆幅小、功耗低、电磁干扰小、抗干扰能力强等优点而广泛应用于高速、高性能A/D转换器中。
常规的LVDS驱动电路如图1所示。它通过NPN晶体管MQ1、MQ2将差分输入信号进行适当放大后,分别传输到NPN晶体管MQ3、MQ4、MQ7和MQ8的基级,然后由MQ4和MQ7射随输出差分信号。流过MN2~MN7的电流都是由输入电流Ibias经MN1镜像复制,其中,输入电流Ibias在-55℃~125℃范围内变化不超过1%。该电路具有高速转换、结构简单和易于实现的特点。但它存在两个问题:1)由于它的偏置电流电路,不能补偿输出三极管MQ4和MQ7的Vbe(基极-发射极电压)在全温范围内的变化,即在-55℃~125℃范围内,其输出的差分共模电压的变化幅度达200mV,因此,该电路的差分共模电压极不稳定,很难满足现在高速低压A/D转换器在-55℃~125℃条件下的工作要求;2)该电路的电源电压为3.3V,驱动电流大,功耗很大,已经不适应现代高速A/D转换器的低压低功耗要求。
发明内容
为克服上述常规LVDS驱动电路的输出共模电压不稳定的问题,本发明提供一种具有稳定差分共模电压的LVDS驱动电路,且本发明电路实现的功耗更低。
为实现上述目的,本发明解决上述技术问题所采取的技术方案在于:一种具有稳定差分共模电压的LVDS驱动电路,它含有:
一个电压偏置单元,包括:
NPN双极晶体管Q1~Q4、电阻R1~R4,其中,Q3的集电极和基极与Q4的基极相接,并与R1的一端相接,Q3的发射极接Q1的集电极,Q4的集电极接R2的一端,Q4的发射极接Q2的集电极,Q2的集电极和基极与Q1的基极相接,连接点为电压偏置单元的偏置电压输出端Vbias,Q1的发射极接R3的一端,Q2的发射极接R4的一端,R1、R2的另一端均接3.3V的第一电源VCC,R3、R4的另一端均接地;
一个输入放大单元,包括:
NPN双极晶体管Q5~Q7、电阻R5~R7,其中,Q6的基极接整个LVDS驱动电路的正输入端VIN+,Q7的基极接整个LVDS驱动电路的负输入端VIN-,Q6的集电极接R6的一端,Q7的集电极接R7的一端,Q6的发射极、Q7的发射极均与Q5的集电极相接,Q5的基极接电压偏置单元的偏置电压输出端Vbias,Q5的发射极接R5的一端,R6、R7的另一端接3.3V第一电源VCC,R5的另一端接地;
一个输出驱动单元,包括:
NPN双极晶体管Q8~Q15、NMOS管N1~N4,其中,Q8和Q10的基极与Q7的集电极相接,Q9和Q11的基极与Q6的集电极相接,Q15的基极、集电极与Q14的基极、Q8的发射极连接在一起,Q12的基极、集电极与Q13的基极、Q11的发射极连接在一起,Q13的集电极与Q10的发射极相接,连接点为整个LVDS驱动电路的正输出端Vout+,Q14的集电极与Q9的发射极相接,连接点为整个LVDS驱动电路的负输出端Vout-,Q13、Q14的发射极与N3的漏极相接,Q12的发射极与N2的漏极相接,Q15的发射极与N4的漏极相接,N2、N3、N4的栅极与N1的漏极、栅极连接在一起,Q8、Q9、Q10和Q11的集电极均接2.25V的第二电源VDD,N1、N2、N3和N4的源极均接地。
所述电压偏置单元的偏置输出电压Vbias为负温度系数电压,在-55℃~125℃范围内,它与NPN双极晶体管Q5的基极-发射极电压Vbe5的差值,即(Vbias-Vbe5)为正的20~120mV。
有益效果:
本发明的一种具有稳定差分共模电压的LVDS驱动电路,包括一个电压偏置单元、一个输入放大单元和一个输出驱动单元,与常规的的LVDS驱动电路相比,它具有以下特点:
1.由于在本发明电路的输出驱动单元中,从第二电源VDD到地之间减少了一个二极管的电压降,使输出驱动单元能在更低的电源电压条件下工作,本发明电路能在更低的2.25V电源电压下工作。
2.本发明电路的电压偏置单元提供静态电压,电压偏置单元的电流较小,仅有100μA,电压偏置单元的功耗为0.33mW;在本发明电路的输出驱动单元中,由于减少了2条驱动支路,输出驱动单元的电流从常规电路的3.9mA减少到3.3mA,同时,第二电源VDD为2.25V,因此输出驱动单元节省功耗达5.445mW。由此可知,本发明电路的整体电路功耗为9.85mW,比常规的LVDS电路节省了功耗5.115mW。
3.本发明电路的电压偏置单元中,其偏置电压Vbias具有负温度系数电压,使输入放大单元中的输出共模电压与输出驱动管Q9、Q10的Vbe在-55℃~125℃范围内的变化一致,在不额外增加共模反馈电路的情况下,本发明电路输出的差分输出共模电压在-55℃~125℃范围内更加稳定。在1Gb/s输出速率、-55℃~125℃范围的条件下,常规的LVDS驱动电路的差分共模电压的变化幅度超过200mV,而本发明的LVDS驱动电路的差分共模电压的变化幅度不超过3mV。
附图说明
图1是常规的LVDS驱动电路的电路图;
图2是本发明具体实施的具有稳定差分共模电压的LVDS驱动电路的电路图。
具体实施方式
本发明的具体实施方式不仅限于下面的描述,现结合附图加以进一步说明。
本发明具体实施的具有稳定差分共模电压的LVDS驱动电路的电路图如图2所示。它由一个电压偏置单元、一个输入放大单元和一个输出驱动单元组成。电压偏置单元包括:NPN双极晶体管Q1~Q4、电阻R1~R4,此单元作为电压偏置电路,为输入放大单元中的Q5提供具有负温度系数的偏置电压。输入放大单元包括:NPN双极晶体管Q5~Q7、电阻R5~R7,此单元作为输入放大级,对输入差分信号Vin+、Vin-进行放大,差分电压放大幅度为2~4倍;该输入放大单元的转换速率达1Gb/s以上。输出驱动单元包括:NPN双极晶体管Q8~Q15、NMOS管N1~N4,此单元作为输出驱动级,由Q9和Q10射随输出差分信号Vout+、Vout-。
图2中的具体连接关系、作用关系与本说明书的发明内容部分相同,此处不再重复。它的工作原理如下:
电压偏置单元的工作电流较小,仅有100μA。其偏置电压Vbias的表达式如下:
Vbias=VCC-I×R1-Vbe4 (1)
其中,流过电阻R1的电流I为:
电路设计中,Q3与Q4的参数相同,Q1与Q2参数相同,R1与R2参数相同。三极管Q1和Q4的Vbe是负温度系数电压,电阻R1~R7都采用负温度系数的多晶电阻。由表达式(2)可得,I为正温度系数电流。优化电阻R1和R3的阻值,Q1和Q4的发射极面积,使电压偏置单元中的输出偏置电压Vbias为负温度系数电压,在-55℃~125℃范围内,它与NPN双极晶体管Q5的基极-发射极电压Vbe5的差值,即Vbias-Vbe5为正的20~120mV。这样,使输入放大级的输出电压为负温度系数电压,去补偿Q9和Q10的Vbe在-55℃~125℃范围内的变化。
输出共模电压Vo的表达式为:
其中,流过输入放大单元中Q5的电流I1的表达式如(4)所示:
电路设计中,Q6与Q7参数相同,R6与R7参数相同,Q9和Q10参数相同。流过N2~N4的电流都是由输入电流Ibias经N1镜像复制,其中,输入电流Ibias在-55℃~125℃范围内变化不超过1%。
由于(Vbias-Vbe5)是正温度系数电压,由(4)式可得,I1是正温度系数电流。当I1的正温度系数较大时,I1*R6/2为正温度系数电压,流过N3的电流在-55℃~125℃范围内变化不超过1%的情况下,当具有正温系数的I1*R6/2完全补偿具有负温度系数的Vbe9时,差分输出共模电压VO就不会随温度变化而变化。
本发明电路的电压偏置单元提供静态电压,电压偏置单元的电流较小,仅有100μA,电压偏置单元的功耗为0.33mW;在本发明电路的输出驱动单元中,由于减少了2条驱动支路,输出驱动单元的电流从常规电路的3.9mA减少到3.3mA,同时,第二电源VDD为2.25V,因此输出驱动单元节省功耗为5.445mW。由此可得,本发明电路的整体电路功耗为9.85mW,比常规的LVDS电路节省功耗达5.115mW。
因此,本发明电路在不引入共模反馈电路的情况下能输出具有稳定的差分共模电压,且具有低压低功耗的优点,大大提高了信号的传输性能。本发明的LVDS驱动电路已成功应用于8位1GSPS A/D转换器中。其测试结果显示,该A/D转换器完全满足其指标要求,而常规的LVDS驱动电路却难以满足如此高速、低压A/D转换器在-55℃~125℃条件下工作的要求。
本发明的制造工艺为常规的硅栅N阱0.35μm BiCMOS工艺。
本发明电路中的NPN双极晶体管、NMOS管的基本参数为:
NMOS管的阈值电压VT:0.45~0.65V;
NPN双极晶体管的基极-发射极电压Vbe:0.7~0.9V。
电阻R1~R7均为常规的负温度系数的多晶电阻,其中,R1的电阻值:20kΩ~35kΩ;
R2的电阻值:5kΩ~15kΩ;R3、R4的电阻值:2kΩ~4kΩ;R5电阻值:150Ω~250Ω;
R6、R7的电阻值:1kΩ~2kΩ。
Q1、Q2的发射区面积:0.3μm2~0.5μm2;
Q3、Q4的发射区面积:0.2μm2~0.3μm2;
Q5的发射区面积:0.2μm2~0.3μm2;
Q12、Q15的发射区面积:0.09μm2~0.15μm2。
Claims (2)
1.一种具有稳定差分共模电压的LVDS驱动电路,其特征在于包括:
一个电压偏置单元,包括:
NPN双极晶体管Q1~Q4、电阻R1~R4,其中,Q3的集电极和基极与Q4的基极相接,并与R1的一端相接,Q3的发射极接Q1的集电极,Q4的集电极接R2的一端,Q4的发射极接Q2的集电极,Q2的集电极和基极与Q1的基极相接,连接点为电压偏置单元的偏置电压输出端Vbias,Q1的发射极接R3的一端,Q2的发射极接R4的一端,R1、R2的另一端均接3.3V的第一电源VCC,R3、R4的另一端均接地;
一个输入放大单元,包括:
NPN双极晶体管Q5~Q7、电阻R5~R7,其中,Q6的基极接整个LVDS驱动电路的正输入端VIN+,Q7的基极接整个LVDS驱动电路的负输入端VIN-,Q6的集电极接R6的一端,Q7的集电极接R7的一端,Q6的发射极、Q7的发射极均与Q5的集电极相接,Q5的基极接电压偏置单元的偏置电压输出端Vbias,Q5的发射极接R5的一端,R6、R7的另一端接3.3V第一电源VCC,R5的另一端接地;
一个输出驱动单元,包括:
NPN双极晶体管Q8~Q15、NMOS管N1~N4,其中,Q8和Q10的基极与Q7的集电极相接,Q9和Q11的基极与Q6的集电极相接,Q15的基极、集电极与Q14的基极、Q8的发射极连接在一起,Q12的基极、集电极与Q13的基极、Q11的发射极连接在一起,Q13的集电极与Q10的发射极相接,连接点为整个LVDS驱动电路的正输出端Vout+,Q14的集电极与Q9的发射极相接,连接点为整个LVDS驱动电路的负输出端Vout-,Q13、Q14的发射极与N3的漏极相接,Q12的发射极与N2的漏极相接,Q15的发射极与N4的漏极相接,N2、N3、N4的栅极与N1的漏极、栅极连接在一起,Q8、Q9、Q10和Q11的集电极均接2.25V的第二电源VDD,N1、N2、N3和N4的源极均接地。
2.根据权利要求1所述的具有稳定差分共模电压的LVDS驱动电路,其特征在于所述电压偏置单元的偏置输出电压Vbias为负温度系数电压,在-55℃~125℃范围内,它与NPN双极晶体管Q5的基极-发射极电压Vbe5的差值,即(Vbias-Vbe5)为正的20~120mV。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101822503A CN101867363B (zh) | 2010-05-25 | 2010-05-25 | 具有稳定差分共模电压的lvds驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101822503A CN101867363B (zh) | 2010-05-25 | 2010-05-25 | 具有稳定差分共模电压的lvds驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101867363A CN101867363A (zh) | 2010-10-20 |
CN101867363B true CN101867363B (zh) | 2012-05-02 |
Family
ID=42958947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101822503A Expired - Fee Related CN101867363B (zh) | 2010-05-25 | 2010-05-25 | 具有稳定差分共模电压的lvds驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101867363B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102457455B (zh) * | 2010-10-26 | 2014-10-15 | 珠海全志科技股份有限公司 | 低压差分信号发送器 |
CN103166627B (zh) * | 2013-04-03 | 2016-08-03 | 中国科学院微电子研究所 | 一种带有共模反馈的低电压差分信号驱动器 |
CN106407138B (zh) * | 2015-07-30 | 2019-07-23 | 炬芯(珠海)科技有限公司 | 一种lvds接口和dsi接口复用电路 |
US9621138B1 (en) * | 2015-11-05 | 2017-04-11 | Nxp B.V. | Slew control using a switched capacitor circuit |
JP7317332B2 (ja) * | 2017-10-19 | 2023-07-31 | ザインエレクトロニクス株式会社 | 送信装置および送受信システム |
CN109842416B (zh) * | 2018-12-31 | 2024-02-23 | 芯动微电子科技(珠海)有限公司 | 发送装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5559966A (en) * | 1992-11-06 | 1996-09-24 | Intel Corporation | Method and apparatus for interfacing a bus that operates at a plurality of operating potentials |
CN1187073A (zh) * | 1996-12-30 | 1998-07-08 | Lg半导体株式会社 | 低功耗输入缓冲器 |
-
2010
- 2010-05-25 CN CN2010101822503A patent/CN101867363B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101867363A (zh) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101867363B (zh) | 具有稳定差分共模电压的lvds驱动电路 | |
CN102820857B (zh) | 宽带高增益跨阻放大器 | |
CN103166627B (zh) | 一种带有共模反馈的低电压差分信号驱动器 | |
CN106357226A (zh) | 功率放大模块 | |
WO2023124276A1 (zh) | 缓冲电路和延时电路 | |
CN102364851A (zh) | 一种用于芯片使能零关断电流的高压转低压电源电路 | |
CN102201807B (zh) | 一种简单的三态输入电路 | |
CN201699683U (zh) | 用于提高数据传输速率的光电耦合电路 | |
CN101714862B (zh) | 一种边沿信号隔离驱动器 | |
CN201341126Y (zh) | 一种电流开关型BiCMOS锁存比较器电路 | |
CN101594136A (zh) | N沟道功率mos管驱动芯片中电流模式电平转换电路 | |
CN102570985A (zh) | 一种用于电力线多载波通信系统的功率放大电路 | |
CN203747789U (zh) | Ecl耦合逻辑门电路 | |
CN201294453Y (zh) | 一种中小功率驱动模块的驱动电路 | |
CN206650647U (zh) | 一种大功率igbt驱动电路 | |
CN102109869A (zh) | 驱动电路 | |
CN202309520U (zh) | 一种用于芯片使能零关断电流的高压转低压电源电路 | |
CN103326675A (zh) | 线性射频功率放大器 | |
CN204794932U (zh) | Pin驱动电路 | |
CN102035535B (zh) | 低压输入缓冲器电路 | |
CN206060708U (zh) | 一种igbt驱动信号传输电路 | |
CN203104402U (zh) | 基于深n阱nmos晶体管的源极跟随器 | |
CN201726372U (zh) | 线性度提高的推挽式射频功率放大器 | |
CN206595978U (zh) | 用反相器与三极管构建的plc晶体管输出端口隔离电路 | |
CN2788453Y (zh) | 绝缘栅双极晶体管门极驱动隔离装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120502 Termination date: 20130525 |