CN203104402U - 基于深n阱nmos晶体管的源极跟随器 - Google Patents

基于深n阱nmos晶体管的源极跟随器 Download PDF

Info

Publication number
CN203104402U
CN203104402U CN 201320108726 CN201320108726U CN203104402U CN 203104402 U CN203104402 U CN 203104402U CN 201320108726 CN201320108726 CN 201320108726 CN 201320108726 U CN201320108726 U CN 201320108726U CN 203104402 U CN203104402 U CN 203104402U
Authority
CN
China
Prior art keywords
well
deep
source
nmos transistor
source follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201320108726
Other languages
English (en)
Inventor
刘松
杨飞琴
吴柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Front Kuantai Technology (beijing) Co Ltd
Original Assignee
Hong Kong China Analog Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong China Analog Technologies Co ltd filed Critical Hong Kong China Analog Technologies Co ltd
Priority to CN 201320108726 priority Critical patent/CN203104402U/zh
Application granted granted Critical
Publication of CN203104402U publication Critical patent/CN203104402U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型提供一种基于深N阱NMOS晶体管的源极跟随器，属于源极跟随器技术领域。该源极跟随器包括电流源和用作输入器件的深N阱NMOS晶体管，其中，所述深N阱NMOS晶体管的体端与源极跟随器的输入端（Vin）连接，以至于使N阱NMOS晶体管的源极与体端之间的电压（Vsb）在输入信号变化的情况下基本保持恒定。该源极跟随器失真小、线性度好，尤其适合于在高速大负载场合应用。

Description

基于深N阱NMOS晶体管的源极跟随器
技术领域
 本实用新型属于源极跟随器技术领域，涉及基于深N阱NMOS晶体管的源极跟随器。
背景技术
基于MOS器件（即MOSFET，也即MOS晶体管）的源极跟随器被广泛应用于各种功能电路中。例如，源极跟随器通常可以用作高速输入缓冲，它电路结构简单，源极跟随器可以提供高输入阻抗、低输出阻抗和宽信号带宽；相比于基于闭环驱动的运算放大器，源极跟随器不存在稳定性问题。因此，源极跟随器非常适用于缓冲器和驱动电路。
图1所示为标准NMOS晶体管的示意图，其中（a）为其截面结构示意图，（b）为其等效电路示意图。图2所示为基于图1所示的标准NMOS晶体管所形成的传统源极跟随器的电路示意图。
如图1所示，标准NMOS晶体管形成直接形成在P型衬底111上，在衬底111上构图进行N型掺杂形成源区113，并且构图N型掺杂形成漏区114，在形成栅介质层112后，从源区113和漏区114上分别引出形成源极（Source，以下简称为S）115和漏极（Drain，以下简称为D）117，在栅介质层112上构图形成栅极116（Gate，以下简称为G），并且，从衬底111引出形成偏置接地信号（GND）的体端（Bulk，以下简称为B）118。因此，该标准NMOS晶体管中通常会形成寄生电容Csb和Cdb，其中，Csb为源区113与P型衬底111之间形成的二极管（如图1（a）中所示）的结电容，Cdb为漏区114与P型衬底111之间形成的二极管（如图1（a）中所示）的结电容。
在基于图1所示的标准NMOS晶体管形成的图2所示的源极跟随器中，标准NMOS晶体管用作输入器件，标准NMOS晶体管的栅极用作输入端Vin，输入信号（例如前一级输出的信号）从栅极输入，标准NMOS晶体管的源极用作输出端Vout；漏极接入电源信号VDD，体端偏置接地信号GND；电流源置于源极和接地端之间，其为输入器件提供恒定的偏置电流；因此，Cdb置于漏极D和体端B之间，Csb置于源极S和体端B之间。图2所示的源极跟随器的输出信号可以跟随输入信号变化，其增益Gain可以通过以下公式（1）计算：
Figure 2013201087268100002DEST_PATH_IMAGE002
其中，
Figure 2013201087268100002DEST_PATH_IMAGE004
是输入器件（在此为标准NMOS晶体管）的输出阻抗，其与电流源并联；
Figure 2013201087268100002DEST_PATH_IMAGE006
是标准NMOS晶体管的跨导。通常
Figure 390118DEST_PATH_IMAGE004
>>1/
Figure 540214DEST_PATH_IMAGE006
, 因此，源极跟随器的增益Gain接近等于1，也即，输出信号基本跟随输入信号。
但是，实际上，输入器件（包括电流源下的器件）的
Figure 319951DEST_PATH_IMAGE004
是随输出信号的电压电平的变化而有所变化的，从而导致其增益Gain亦随输出信号的电压的变化而变化，这种特性通常称为电压依赖性。这种电压依赖性会导致输入信号在高幅度摆动时，源极跟随器呈现非线性特性，也即，在输入信号摆幅较大时容易发生较大失真。因此，图2所示的源极跟随器由于其电压依赖性容易线性失真，线性度差。
申请人发现，源极跟随器产生线性失真的根本原因在于引起电压依赖性的一个重要因素：体效应。这是由于，
Figure 715161DEST_PATH_IMAGE004
是随源极和衬底（B）之间的偏压而变化，也即随Vsb变化；当衬底接地时，源极为输出信号的电压（约等于输入信号的电压），Vsb随输入信号的电压而变化，
Figure 529533DEST_PATH_IMAGE004
和源极跟随器的增益Gain均随输入信号的电压变化而变化。
为避免由电压依赖性的体效应引起的线性失真，进一步提出了基于深N阱NMOS晶体管的源极跟随器，但是这种源极跟随器未考虑深N阱NMOS晶体管中的寄生电容在高频应用时对其高频动态失真性能的影响，通常情况下，在高频或高速应用时，容易产生动态失真。
有鉴于此，有必要提出一种新型的源极跟随器。
实用新型内容
本实用新型的目的之一在于，提高源极跟随器的线性度。
本实用新型的又一目的在于，减小源极跟随器的输出信号的线性失真和动态失真。
为实现以上目的或者其他目的，本实用新型提供一种基于深N阱NMOS晶体管的源极跟随器，包括电流源和用作输入器件的深N阱NMOS晶体管，所述深N阱NMOS晶体管包括：
P型衬底，
在所述P型衬底中构图掺杂形成的深N阱，
在所述深N阱中构图掺杂形成的P阱，
从所述P阱中引出的体端（B），
在所述P阱中构图掺杂形成的源区和漏区，
从所述深N阱引出的深N阱引出极，
从所述漏区中引出的源极（S），
从所述漏区中引出的漏极（D），以及
栅极（G）；
其中，所述栅极被定义为所述源极跟随器的输入端（Vin），所述源极被定义为所述源极跟随器的输出端（Vout），所述漏极和深N阱引出极接入高电平信号（VDD），所述电流源的两端分别连接所述源极和接地端；
其中，所述体端（B）与所述输入端（Vin）连接，以至于使所述源极与所述体端之间的电压（Vsb）在输入信号变化的情况下基本保持恒定。
按照本实用新型一实施例的源极跟随器，其中，所述P阱被所述深N阱包围。
其中，所述深N阱NMOS晶体管中，存在所述源区与所述P阱之间形成的二极管所导致的第一寄生电容（Csb）、所述漏区与所述P阱之间形成的二极管所导致的第二寄生电容（Cdb）、所述P阱与所述深N阱之间形成的二极管所导致的第三寄生电容（Cb）。
按照本实用新型一实施例的源极跟随器，其中，所述高电平信号（VDD）被偏置在所述深N阱上以使所述P阱与所述P型衬底相隔离。
具体地，所述P型衬底接地。
本实用新型的技术效果是，通过将P阱的体端与输入端Vin连接在一起，一方面可以使源极跟随器的增益不受体效应影响，提高线性度并且线性失真大大减小；另一方面，可以巧妙地使源极跟随器的输出端的寄生电容显著减少，在输入端Vin的输入信号的频率发生变化时，动态失真小，解决在高频输入信号的情况下的动态失真的问题。因此，本实用新型的源极跟随器非常适合于高速大负载场合应用。
附图说明
从结合附图的以下详细说明中，将会使本实用新型的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。
图1是标准NMOS晶体管的示意图，其中（a）为其截面结构示意图，（b）为其等效电路示意图。
图2是基于图1所示的标准NMOS晶体管所形成的传统源极跟随器的电路示意图。
图3是深N阱NMOS晶体管的示意图，其中（a）为其沟道方向的截面结构示意图，（b）为其等效电路示意图。
图4是基于图3所示的深N阱NMOS晶体管所形成的一种源极跟随器的电路示意图。
图5是基于图3所示的深N阱NMOS晶体管所形成的按照本实用新型一实施例的源极跟随器的电路示意图。
具体实施方式
下面介绍的是本实用新型的多个可能实施例中的一些，旨在提供对本实用新型的基本了解，并不旨在确认本实用新型的关键或决定性的要素或限定所要保护的范围。容易理解，根据本实用新型的技术方案，在不变更本实用新型的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本实用新型的技术方案的示例性说明，而不应当视为本实用新型的全部或者视为对本实用新型技术方案的限定或限制。
将理解，当据称将部件“连接”到另一个部件时，它可以直接连接到另一个部件或可以存在中间部件。相反，当据称将部件 “直接连接”到另一个部件时，则表示不存在中间部件。
图3所示为深N阱NMOS晶体管的示意图，其中（a）为其沟道方向的截面结构示意图，（b）为其等效电路示意图。
如图3所示，在该实施例中，深N阱NMOS晶体管选择在P型衬底或基片211上形成，深N阱NMOS晶体管包括深N阱（Deep N Well）212、P阱213、源区221、漏区222、深N阱引出极231、体端（B）232、源极（S）233、栅极（G）234、漏极（D）235和栅介质层240。其中，深N阱212可以为N导电类型，其可以通过对P型衬底211构图N型掺杂形成，其具体深度和掺杂浓度不是限制性的；P阱213为P导电类型，其用来形成NMOS晶体管，具体可以在深N阱212中构图P型掺杂形成；在P阱213中，构图掺杂形成源区221和漏区222，二者可以同时掺杂形成，也可以分步掺杂形成，并且二者同为N导电类型，其具体掺杂浓度不是限制性的，在源区221和漏区222之间，可以栅偏压的控制下可以形成沟道；源极233可以从源区221引出金属电极形成，漏极235可以从漏区222引出金属电极形成；体端232从P阱213中引出形成；栅介质层240具体可以但不限于为SiO2，其可以通过对硅材料的衬底211的表面构图氧化形成，栅极234形成在源极233和漏极235之间。由于P阱213在深N阱212中构图掺杂形成，因此，深N阱212包围P阱213，使其与P型衬底211隔离，这样，形成在P型衬底211上的每个深N阱NMOS晶体管类似于其上的一个“孤岛”。深N阱212在此也通过深N阱引出极231引出，以向其偏置电压信号，例如，偏置高电平的电源信号VDD。
继续如图3所示，类似于图1 的标准NMOS晶体管，其中通常会形成寄生电容Csb和Cdb，Csb为源区221与P阱213之间形成的二极管（如图3（a）中所示）的结电容，Cdb为漏区222与P阱213之间形成的二极管（如图3（a）中所示）的结电容。并且，P阱213和其外围的深N阱212之间的二极管的结电容还会引入寄生电容Cb，因此，形成如图3（b）所示的等效电路图。在该实施例中，为避免Cb对应的二极管被正向偏置，深N阱引出极231偏置电源信号VDD，P型衬底211偏置接地信号GND。此时，P阱213已经与P型衬底211隔离，P阱213不再需要通过接地来保证其寄生二极管的反偏，这完全不同于图1所示的标准NMOS晶体管。
图4所示为基于图3所示的深N阱NMOS晶体管所形成的一种源极跟随器的电路示意图。在图4所示实施例中，为解决图2所示源极跟随器的问题，使用了深N阱NMOS晶体管，其P阱213并不必须要接地，而是将P阱213的体端232与自身源极233直接连接在一起。这样，源极与体端之间的电压Vsb基本恒定为零，这样，基本消除了图2所示实施例中的体效应，
Figure 820837DEST_PATH_IMAGE004
和源极跟随器的增益Gain并不会随源极跟随器的输入端（即栅极）的输入信号的电压变化而变化（图3所示实施例的增益Gain类似地按照公式（1）计算），也消除了电压依赖性。与图2所示的源极跟随器相比较，图4所示的源极跟随器大大减小了线性失真，可以提供相对更好的线性度。
但是，申请人发现，在图4实施例的源极跟随器中，输出端Vout连接寄生电容Cdb和Cb（Csb因衬底连接而短路，不呈现在输出端）；当输入信号频率上升时，通过深N阱NMOS晶体管的部分输出电流会分流到输出端的电容通道（负载电容或寄生电容），由于这个动态电流是随输入信号频率而变化，这会导致输入器件的输出阻抗
Figure 87870DEST_PATH_IMAGE004
也具有电压依赖性，因此，源极跟随器的增益Gain随信号电压变化, 引起动态失真。输入信号的频率越高，输出端的电容（包括寄生电容）越大，动态失真越严重。
图5所示为基于图3所示的深N阱NMOS晶体管所形成的按照本实用新型一实施例的源极跟随器的电路示意图。在图5所示实施例中，同样选择图3所示实施例的深N阱NMOS晶体管作为输入器件，电流源置于源极和接地端（GND）之间，其用于为输入器件提供基本恒定的偏置电流；源极跟随器的输入信号从深N阱NMOS晶体管的栅极G输入，栅极G被定义为源极跟随器的输入端Vin；信号从深N阱NMOS晶体管的源极S输出，源极S被定义为源极跟随器的输出端Vout；进一步，漏极D接入高电平的电源信号VDD；深N阱的深N阱引出极231也被偏置高电平的电源信号VDD，以使P型衬底211与深N阱212之间形成的二极管反向偏置、深N阱212与P阱213之间形成的二极管反向偏置。尤其地，将体端B与输入端Vin或栅极G连接，例如，在图3中，可以将体端232与栅极234直接连接。这样，图5所示实施例的源极跟随器将同时具有以下两方面的优点。
第一，考虑了基于标准NMOS晶体管的源极跟随器的体效应问题。可以注意到，在图5所示实施例中，由于体端B与输入端Vin或栅极G连接，体端B等于栅极G的电位，因此Vsb=Vsg；又由于源极跟随器中源极S电压跟随输入栅极G，因此Vsg将是一个常量，它不会随输入信号的电压的变化而改变，也即，不存在电压依赖性问题。图5所示的源极跟随器的增益Gain （Gain的计算可以类似地通过公式（1）计算，其中，
Figure 286770DEST_PATH_IMAGE004
是输入器件的输出阻抗，
Figure 158911DEST_PATH_IMAGE006
是深N阱NMOS晶体管的跨导）也不受体效应影响，相比图2所示实施例的源极跟随器，其线性度好，线性失真大大减小。
第二，考虑了输出端的寄生电容对动态失真的影响。可以注意到，在图5所示实施例中，通过将体端B与输入端Vin或栅极G连接，Cdb和Cb并联地置于VDD与体端之间， Cdb和Cb不再出现在输出端Vout；并且对于Csb来说，虽然其置于体端B和源端S之间，但是如前所述， Vsb=Vsg，Vsb电压值也为一常量（不随输入信号的电压变化而变化），从而寄生电容Csb不会增加输出端Vout的电容总量。这样，与图4所示源极跟随器结构相比，其输出端的寄生电容显著减少，在输入端Vin的输入信号的频率发生变化时，不会出现以上图4所示源极跟随器的电压依赖性问题和动态失真问题。
综上，图5所示实施例的源极跟随器不但减少了由体效应引起的线性失真，还消除了深N阱NMOS晶体管的寄生电容所导致的动态失真的问题，因此，其可以在维持良好低频线性特性的情况下降低动态失真，具有良好的高频特性，非常适合在高速大负载场合应用。
需要理解的是，输入端Vin的输入信号可以为前一级电路的输出，例如，前一级电路可以为运算放大器。输入信号的具体类型不是限制性的。
还需要理解的是，图5所示实施例的源极跟随器不仅适于在集成电路中制造形成，也适于由深N阱NMOS晶体管分离器件通过线路连接形成。
以上例子主要说明了本实用新型的基于深N阱NMOS晶体管的源极跟随器。尽管只对其中一些本实用新型的实施方式进行了描述，但是本领域普通技术人员应当了解，本实用新型可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本实用新型精神及范围的情况下，本实用新型可能涵盖各种的修改与替换。

Claims (3)

1.一种基于深N阱NMOS晶体管的源极跟随器，包括电流源和用作输入器件的深N阱NMOS晶体管，所述深N阱NMOS晶体管包括：
P型衬底，
在所述P型衬底中构图掺杂形成的深N阱，
在所述深N阱中构图掺杂形成的P阱，
从所述P阱中引出的体端（B），
在所述P阱中构图掺杂形成的源区和漏区，
从所述深N阱引出的深N阱引出极，
从所述漏区中引出的源极（S），
从所述漏区中引出的漏极（D），以及
栅极（G）；
其中，所述栅极被定义为所述源极跟随器的输入端（Vin），所述源极被定义为所述源极跟随器的输出端（Vout），所述漏极和深N阱引出极接入高电平信号（VDD），所述电流源的两端分别连接所述源极和接地端；
其特征在于，所述体端（B）与所述输入端（Vin）连接，以至于使所述源极与所述体端之间的电压（Vsb）在输入信号变化的情况下保持恒定。
2. 如权利要求1所述的源极跟随器，其特征在于，所述P阱被所述深N阱包围。
3. 如权利要求1所述的源极跟随器，其特征在于，所述深N阱NMOS晶体管中，存在所述源区与所述P阱之间形成的二极管所导致的第一寄生电容（Csb）、所述漏区与所述P阱之间形成的二极管所导致的第二寄生电容（Cdb）、所述P阱与所述深N阱之间形成的二极管所导致的第三寄生电容（Cb）。
CN 201320108726 2013-03-11 2013-03-11 基于深n阱nmos晶体管的源极跟随器 Expired - Fee Related CN203104402U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320108726 CN203104402U (zh) 2013-03-11 2013-03-11 基于深n阱nmos晶体管的源极跟随器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320108726 CN203104402U (zh) 2013-03-11 2013-03-11 基于深n阱nmos晶体管的源极跟随器

Publications (1)

Publication Number Publication Date
CN203104402U true CN203104402U (zh) 2013-07-31

Family

ID=48855776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320108726 Expired - Fee Related CN203104402U (zh) 2013-03-11 2013-03-11 基于深n阱nmos晶体管的源极跟随器

Country Status (1)

Country Link
CN (1) CN203104402U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199849A (zh) * 2013-03-11 2013-07-10 香港中国模拟技术有限公司 基于深n阱nmos晶体管的源极跟随器
WO2014139077A1 (zh) * 2013-03-11 2014-09-18 香港中国模拟技术有限公司 基于深n阱nmos晶体管的源极跟随器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199849A (zh) * 2013-03-11 2013-07-10 香港中国模拟技术有限公司 基于深n阱nmos晶体管的源极跟随器
WO2014139077A1 (zh) * 2013-03-11 2014-09-18 香港中国模拟技术有限公司 基于深n阱nmos晶体管的源极跟随器
CN103199849B (zh) * 2013-03-11 2016-05-11 芯锋宽泰科技（北京）有限公司 基于深n阱nmos晶体管的源极跟随器

Similar Documents

Publication Publication Date Title
CN102931972B (zh) Cmos输入缓冲器
JP5463580B2 (ja) インダクタ
CN103023444B (zh) 跨阻放大器及其电流转换电压方法
WO2020215795A1 (zh) 一种基于薄膜晶体管的自举结构放大器及芯片
KR101726109B1 (ko) 캐스코드 앰프
CN103199849B (zh) 基于深n阱nmos晶体管的源极跟随器
CN203104402U (zh) 基于深n阱nmos晶体管的源极跟随器
CN203193607U (zh) 基于pmos晶体管的源极跟随器
CN103199848A (zh) 基于pmos晶体管的源极跟随器
CN108809297A (zh) 输出驱动系统
CN114513175B (zh) 一种带体漏交叉耦合技术的高增益中频放大器
CN103117739B (zh) 氮化镓基增强耗尽型电平转换电路
US8432226B1 (en) Amplifier circuits and methods for cancelling Miller capacitance
CN206698188U (zh) 低电压高线性度的放大器
TWI556573B (zh) 主動式電感器及其相關的放大器電路
TWI595653B (zh) 用於增加信號振幅範圍的電晶體
US20130300501A1 (en) Bandwidth extension of an amplifier
CN110556420B (zh) 一种掺杂浓度可调的横向SiGe异质结双极晶体管
WO2014139077A1 (zh) 基于深n阱nmos晶体管的源极跟随器
CN107204772B (zh) 高线性度高速信号缓冲电路
CN105375893B (zh) 一种ab类推挽放大器
JP2006245740A (ja) 増幅回路及びこれを用いたエレクトレットコンデンサマイクロフォン
CN104283516B (zh) 基于双重反馈结构的ab类输出级的运算放大器
JP2010016590A (ja) 増幅器
CN109473481B (zh) 基于FDSOI的gg-NMOS器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: XINFENG QUANTEL TECHNOLOGIES (BEIJING) CO., LTD.

Free format text: FORMER OWNER: CHINA HONGKONG CHINA SIMULATION TECHNOLOGY CO., LTD.

Effective date: 20150109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HONG KONG, CHINA TO: 100084 HAIDIAN, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20150109

Address after: 100084. Room 4, floor 1, building No. 88, Nongda South Road, Beijing, Haidian District. 430

Patentee after: The core front Kuantai Technology (Beijing) Co., Ltd.

Address before: Hongkong China des Voeux Road No. 141, China Insurance Group Building Room 1906

Patentee before: China Hongkong China Analog Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130731

Termination date: 20170311