TWI595653B - 用於增加信號振幅範圍的電晶體 - Google Patents

用於增加信號振幅範圍的電晶體 Download PDF

Info

Publication number
TWI595653B
TWI595653B TW105129675A TW105129675A TWI595653B TW I595653 B TWI595653 B TW I595653B TW 105129675 A TW105129675 A TW 105129675A TW 105129675 A TW105129675 A TW 105129675A TW I595653 B TWI595653 B TW I595653B
Authority
TW
Taiwan
Prior art keywords
interface
parasitic capacitance
doping
capacitance
compensation capacitor
Prior art date
Application number
TW105129675A
Other languages
English (en)
Other versions
TW201810661A (zh
Inventor
陳智聖
李宗翰
陳長億
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW105129675A priority Critical patent/TWI595653B/zh
Priority to US15/638,351 priority patent/US10510748B2/en
Application granted granted Critical
Publication of TWI595653B publication Critical patent/TWI595653B/zh
Publication of TW201810661A publication Critical patent/TW201810661A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

用於增加信號振幅範圍的電晶體
本發明是有關一種電晶體，尤指一種利用補償電容增加信號振幅範圍的電晶體。
當電晶體傳送或接收一信號時，該信號的振幅會跨在該電晶體的汲(源)極的摻雜區和用以形成該電晶體的基板之間的所有介面寄生電容上，其中該所有介面寄生電容中對應該基板的介面寄生電容的電容值最小且承受的跨壓會大於該所有介面寄生電容中其餘寄生電容所承受的跨壓。由於對應該基板的介面寄生電容的電容值最小且承受最大的跨壓，所以對應該基板的寄生二極體很容易被導通，導致該信號的振幅大大地受限。因為該信號的振幅大大地受限，所以該信號所能攜帶的能量也將嚴重地受限。因此，如何設計一個可增加信號振幅範圍的電晶體將成為一項重要課題。
本發明的一實施例提供一種用於增加信號振幅範圍的電晶體。該電晶體包含一第一摻雜井、一第二摻雜井、一第一摻雜區、一第二摻雜區、一閘極層及至少一補償電容。該第一摻雜井形成於一結構層內；該第二摻雜井形成於該結構層內，且該第二摻雜井形成於該第一摻雜井與該結構層之間；該第一摻雜區形成於該第一摻雜井中，用以傳輸一信號；該第二摻雜區形成於該第一摻雜井中，其中該第一摻雜區和該第二摻雜區具有一第一導電類型，且該第二摻雜井具有一第二導電類型；該閘極層是用以使一通道形成於該第一摻雜區和該第二摻雜區之間；該至少一補償電容電性連接於該第一摻雜區與該第一摻雜井之間、或該第一摻雜井與該第二摻雜井之間、或該第二摻雜井與一第一參考電位之間；該第一摻雜區與該第一摻雜井間具有一第一介面寄生電容、該第一摻雜井與該第二摻雜井間具有一第二介面寄生電容、以及該第二摻雜井與該結構層間具有一第三介面寄生電容；且該至少一補償電容是用以調整該第一介面寄生電容、該第二介面寄生電容或該第三介面寄生電容的跨壓。
請參照第1圖，第1圖是本發明的第一實施例說明一種用於增加信號振幅範圍的電晶體100的示意圖。如第1圖所示，電晶體100包含一第一摻雜井102、一第二摻雜井104、一結構層106、一第一摻雜區108、一第二摻雜區110、一閘極層112、一第一輕摻雜區114、一第二輕摻雜區116和一第三摻雜區118，其中結構層106包含一基底，用以接收一第一參考電位(例如地端GND)。另外，第一摻雜區108可為電晶體100的源極以及第二摻雜區110可為電晶體100的汲極，或是第一摻雜區108可為電晶體100的汲極以及第二摻雜區110可為電晶體100的源極。第一摻雜井102和第二摻雜井104形成於結構層106內，且第二摻雜井104形成於第一摻雜井102與結構層106之間，例如第一摻雜井102形成於第二摻雜井104之內；第一摻雜區108、第二摻雜區110、第一輕摻雜區114和第二輕摻雜區116形成於第一摻雜井102中，其中第一摻雜區108是用以傳輸一信號SI。第一輕摻雜區114是形成於第一摻雜區108靠近閘極層112的一邊，以及第二輕摻雜區116是形成於第二摻雜區110靠近閘極層112的一邊。第三摻雜區118形成於結構層106中，環繞第一摻雜區108和第二摻雜區110，且電性連接第二摻雜井104，其中第一摻雜區108、第二摻雜區110、第一輕摻雜區114、第二輕摻雜區116、第二摻雜井104和第三摻雜區118具有一第一導電類型，以及第二摻雜井102和結構層106具有一第二導電類型。例如第一摻雜區108、第二摻雜區110、第一輕摻雜區114、第二輕摻雜區116、第二摻雜井104和第三摻雜區118具有N型導電類型，以及第二摻雜井102和結構層106具有P型導電類型。但本發明並不受限於此，上述的N型導電類型與P型導電類型亦可互換。另外，第一輕摻雜區114和第二輕摻雜區116的摻雜濃度是低於第一摻雜區108和第二摻雜區110的摻雜濃度，其中第一輕摻雜區114和第二輕摻雜區116是用以防止第一摻雜區108和第二摻雜區110之間出現短通道效應(short channel effect)。
如第1圖所示，第一摻雜區108與第一摻雜井102間具有一第一介面寄生電容120和一第一寄生二極體121，第一摻雜井102與第二摻雜井104間具有一第二介面寄生電容122和一第二寄生二極體123，以及第二摻雜井104與結構層106間具有一第三介面寄生電容124和一第三寄生二極體125，其中電晶體100例如是一互補式金氧半製程的電晶體，第一介面寄生電容120、第二介面寄生電容122和第三介面寄生電容124的電容值是逐漸減少。另外，第一介面寄生電容120的第一電容值和第一寄生二極體121的第一臨界值VTH1是由第一摻雜區108的截面積與摻雜濃度以及第一摻雜井102的截面積與摻雜濃度決定，第二介面寄生電容122的第二電容值和第二寄生二極體123的第二臨界值VTH2是由第一摻雜井102的截面積與摻雜濃度以及第二摻雜井104的截面積與摻雜濃度決定，以及第三介面寄生電容124的第三電容值和第三寄生二極體125的第三臨界值VTH3是由第二摻雜井104的截面積與摻雜濃度以及結構層106的截面積與摻雜濃度決定。
當第一摻雜區108傳輸信號SI時，第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124的跨壓總合會等於信號SI的振幅。因為第一介面寄生電容120、第二介面寄生電容122和第三介面寄生電容124的電容值是逐漸減少，且第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124中的一介面寄生電容的跨壓是和該介面寄生電容的電容值呈反向關係，所以第三介面寄生電容124的跨壓會大於第一介面寄生電容120和第二介面寄生電容122的跨壓。因此，在第1圖的實施例中，當第一摻雜區108傳輸信號SI時，閘極層112可接收適當的電壓VG使一通道113形成於第一摻雜區108和第二摻雜區110之間以開啟電晶體100，第一摻雜井102接收一第一電壓VNEG，以及第二摻雜井104是通過第三摻雜區118接收一第二電壓VPEG，其中電壓VG是一正電壓，第一電壓VNEG是一負電壓，第二電壓VPEG是一正電壓，以及第一摻雜區108和第二摻雜區110的電壓VS、VD分別約為1/2 VG。另外，對應第1圖的電路結構圖可參考第2圖。如第2圖所示，第一摻雜區108的電壓VS和第一摻雜井102所接收的第一電壓VNEG可使一第一逆向偏壓VR1(VR1=VNEG-VS)跨在第一寄生二極體121，第一摻雜井102所接收的第一電壓VNEG和第二摻雜井104所接收的第二電壓VPEG可使一第二逆向偏壓VR2(VR2=VNEG-VPEG)跨在第二寄生二極體123，以及第二摻雜井104所接收的第二電壓VPEG和結構層106所接收的第一參考電位(例如地端GND)可使一第三逆向偏壓VR3(VR3=VGND-VPEG)跨在第三寄生二極體125，其中VGND是代表地端GND的電位。因此，如第3圖所示，由於第一逆向偏壓VR1跨在第一寄生二極體121，所以第一寄生二極體121可承受的第一電壓振幅VSW1會等於第一臨界值VTH1與第一逆向偏壓VR1的差；由於第二逆向偏壓VR2跨在第二寄生二極體123，所以第二寄生二極體123可承受的第二電壓振幅VSW2會等於第二臨界值VTH2與第二逆向偏壓VR2的差；由於第三逆向偏壓VR3跨在第三寄生二極體125，所以第三寄生二極體125可承受的第三電壓振幅VSW3會等於第三臨界值VTH3與第三逆向偏壓VR3的差。因此，如第3圖所示，因為第一逆向偏壓VR1、第二逆向偏壓VR2和第三逆向偏壓VR3可分別增加第一電壓振幅VSW1、第二電壓振幅VSW2以及第三電壓振幅VSW3，所以當第一摻雜區108傳輸信號SI時，第一摻雜井102所接收的第一電壓VNEG以及第二摻雜井104所接收的第二電壓VPEG可有效防止第一寄生二極體121、第二寄生二極體123和第三寄生二極體125被開啟，亦即電晶體100可增加信號SI的振幅範圍。
請參照第4圖，第4圖是本發明的第二實施例說明一種用於增加信號振幅範圍的電晶體400的示意圖。如第4圖所示，電晶體400和電晶體100的差別在於電晶體400另具有一第一補償電容126、一第二補償電容128和一第三補償電容130，第一摻雜井102電性連接於一低參考電位VP，以及第二摻雜井104電性連接於一高參考電位VN，其中第一補償電容126電性連接於第一摻雜區108與第一摻雜井102之間，用於補償第一介面寄生電容120；第二補償電容128電性連接於第一摻雜井102與第二摻雜井104之間，用於補償第二介面寄生電容122；第三補償電容130電性連接於第二摻雜井104與第一參考電位(例如地端GND)之間，用於補償第三介面寄生電容124；第一補償電容126、第二補償電容128和第三補償電容130是金屬-絕緣體-金屬(metal-insulator-metal, MIM)電容。另外，第一補償電容126的電容值、第二補償電容128的電容值以及第三補償電容130的電容值至少是由第一介面寄生電容120的電容值、第二介面寄生電容122的電容值和第三介面寄生電容124的電容值所決定。亦即第一補償電容126的電容值可參考式(1)：
(1)
為第一補償電容126的電容值， 為介電常數，N A為第一摻雜區108以及第一摻雜井102的受體濃度，N D為第一摻雜區108以及第一摻雜井102的施體濃度，V bi為內建電位(built-in potential)，以及V R為外接電壓。另外，第二補償電容128和第三補償電容130的電容值可參考式(1)，在此不再贅述。
而在另一實施例中，還可額外再根據信號SI的振幅所決定。因為第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124中的單一介面寄生電容的跨壓分別是和該介面寄生電容的電容值呈反向關係，所以電晶體400可利用第一補償電容126補償第一介面寄生電容120、第二補償電容128補償第二介面寄生電容122以及第三補償電容130補償第三介面寄生電容124，以減少第一介面寄生電容120的跨壓、第二介面寄生電容122的跨壓以及第三介面寄生電容124的跨壓之間的差異。亦即當第一摻雜區108傳輸信號SI時，電晶體400可利用第一補償電容126、第二補償電容128和第三補償電容130補償對應的第一介面寄生電容120、第二介面寄生電容122及第三介面寄生電容124，而同時調整第一介面寄生電容120、第二介面寄生電容122及第三介面寄生電容124因信號SI而分別分配到的跨壓，並減少這些介面寄生電容彼此之間分配到的跨壓的差異，以防止第一寄生二極體121、第二寄生二極體123和第三寄生二極體125被開啟。因此，電晶體100可利用第一補償電容126、第二補償電容128和第三補償電容130增加信號SI的振幅範圍。另外，本發明並不受限於電晶體400需同時具有第一補償電容126、第二補償電容128和第三補償電容130，亦即電晶體400可根據第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124的跨壓而調整補償電容的數目，所以在本發明的另一實施例中，電晶體400可僅包含第一補償電容126、第二補償電容128和第三補償電容130的至少其中之一、或者是僅包含任兩者，即可補償對應的介面寄生電容，而同時調整第一介面寄生電容120、第二介面寄生電容122及第三介面寄生電容124的跨壓，並減少這些介面寄生電容彼此之間分配到的跨壓的差異。本發明的其他實施例如第5-7圖所示，其中第5圖是說明電晶體400僅包含第一補償電容126、第6圖是說明電晶體400僅包含第二補償電容128以及第7圖是說明電晶體400僅包含第三補償電容130。另外，對應第4圖的電路結構圖可參考第8圖。
另外，在本發明的另一實施例中，第一補償電容126、第二補償電容128和第三補償電容130的至少其中之一是用以使第一介面寄生電容120的電容值與第一補償電容126的電容值的和、第二介面寄生電容122的電容值與第二補償電容128的電容值的和、與第三介面寄生電容124的電容值中與第三補償電容130的電容值的和，其中的至少兩者互相相等。舉例來說，如果第一介面寄生電容120的電容值大於第二介面寄生電容122的電容值，以及第二介面寄生電容122的電容值大於第三介面寄生電容124的電容值，則第一介面寄生電容120不補償，第二介面寄生電容122的電容值以及第二補償電容128的電容值的和等於第一介面寄生電容120的電容值，以及第三介面寄生電容124的電容值以及第三補償電容130的電容值的和等於第一介面寄生電容120的電容值。也就是說當第一介面寄生電容120的電容值大於第二介面寄生電容122的電容值，以及第二介面寄生電容122的電容值大於第三介面寄生電容124的電容值時，第二補償電容128的電容值補償第二介面寄生電容122的電容值以及第三補償電容130補償第三介面寄生電容124的電容值到等於第一介面寄生電容120的電容值。
而在本發明的另一實施例中，第一介面寄生電容120、第二介面寄生電容122及第三介面寄生電容124三者其中之一的第N介面寄生電容具有最小的電容值，第M介面寄生電容具有不同於該第N介面寄生電容的電容值(例如是最大的電容值)，則第N介面寄生電容所對應的第N補償電容的電容值為第M介面寄生電容的電容值與第N介面寄生電容的電容值的差。也就是說當N為一時，第一補償電容126的電容值為第M介面寄生電容的電容值與第一介面寄生電容120的電容值的差；當N為二時，第二補償電容128的電容值為第M介面寄生電容的電容值與第二介面寄生電容122的電容值的差；當N為三時，第三補償電容130的電容值為第M介面寄生電容的電容值與第三介面寄生電容124的電容值的差。舉例來說，如果第一介面寄生電容120、第二介面寄生電容122及第三介面寄生電容124三者其中之一中的第三介面寄生電容124具有最大的電容值X，第一介面寄生電容120具有最小的電容值Y，則第一介面寄生電容120所對應的第一補償電容126的電容值為第三介面寄生電容124的電容值X與第一介面寄生電容120的電容值Y的差=X-Y。此外，第N補償電容並不限於只包括單一電容，亦可為一個或多個互相連接的電子元件所形成的第N等效補償電容，只要第N補償電容與第N等效補償電容的等效電容值相同即可。
請參照第9圖，第9圖是本發明的第三實施例說明一種用於增加信號振幅範圍的電晶體600的示意圖。如第9圖所示，電晶體600和電晶體400的差別在於電晶體600的結構層106另包含一第三摻雜井132，以及電晶體600另具有一第四補償電容134。如第9圖所示，第三摻雜井132與結構層106之間具有一第四介面寄生電容136和一第四寄生二極體137，以及第三摻雜井132形成於該基底內且介於第二摻雜井104與該基底之間，例如第二摻雜井104形成於第三摻雜井132之內，其中第三摻雜井132具有該第二導電類型，一第二參考電位VFREF電性連接於第三摻雜井132，該第一參考電位(例如地端GND)電性連接於結構層106，第四補償電容134電性連接於第三摻雜井132與該第一參考電位之間，以及第四補償電容134是用以補償第四介面寄生電容136。因為電晶體600具有第四補償電容134，所以第一補償電容126的電容值、第二補償電容128的電容值、第三補償電容130的電容值以及第四補償電容134的電容值至少是由第一介面寄生電容120的電容值、第二介面寄生電容122的電容值、第三介面寄生電容124的電容值和第四介面寄生電容136的電容值所決定，而在另一實施例中，還可額外再根據信號SI的振幅所決定。亦即當第一摻雜區108傳輸信號SI時，電晶體400可利用第一補償電容126、第二補償電容128、第三補償電容130和第四補償電容134補償對應的第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124和第四介面寄生電容136，而同時調整第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124和第四介面寄生電容136因信號SI而分別分配到的跨壓，並減少這些介面寄生電容彼此之間分配到的跨壓的差異，以防止第一寄生二極體121、第二寄生二極體123、第三寄生二極體125和第四寄生二極體137被開啟。另外，本發明並不受限於電晶體600需同時具有第一補償電容126、第二補償電容128、第三補償電容130和第四補償電容134，亦即電晶體600可根據第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124和第四介面寄生電容136的跨壓而調整補償電容的數目，所以在本發明的另一實施例中，電晶體600可僅包含第一補償電容126、第二補償電容128、第三補償電容130和第四補償電容134的至少其中之一、或者是僅包含任兩者，即可補償對應的介面寄生電容，而同時調整第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124和第四介面寄生電容136的跨壓，並減少這些介面寄生電容彼此之間分配到的跨壓的差異。本發明的其他實施例如第10圖所示，電晶體600僅包含第四補償電容134。
除此之外，本發明的其他實施例亦可另包含第四摻雜井與第五補償電容、第五摻雜井與第六補償電容、與第六摻雜井與第七補償電容...等，以此類推。若以代數I說明上述的摻雜井與對應的補償電容的關係，則可表示如下：
電晶體600可更包含一第I摻雜井，該第I摻雜井形成於該第(I-1)摻雜井與該基底之間，其中該第I摻雜井具有與該第(I-1)摻雜井不同的導電類型，且一第(I-1)參考電位電性連接於該第I摻雜井，該第I摻雜井與該結構層之間具有一第(I+1)介面寄生電容，且該至少一補償電容的電容值至少是由該第一介面寄生電容的電容值、該第二介面寄生電容的電容值、該第三介面寄生電容的電容值、該第四介面寄生電容的電容值和該第(I+1)介面寄生電容的電容值所決定；且該至少一補償電容包含一第(I+1)補償電容，電性連接於該第I摻雜井與該第(I-1)參考電位之間，用於補償該第(I+1)介面寄生電容，其中I可為大於等於四的正整數，亦可包括大於等於四之連續的正整數群，例如I為四時，電晶體600可更包含一第四摻雜井與第五補償電容；I包括四與五時，電晶體600可更包含一第四摻雜井與第五補償電容、與第五摻雜井與第六補償電容...以此類推。
類似地，第一介面寄生電容120、第二介面寄生電容122、第三介面寄生電容124及第四介面寄生電容136其中之一的第N介面寄生電容具有最小的電容值，第M介面寄生電容具有不同於該第N介面寄生電容的電容值(例如是最大的電容值)，則第N介面寄生電容所對應的第N補償電容的電容值為第M介面寄生電容的電容值與第N介面寄生電容的電容值的差。此外，第N補償電容並不限於只包括實體上的單一電容，亦可為一個或多個互相連接的電子元件所形成的第N等效補償電容，只要第N補償電容與第N等效補償電容的等效電容值相同即可。
綜上所述，因為本發明是當電晶體傳輸信號時，分別施加不同預定電壓至不同的摻雜井增加跨在每一介面寄生二極體的逆向偏壓，或是利用至少一補償電容補償至少一介面寄生電容使至少一介面寄生電容之間的跨壓的差異不大，所以相較於現有技術，本發明可增加信號振幅範圍。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、400、600‧‧‧電晶體 102‧‧‧第一摻雜井 104‧‧‧第二摻雜井 106‧‧‧結構層 108‧‧‧第一摻雜區 110‧‧‧第二摻雜區 112‧‧‧閘極層 113‧‧‧通道 114‧‧‧第一輕摻雜區 116‧‧‧第二輕摻雜區 118‧‧‧第三摻雜區 120‧‧‧第一介面寄生電容 121‧‧‧第一寄生二極體 122‧‧‧第二介面寄生電容 123‧‧‧第二寄生二極體 124‧‧‧第三介面寄生電容 125‧‧‧第三寄生二極體 126‧‧‧第一補償電容 128‧‧‧第二補償電容 130‧‧‧第三補償電容 132‧‧‧第三摻雜井 134‧‧‧第四補償電容 136‧‧‧第四介面寄生電容 137‧‧‧第四寄生二極體 GND‧‧‧第一參考電位 SI‧‧‧信號 VG、VS、VD‧‧‧電壓 VNEG‧‧‧第一電壓 VPEG‧‧‧第二電壓 VP‧‧‧低參考電位 VN‧‧‧高參考電位 VSW1‧‧‧第一電壓振幅 VSW2‧‧‧第二電壓振幅 VSW3‧‧‧第三電壓振幅 VTH1‧‧‧第一臨界值 VTH2‧‧‧第二臨界值 VTH3‧‧‧第三臨界值 VR1‧‧‧第一逆向偏壓 VR2‧‧‧第二逆向偏壓 VR3‧‧‧第三逆向偏壓 VFREF‧‧‧第二參考電位
第1圖是本發明的第一實施例說明一種用於增加信號振幅範圍的電晶體的示意圖。 第2圖是說明對應第1圖的電路結構圖的示意圖。 第3圖是說明第一電壓振幅等於第一臨界值與第一逆向偏壓的差，第二電壓振幅等於第二臨界值與第二逆向偏壓的差，以及第三電壓振幅等於第三臨界值與第三逆向偏壓的差的示意圖。 第4圖是本發明的第二實施例說明一種用於增加信號振幅範圍的電晶體的示意圖。 第5圖是說明電晶體僅包含第一補償電容的示意圖。 第6圖是說明電晶體僅包含第二補償電容的示意圖。 第7圖是說明電晶體僅包含第三補償電容的示意圖。 第8圖是說明對應第4圖的電路結構圖的示意圖。 第9圖是本發明的第三實施例說明一種用於增加信號振幅範圍的電晶體的示意圖。 第10圖是說明電晶體僅包含第四補償電容的示意圖。
102‧‧‧第一摻雜井
104‧‧‧第二摻雜井
106‧‧‧結構層
108‧‧‧第一摻雜區
110‧‧‧第二摻雜區
112‧‧‧閘極層
113‧‧‧通道
114‧‧‧第一輕摻雜區
116‧‧‧第二輕摻雜區
118‧‧‧第三摻雜區
120‧‧‧第一介面寄生電容
121‧‧‧第一寄生二極體
122‧‧‧第二介面寄生電容
123‧‧‧第二寄生二極體
124‧‧‧第三介面寄生電容
125‧‧‧第三寄生二極體
126‧‧‧第一補償電容
128‧‧‧第二補償電容
130‧‧‧第三補償電容
GND‧‧‧地端
SI‧‧‧信號
VG‧‧‧電壓
VP‧‧‧低參考電位
VN‧‧‧高參考電位

Claims (15)

  1. 一種用於增加信號振幅範圍的電晶體，包含： 一第一摻雜井，形成於一結構層內； 一第二摻雜井，形成於該結構層內，且該第二摻雜井形成於該第一摻雜井與該結構層之間； 一第一摻雜區，形成於該第一摻雜井中，用以傳輸一信號； 一第二摻雜區，形成於該第一摻雜井中，其中該第一摻雜區、該第二摻雜區和該第二摻雜井具有一第一導電類型，且該第一摻雜井具有一第二導電類型； 一閘極層，用以使一通道形成於該第一摻雜區和該第二摻雜區之間；及 至少一補償電容，電性連接於該第一摻雜區與該第一摻雜井之間，或該第一摻雜井與該第二摻雜井之間，或該第二摻雜井與一第一參考電位之間； 其中該第一摻雜區與該第一摻雜井間具有一第一介面寄生電容、該第一摻雜井與該第二摻雜井間具有一第二介面寄生電容、以及該第二摻雜井與該結構層間具有一第三介面寄生電容；且該至少一補償電容是用以調整該第一介面寄生電容、該第二介面寄生電容或該第三介面寄生電容的跨壓。
  2. 如請求項1所述的電晶體，其中該至少一補償電容是用以減少該第一介面寄生電容的跨壓、該第二介面寄生電容的跨壓與該第三介面寄生電容的跨壓之間的差異。
  3. 如請求項1所述的電晶體，其中該至少一補償電容的電容值至少是由該第一介面寄生電容的電容值、該第二介面寄生電容的電容值和該第三介面寄生電容的電容值所決定。
  4. 如請求項1所述的電晶體，其中該第一介面寄生電容、該第二介面寄生電容、該第三介面寄生電容的電容值是逐漸減少，且該第一介面寄生電容、該第二介面寄生電容、該第三介面寄生電容的跨壓等於該信號的振幅。
  5. 如請求項1所述的電晶體，其中該第一摻雜井接收一第一電壓，該第二摻雜井接收一第二電壓，以及該第一電壓和該第二電壓的電性相反。
  6. 如請求項1所述的電晶體，其中該至少一補償電容是一金屬-絕緣體-金屬(metal-insulator-metal, MIM)電容。
  7. 如請求項1所述的電晶體，其中該至少一補償電容包含一第一補償電容，電性連接於該第一摻雜區與該第一摻雜井之間，用於補償該第一介面寄生電容。
  8. 如請求項1所述的電晶體，其中該至少一補償電容包含一第二補償電容，電性連接於該第一摻雜井與該第二摻雜井之間，用於補償該第二介面寄生電容。
  9. 如請求項1所述的電晶體，其中該至少一補償電容包含一第三補償電容，電性連接於該第二摻雜井與該第一參考電位之間，用於補償該第三介面寄生電容。
  10. 如請求項1所述的電晶體，更包含一第三摻雜井，該第三摻雜井形成於一基底內，且該第三摻雜井形成於該第二摻雜井與該基底之間，其中該第三摻雜井具有該第二導電類型，且一第二參考電位電性連接於該第三摻雜井，該第一參考電位電性連接於該結構層，該第三摻雜井與該結構層之間具有一第四介面寄生電容，且該至少一補償電容的電容值至少是由該第一介面寄生電容的電容值、該第二介面寄生電容的電容值、該第三介面寄生電容的電容值和該第四介面寄生電容的電容值所決定；且該至少一補償電容包含一第四補償電容，電性連接於該第三摻雜井與該第二參考電位之間，用於補償該第四介面寄生電容。
  11. 如請求項10所述的電晶體，更包含一第四摻雜井，該第四摻雜井形成於該第三摻雜井與該基底之間，其中該第四摻雜井具有與該第三摻雜井不同的導電類型，且一第三參考電位電性連接於該第四摻雜井，該第四摻雜井與該結構層之間具有一第五介面寄生電容，且該至少一補償電容包含一第五補償電容，電性連接於該第四摻雜井與該第三參考電位之間，用於補償該第五介面寄生電容。
  12. 如請求項10所述的電晶體，更包含複數個摻雜井，該複數個摻雜井形成於該第三摻雜井與該基底之間，其中該複數個摻雜井中的第J摻雜井具有與該複數個摻雜井中的第(J-1)摻雜井不同的導電類型，且一第(J-1)參考電位電性連接於該第J摻雜井，該第(J-1)摻雜井與該第J摻雜井之間具有一第J介面寄生電容，該第J摻雜井與該複數個摻雜井中的第(J+1)摻雜井之間具有一第(J+1)介面寄生電容，該複數個摻雜井中的最後一摻雜井與該結構層之間具有一相對應的介面寄生電容，且該至少一補償電容包含一第(J+1)補償電容，電性連接於該第J摻雜井與該第(J-1)參考電位之間，用於補償該第(J +1)介面寄生電容，其中J-1為大於或等於四之正整數。
  13. 如請求項1所述的電晶體，其中該第一介面寄生電容、該第二介面寄生電容及該第三介面寄生電容中的一第N介面寄生電容具有最小的電容值，以及一第M介面寄生電容具有不同於該第N介面寄生電容的電容值；其中 當N為一時，該至少一補償電容包含一第一等效補償電容，電性連接於該第一摻雜區與該第一摻雜井之間，且該第一等效補償電容的電容值為該第M介面寄生電容的電容值與該第一介面寄生電容的電容值的差； 當N為二時，該至少一補償電容包含一第二等效補償電容，電性連接於該第一摻雜井與該第二摻雜井之間，且該第二等效補償電容的電容值為該第M介面寄生電容的電容值與該第二介面寄生電容的電容值的差；或 當N為三時，該至少一補償電容包含一第三等效補償電容，電性連接於該第二摻雜井與該第一參考電位之間，且該第三等效補償電容的電容值為該第M介面寄生電容的電容值與該第三介面寄生電容的電容值的差。
  14. 如請求項1所述的電晶體，更包含一第三摻雜井，該第三摻雜井形成於一基底內，且該第三摻雜井形成於該第二摻雜井與該基底之間，其中該第三摻雜井具有該第二導電類型，且一第二參考電位電性連接於該第三摻雜井，該第一參考電位電性連接於該結構層，該第三摻雜井與該結構層之間具有一第四介面寄生電容，其中該第一介面寄生電容、該第二介面寄生電容、該第三介面寄生電容及該第四介面寄生電容中的一第N介面寄生電容具有最小的電容值，以及一第M介面寄生電容具有不同於該第N介面寄生電容的電容值；其中 當N為一時，該至少一補償電容包含一第一等效補償電容，電性連接於該第一摻雜區與該第一摻雜井之間，且該第一等效補償電容的電容值為該第M介面寄生電容的電容值與該第一介面寄生電容的電容值的差； 當N為二時，該至少一補償電容包含一第二等效補償電容，電性連接於該第一摻雜井與該第二摻雜井之間，且該第二等效補償電容的電容值為該第M介面寄生電容的電容值與該第二介面寄生電容的電容值的差； 當N為三時，該至少一補償電容包含一第三等效補償電容，電性連接於該第二摻雜井與該第一參考電位之間，且該第三等效補償電容的電容值為該第M介面寄生電容的電容值與該第三介面寄生電容的電容值的差；或 當N為四時，該至少一補償電容包含一第四等效補償電容，電性連接於該第三摻雜井與該第二參考電位之間，且該第四等效補償電容的電容值為該第M介面寄生電容的電容值與該第四介面寄生電容的電容值的差。
  15. 如請求項13或14所述的電晶體，其中該第M介面寄生電容具有該等介面寄生電容中最大的電容值。
TW105129675A 2016-09-13 2016-09-13 用於增加信號振幅範圍的電晶體 TWI595653B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105129675A TWI595653B (zh) 2016-09-13 2016-09-13 用於增加信號振幅範圍的電晶體
US15/638,351 US10510748B2 (en) 2016-09-13 2017-06-29 Transistor for increasing a range of a swing of a signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105129675A TWI595653B (zh) 2016-09-13 2016-09-13 用於增加信號振幅範圍的電晶體

Publications (2)

Publication Number Publication Date
TWI595653B true TWI595653B (zh) 2017-08-11
TW201810661A TW201810661A (zh) 2018-03-16

Family

ID=60189018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129675A TWI595653B (zh) 2016-09-13 2016-09-13 用於增加信號振幅範圍的電晶體

Country Status (2)

Country Link
US (1) US10510748B2 (zh)
TW (1) TWI595653B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515434B2 (en) * 2019-09-17 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling capacitor and method of making the same
JP2022072959A (ja) * 2020-10-30 2022-05-17 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603413A (en) * 2004-07-06 2006-01-16 Realtek Semiconductor Corp MOS varactor and method for making the same
US20140239364A1 (en) * 2011-01-25 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS Varactor Optimized Layout and Methods
TW201501293A (zh) * 2013-06-18 2015-01-01 Himax Tech Ltd 同接觸不對稱高電壓ｐ型金屬氧化物半導體結構
US20150194538A1 (en) * 2011-05-05 2015-07-09 Eta Semiconductor Inc. Multiple Control Transcap Variable Capacitor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446300A (en) * 1992-11-04 1995-08-29 North American Philips Corporation Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit
CN100359638C (zh) * 2001-10-22 2008-01-02 耶鲁大学 超掺杂半导体材料的方法以及超掺杂的半导体材料和器件
US7256438B2 (en) * 2004-06-08 2007-08-14 Saifun Semiconductors Ltd MOS capacitor with reduced parasitic capacitance
US7952444B2 (en) * 2006-08-08 2011-05-31 Agency For Science, Technology And Research CMOS power oscillator with frequency modulation
US8288829B2 (en) * 2006-09-21 2012-10-16 Nanyang Technological University Triple well transmit-receive switch transistor
US8716081B2 (en) * 2007-03-15 2014-05-06 Globalfoundries Singapore Pte. Ltd. Capacitor top plate over source/drain to form a 1T memory device
KR101642830B1 (ko) * 2009-03-03 2016-07-27 삼성전자주식회사 전압 레벨을 변경하여 출력하는 반도체 장치
US8461897B2 (en) * 2010-06-07 2013-06-11 Skyworks Solutions, Inc. Apparatus and method for well buffering
US8767404B2 (en) * 2011-07-01 2014-07-01 Altera Corporation Decoupling capacitor circuitry
TWI489776B (zh) * 2012-05-31 2015-06-21 Richwave Technology Corp Ｒｆ開關之電容補償電路
TWM481835U (zh) 2014-02-26 2014-07-11 Tsung-Yu Hsieh 可移動及固定的書桌文具架

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603413A (en) * 2004-07-06 2006-01-16 Realtek Semiconductor Corp MOS varactor and method for making the same
US20140239364A1 (en) * 2011-01-25 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS Varactor Optimized Layout and Methods
US20150194538A1 (en) * 2011-05-05 2015-07-09 Eta Semiconductor Inc. Multiple Control Transcap Variable Capacitor
TW201501293A (zh) * 2013-06-18 2015-01-01 Himax Tech Ltd 同接觸不對稱高電壓ｐ型金屬氧化物半導體結構

Also Published As

Publication number Publication date
US10510748B2 (en) 2019-12-17
TW201810661A (zh) 2018-03-16
US20180076194A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
US7817385B2 (en) Semiconductor device including ESD protection field effect transistor with adjustable back gate potential
US9859313B2 (en) Complementary metal-oxide-semiconductor depth sensor element
KR102084464B1 (ko) 픽셀 회로, 디스플레이 기판 및 디스플레이 디바이스
US20070146008A1 (en) Semiconductor circuit comprising vertical transistor
US20090128992A1 (en) Mos capacitor structure and linearization method for reduced variation of the capacitance
US9734382B2 (en) Fingerprint sensor having ESD protection
WO2018133403A1 (zh) 像素电路及其驱动方法、显示装置
KR101531887B1 (ko) 네거티브 레벨 쉬프터
CN1773705A (zh) 金属氧化物半导体晶体管电路
US20210383753A1 (en) Pixel Drive Circuit and Drive Method Thereof, and Display Device
TWI595653B (zh) 用於增加信號振幅範圍的電晶體
US20190052261A1 (en) Adaptive Body Biasing In CMOS Circuits To Extend The Input Common Mode Operating Range
CN111341263B (zh) 一种像素电路、硅基显示面板和显示装置
KR20150009792A (ko) 정전기 보호 회로 및 이를 구비한 전자 장치
JP6320546B2 (ja) 演算増幅回路
US9991331B2 (en) Apparatuses and methods for semiconductor circuit layout
US10171916B2 (en) System and method for a high-ohmic resistor
JP2005129909A (ja) 光センサー装置および電子機器
CN107818973B (zh) 一种用于增加信号振幅范围的晶体管
JP2006245740A (ja) 増幅回路及びこれを用いたエレクトレットコンデンサマイクロフォン
WO2019210584A1 (zh) 一种基于p阱浮空技术的采样开关及控制方法
US20150137874A1 (en) Current source array
TWI305916B (en) Semiconductor memory device
US20160125119A1 (en) Semiconductor integrated circuit having differential amplifier and method of arranging the same
JP4855668B2 (ja) 電界効果トランジスタの高電圧動作方法とそのバイアス回路およびその高電圧動作回路要素