CN201341126Y - 一种电流开关型BiCMOS锁存比较器电路 - Google Patents

Abstract

本实用新型涉及一种电流开关型BiCMOS锁存比较器电路，包括预放大器、再生放大锁存器和同时与所述预放大器、再生放大锁存器连接的电流开关，所述的电流开关包括两个NMOS管(M1、M2)，且两个NMOS管(M1、M2)的栅极分别用于接收时钟信号，启动所述的电流开关型BiCMOS锁存比较器电路，且NMOS管(M1)的源极和NMOS管(M2)的源极同时连接一电流源(IEE)。本实用新型既具有现有的电流开关双极型比较器电路快速、输入失调电压低和大电流驱动能力的优点，又具备CMOS电路低功耗和高集成度的特性，满足了高速高精度模数转换芯片(ADC)的工作需求。

Description

一种电流开关型BiCMOS锁存比较器电路

技术领域

本实用新型涉及集成电路领域，尤其涉及一种电流开关型BiCMOS(双极型CMOS)锁存比较器电路。

背景技术

锁存比较器是继运算放大器之后的第二大被广泛使用的电子组件，长期以来它一直被广泛使用在振荡器、数据转换器或前端信号处理机等电子设备中。作为高速A/D转换器的重要组成部分，锁存比较器的速度直接影响并限制着A/D转换器的速度。

在高速A/D转换器中，以闪存模数转换芯片(Flash ADC)为例，多采用电流开关双极型比较器。典型的电流开关双极型比较器电路如图1所示，该比较器由一个宽带宽的预放大器1’、再生放大锁存器2’和电流开关3’组成，且均采用双极差分对来实现，即预放大器1’包括差分对三极管Q₁’和三极管Q₂’，再生放大锁存器2’包括差分对三极管Q₃’、三极管Q₄’。当时钟信号CLK由低变高时，预放大器1’工作，再生放大锁存器2’关断，预放大器1’放大输入差值信号，则该比较器电路工作在跟踪模式；当时钟信号CLK由高变低时，由三极管Q₅’和三极管Q₆’组成的电流开关3’切断预放大器1’的尾电流，再生放大锁存器2’开始工作，锁存输出差分信号，则该比较器电路工作在锁存模式。在图1中，由电流开关3’来控制电流源I_EE在预放大器1’和再生放大锁存器2’之间的流通，以决定该比较器电路工作在跟踪模式还是锁存模式。

在上述比较器电路中，由于三极管Q₅’和三极管Q₆’构成的双极型电流开关3’的开关关断特性差，使得整个比较器的速度下降，从而直接影响并限制着A/D转换器的速度，因此这种典型的电流开关双极型比较器电路已越来越不能适应高速A/D转换器的工作要求。

实用新型内容

为了，克服上述现有技术存在的不足，本实用新型旨在提供一种低功耗、集成度高、关断特性好的电流开关型BiCMOS锁存比较器电路，以满足高速高精度模数转换芯片(ADC)的工作需求。

本实用新型所述的一种电流开关型BiCMOS锁存比较器电路，包括预放大器、再生放大锁存器和同时与所述预放大器、再生放大锁存器连接的电流开关，其特征在于：所述的电流开关包括两个NMOS管(N沟道MOS管)，且两个NMOS管的栅极分别用于接收时钟信号，启动所述的电流开关型BiCMOS锁存比较器电路。

在上述的电流开关型BiCMOS锁存比较器电路中，它还包括一射级跟随器和两个同时与其连接的输出缓冲器，其中，所述射级跟随器与所述的预放大器连接。

在上述的电流开关型BiCMOS锁存比较器电路中，所述的射级跟随器包括两个三极管，且两个三极管的集电极相互连接；所述的两个输出缓冲器分别包括三个相互连接的三极管。

在上述的电流开关型BiCMOS锁存比较器电路中，所述的两个输出缓冲器分别连接有一电流源。

由于采用了上述的技术解决方案，本实用新型用NMOS开关取代基本双极型电流开关，实现较好的开关特性；同时增加了射极跟随器和输出缓冲器，从而使得本电路可以广泛应用于高速A/D转换器模块和IP核设计。本实用新型既具有现有的电流开关双极型比较器电路快速、输入失调电压低和大电流驱动能力的优点，又具备CMOS电路低功耗和高集成度的特性，满足了高速高精度模数转换芯片(ADC)的工作需求。

附图说明

图1是现有技术中电流开关双极型比较器电路的原理图；

图2是本实用新型的一种电流开关型BiCMOS锁存比较器电路的原理图。

具体实施方式

如图2所示，本实用新型，即一种电流开关型BiCMOS锁存比较器电路，包括预放大器1、再生放大锁存器2和电流开关3，其中，预放大器1包括两个三极管Q1、Q2；再生放大锁存器2与预放大器1并联连接，它包括两个三极管Q3、Q4，电流开关3包括两个NMOS管M1、M2，且两个NMOS管M1、M2的栅极分别用于接收时钟信号CLK，启动本比较器电路，NMOS管M1的源极和NMOS管M2的源极同时连接一电流源IEE，NMOS管M1的漏极分别与预放大器1中三极管Q1的发射极以及三极管Q2的发射极连接，NMOS管M2的漏极分别与再生放大锁存器2中三极管Q3的发射极以及三极管Q4的发射极连接。

本比较器电路还包括一射级跟随器4和两个同时与其连接的输出缓冲器5、6，其中，射级跟随器4与预放大器1连接，它包括两个三极管Q11、Q12，且三极管Q11的集电极与三极管Q12的集电极连接，三极管Q11的发射极与预放大器1中三极管Q1的基极连接，三极管Q12的发射极与预放大器1中三极管Q2的基极连接。

输出缓冲器5包括三个相互连接的三极管Q5、Q7、Q9，三极管Q5的基极与预放大器1中三极管Q1的集电极连接，三极管Q5的集电极与射级跟随器4中三极管Q11的集电极连接，三极管Q5的发射极分别与三极管Q7的集电极和基极连接，三极管Q7的发射极分别与三极管Q9的集电极和基极连接，三极管Q9的发射极与电流源IEF连接；输出缓冲器6包括三个相互连接的三极管Q6、Q8、Q10，三极管Q6的基极与预放大器1中三极管Q2的集电极连接，三极管Q6的集电极与射级跟随器4中三极管Q12的集电极连接，三极管Q6的发射极分别与三极管Q8的集电极和基极连接，三极管Q8的发射极分别与三极管Q10的集电极和基极连接，三极管Q10的发射极与电流源IEF连接。

在本实用新型中，用由NMOS管M1、M2组成的电流开关取代了由三极管组成的双极型电流开关，NMOS管电流开关在传输电流时可以双向传输，只需对它的源极和漏极互换角色即可，并且当开关导通时，输出电压Vout随输入电压Vin1、Vin2的变化而变化；当开关断开后，输出电压Vout保持为常数，因此实现了较好的开关特性，从而提高了本比较器电路的速度。

在本实用新型中增设射极跟随器4，一方面提高了本比较器电路的输入阻抗，另一方面利用了其阻抗变换特性，使得源阻抗偏差ΔR_S减小，从而提高了本比较器电路的精度，减小了失调电压。

输出缓冲器5、6中的三极管Q7、Q8在以下几方面改善了本比较器电路的性能：1、减小了三极管Q5、Q6在输出节点的电容负载效应，因此提高了小信号带宽和再生放大速度；2、提高了输出电压Vout的摆幅，当摆幅达到V_BE(三极管基极与发射极间的最大电压)时而不会进入饱和状态；3、为驱动与本比较器电路连接的外部数据锁存器电路提供了小的输出阻抗。

在简单比较器电路的分析中，由于负载电容直接影响电路的稳定性，为了把负载电容的影响减到最小，通过三极管Q5、Q6对输出节点的负载电容和电阻R_L1、R_L2进行缓冲，同时也为三极管Q3、Q4提供一个大的基极充电电流。

综上所述，本实用新型既具有现有的电流开关双极型比较器电路快速、输入失调电压低和大电流驱动能力的优点，又具备CMOS电路低功耗和高集成度的特性，满足了高速高精度模数转换芯片(ADC)的工作需求。

以上结合附图实施例对本实用新型进行了详细说明，本领域中普通技术人员可根据上述说明对本实用新型做出种种变化例。因而，实施例中的某些细节不应构成对本实用新型的限定，本实用新型将以所附权利要求书界定的范围作为本实用新型的保护范围。

Claims (4)

1.一种电流开关型BiCMOS锁存比较器电路，包括预放大器、再生放大锁存器和同时与所述预放大器、再生放大锁存器连接的电流开关，其特征在于：所述的电流开关包括两个NMOS管(M1、M2)，且两个NMOS管(M1、M2)的栅极分别用于接收时钟信号，启动所述的电流开关型BiCMOS锁存比较器电路，且NMOS管(M1)的源极和NMOS管(M2)的源极同时连接一电流源(IEE)。

2.根据权利要求1所述的电流开关型BiCMOS锁存比较器电路，其特征在于：它还包括一射级跟随器和两个同时与其连接的输出缓冲器，其中，所述射级跟随器与所述的预放大器连接。

3.根据权利要求1或2所述的电流开关型BiCMOS锁存比较器电路，其特征在于：所述的射级跟随器包括两个三极管(Q11、Q12)，且三极管(Q11)的集电极与三极管(Q12)的集电极连接；所述的两个输出缓冲器分别包括三个相互连接的三极管(Q5、Q7、Q9和Q6、Q8、Q10)。

4.根据权利要求1或2所述的电流开关型BiCMOS锁存比较器电路，其特征在于：所述的两个输出缓冲器分别连接有一电流源(IEF)。

Images