CN102427340B - 一种适用于亚阈值区域的限幅转换电路 - Google Patents

一种适用于亚阈值区域的限幅转换电路 Download PDF

Info

Publication number
CN102427340B
CN102427340B CN 201110445954 CN201110445954A CN102427340B CN 102427340 B CN102427340 B CN 102427340B CN 201110445954 CN201110445954 CN 201110445954 CN 201110445954 A CN201110445954 A CN 201110445954A CN 102427340 B CN102427340 B CN 102427340B
Authority
CN
China
Prior art keywords
pipe
nmos pipe
amplitude
nmos
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110445954
Other languages
English (en)
Other versions
CN102427340A (zh
Inventor
柏娜
朱贾峰
吕百涛
李瑞兴
宋强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN 201110445954 priority Critical patent/CN102427340B/zh
Publication of CN102427340A publication Critical patent/CN102427340A/zh
Application granted granted Critical
Publication of CN102427340B publication Critical patent/CN102427340B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开一种适用于亚阈值区域的限幅转换电路，设有一个工作在超阈值区的常规反相器；设置一个工作在亚阈值区的限幅反相器；所述限幅反相器的输入端与常规反相器的输出端连接。适用于亚阈值区域的限幅转换电路用于将超阈值区的输入信号转换为亚阈值区的输出信号，从而实现从超阈值到亚阈值之间的信号限幅转换功能。本发明的限幅转换电路可作为超阈值电路模块与亚阈值电路模块之间的接口模块，能快速实现从超阈值的信号幅度转换为亚阈值的信号幅度的目的。

Description

一种适用于亚阈值区域的限幅转换电路
技术领域
本发明涉及一种适用于亚阈值区域的限幅转换电路，该电路将超阈值区的输入信号转换为亚阈值区域的输出信号，从而实现信号幅度的转换，属于集成电路设计技术领域。
背景技术
多电源电压模式被广泛应用于低功耗SOC中，其通过有效地配置各功能模块的电源电压最大限度的降低系统总功耗。然而，多电源电压系统中不同模块进行信号传输时需要进行幅值转换。传统的高幅值信号到低幅值信号的转换通过反相器进行。遗憾的是，随着电源电压的进一步降低，特别是进入亚阈值区域后，MOS管的驱动能力进一步降低，致使传统的反相器已不能满足超阈值区域信号到亚阈值区域信号转换实时性的要求。因此如何快速准确地将超阈值区域的信号转换成亚阈值区域的信号，即实现从超阈值区域到亚阈值区域的信号转换成为多电源电压SOC和亚阈值SOC的研究内容之一。
发明内容
发明目的：针对现有技术中的问题：多电源电压模式的系统中，当超阈值模块(超阈值电源电压为VDDI)产生的信号传输给亚阈值模块(亚阈值电源电压为VDDO)时，需要将幅值为超阈值区域的信号转化为幅值为亚阈值区域的信号。本发明提供一种可以快速有效地将处于超阈值区域的高幅度的输入信号转换为处于亚阈值区域的低幅度的输出信号、从而实现信号限幅转换的功能的适用于亚阈值区域的限幅转换电路。
技术方案：一种适用于亚阈值区域的限幅转换电路，设有一个工作在超阈值区的常规反相器；设置一个工作在亚阈值区的限幅反相器；所述限幅反相器的输入端与常规反相器的输出端连接；
所述限幅反相器包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，其中，第一PMOS管P1及第二PMOS管P2的源端均连接到亚阈值电源VDDO；所述第一PMOS管P1的漏端与第四NMOS管N4的栅端相连；第一PMOS管P1的栅端、第二NMOS管N2的栅端、第一NMOS管N1的栅端以及第三NMOS管N3的栅端连接在一起并与反相器的输出端连接；所述第二NMOS管N2的漏端和源端互连并与第四NMOS管N4的源端以及第一NMOS管N1的漏端连接在一起；所述第四NMOS管N4的漏端连接第二PMOS管P2的栅端，第二PMOS管P2的漏端与第三NMOS管N3的漏端连接并作为限幅转换电路的输出端；所述第一NMOS管N1和第三NMOS管N3的源端均连接至电源地VSS；
第一PMOS管P1的衬底均与第一PMOS管P1的源端相连，第二PMOS管P2的衬底均与第二PMOS管P2的源端相连；所述第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4的衬底均与电源地VSS相连。
有益效果：与现有技术相比，本发明所提供的适用于亚阈值区域的限幅转换电路，用于将超阈值区的输入信号转换为亚阈值区的输出信号，从而实现从超阈值到亚阈值之间的信号限幅转换功能。本发明的限幅转换电路可作为超阈值电路模块与亚阈值电路模块之间的接口模块，能快速实现从超阈值的信号幅度转换为亚阈值的信号幅度的目的。
附图说明
图1为本发明实施例的电路原理图；
图2为现有技术中常规反相器构成的传统限幅转换电路的电路原理图；
图3为仿真本发明实施例的限幅转换电路与现有技术中传统限幅转换电路的电路原理图；
图4为上升延时和下降延时的示意图；
图5为输入信号为上升沿时，本发明的限幅转换电路与传统限幅转换电路在最好工艺角下的延迟对比；
图6为输入信号为上升沿时，本发明的限幅转换电路与传统限幅转换电路在最坏工艺角下的延迟对比。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
图1是本发明实施例的适用于亚阈值区域的限幅转换电路的电路原理图，该限幅转换电路用于将超阈值区的输入信号转换为亚阈值区的输出信号，由3个PMOS管(第一PMOS管P1～第三PMOS管P3)和5个NMOS管(第一NMOS管N1～第五NMOS管N5)所组成。该限幅转换电路由一个常规反相器和一个限幅反相器构成，有一个输入端口IN和一个输出端口OUT。其中常规反相器工作在超阈值区(电源电压为VDDI)，限幅反相器则工作在亚阈值区(电源电压为VDDO)。
其具体连接关系如下：第三PMOS管P3和第五NMOS管N5组成常规反相器。第三PMOS管P3和第五NMOS管N5的栅端连在一起并与输入端IN直接相连，而第三PMOS管P3和第五NMOS管N5的漏端连在一起则作为常规反相器的输出端。第三PMOS管P3的源端连至VDDI，第五NMOS管N5N5的源端则连至VSS。其余6个晶体管(即，第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4)组成限幅反相器，其输入端即为常规反相器的输出端。其中第一PMOS管P1管和第二PMOS管P2管的源端都连接到VDDO上，第一PMOS管P1管的漏端与第四NMOS管N4管的栅端相连，而第一PMOS管P1管的栅端是与常规反相器的输出端相连的。第二PMOS管P2管的漏端是直接与输出端OUT相连的，而其栅端是与N4管的漏端相连的。第四NMOS管N4管的源端与第一NMOS管N1管的漏端以及第二NMOS管N2管的漏端和源端相连，第一NMOS管N1管的源端连至VSS，第一NMOS管N1和第二NMOS管N2的栅端则同时连至常规反相器的输出端。同时，第三NMOS管N3的栅端也与常规反相器的输出端相连，而其漏端则是与输出端OUT相连，其源端则直接连至VSS。此外，第三PMOS管P3的体端是与VDDI相连的，而第一PMOS管P1、第二PMOS管P2的体端是与VDDO相连的。所有的NMOS管的体端均与VSS相连。此外所有的PMOS管的衬底均与各自PMOS管的源端相连，而所有的NMOS管的衬底均与电源地VSS相连。
适用于亚阈值区域的限幅转换电路的工作原理如下：
首先，现有常规反相器将输入的超阈值区域高幅值信号反相，输送给限幅反相器；假定初始条件下N2管两端电位为0，输入端
Figure BDA0000125823450000031
接收的是高电平幅度为1.2V、低电平幅度为“0”的方波信号，VDDO的电压处于亚阈值区域(0.4V)。限幅反相器的具体工作原理如下：当
Figure BDA0000125823450000041
为高电平时，N3导通，输出为低电平。与此同时，N1也导通，N2构成的电容(CN2)被充电。当输入
Figure BDA0000125823450000042
变成低电平时，N1、N3被关断。第一PMOS管P1导通，进而第四NMOS管N4导通。需要注意的是，在此过程中，由于电容CN2两端电平值不能跳变。因此，节点A的电平为负值。在第四NMOS管N4导通时，节点A将驱动第二PMOS管P2使得输出端OUT为高电平。值得强调的是，由于在此过程中第二PMOS管P2的栅端驱动电压为负值，第二PMOS管P2的驱动能力明显增强。
与本发明实施例中的限幅转换电路相比，图2所示为传统限幅转换电路。由于第二PMOS管P2在亚阈值区的驱动能力大幅度减弱，所以当输入信号由低电平向高电平转换时，传统的限幅转换电路无法迅速拉高输出端的信号。表一给出了在不同VDDO(200mV～600mV)，以及在不同工艺角和温度下，本发明的限幅转换电路的信号转换延迟时间(信号转换延迟时间的示意图见图4所示)，图3所示为用于该仿真的电路原理图，对应的仿真条件为：输入为1MHz的方波，高电平为1.2V、低电平为0，输出负载电容设定为1pf。
表一
Figure BDA0000125823450000043
Figure BDA0000125823450000051
※表示在输入信号下降到0.6V(VDDI/2)之前，输出信号已下降至(VDDO/2)
表二
Figure BDA0000125823450000061
※表示在输入信号下降到0.6V之前，输出信号已下降至VDDO/2
★下斜线填充部分说明此反相器功能失效
从表一和表二中可以看出，限幅转换电路在输入数据处于上升沿时受亚阈值PMOS管驱动能力弱的影响而成为关键性指标要求。图5及图6给出了输入信号为上升沿时本发明的限幅转换电路与传统限幅转换电路在不同的VDDO条件下时最好工艺角及最坏工艺角下的延时对比。需要说明的是，传统限幅转换电路在VDDO为200mV时是不能正常工作的(图中用“×”表示)。

Claims (1)

1.一种适用于亚阈值区域的限幅转换电路，设有一个工作在超阈值区的常规反相器；其特征在于：设置一个工作在亚阈值区的限幅反相器；所述限幅反相器的输入端与常规反相器的输出端连接；
所述限幅反相器包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，其中，第一PMOS管P1及第二PMOS管P2的源端均连接到亚阈值电源VDDO；所述第一PMOS管P1的漏端与第四NMOS管N4的栅端相连；第一PMOS管P1的栅端、第二NMOS管N2的栅端、第一NMOS管N1的栅端以及第三NMOS管N3的栅端连接在一起并与常规反相器的输出端连接；所述第二NMOS管N2的漏端和源端互连并与第四NMOS管N4的源端以及第一NMOS管N1的漏端连接在一起；所述第四NMOS管N4的漏端连接第二PMOS管P2的栅端，第二PMOS管P2的漏端与第三NMOS管N3的漏端连接并作为限幅转换电路的输出端；所述第一NMOS管N1和第三NMOS管N3的源端均连接至电源地VSS；
第一PMOS管P1的衬底均与第一PMOS管P1的源端相连，第二PMOS管P2的衬底均与第二PMOS管P2的源端相连；所述第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4的衬底均与电源地VSS相连。
CN 201110445954 2011-12-28 2011-12-28 一种适用于亚阈值区域的限幅转换电路 Expired - Fee Related CN102427340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110445954 CN102427340B (zh) 2011-12-28 2011-12-28 一种适用于亚阈值区域的限幅转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110445954 CN102427340B (zh) 2011-12-28 2011-12-28 一种适用于亚阈值区域的限幅转换电路

Publications (2)

Publication Number Publication Date
CN102427340A CN102427340A (zh) 2012-04-25
CN102427340B true CN102427340B (zh) 2013-10-23

Family

ID=45961290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110445954 Expired - Fee Related CN102427340B (zh) 2011-12-28 2011-12-28 一种适用于亚阈值区域的限幅转换电路

Country Status (1)

Country Link
CN (1) CN102427340B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751979B (zh) * 2012-07-13 2016-01-20 上海交通大学 一种亚阈值低功耗的全加器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266848A (en) * 1990-03-28 1993-11-30 Hitachi, Ltd. CMOS circuit with reduced signal swing
CN101420224A (zh) * 2007-10-24 2009-04-29 王朝钦 输出缓冲电路及其低功率偏压电路,以及输入缓冲电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072320A (ja) * 1983-09-28 1985-04-24 Fujitsu Ltd 入力バッファ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266848A (en) * 1990-03-28 1993-11-30 Hitachi, Ltd. CMOS circuit with reduced signal swing
CN101420224A (zh) * 2007-10-24 2009-04-29 王朝钦 输出缓冲电路及其低功率偏压电路,以及输入缓冲电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Atsushi Kawasumi等.Energy Efficiency Degradation Caused by Random Variation in Low-Voltage SRAM and 26% Energy by Bitline Amplitude Limiting (BAL)Scheme.《IEEE Asian Solid-State Circuits Conference》.2011,165-168.
Energy Efficiency Degradation Caused by Random Variation in Low-Voltage SRAM and 26% Energy by Bitline Amplitude Limiting (BAL)Scheme;Atsushi Kawasumi等;《IEEE Asian Solid-State Circuits Conference》;20111116;165-168 *
JP昭60-72320A 1985.04.24

Also Published As

Publication number Publication date
CN102427340A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
CN108155903A (zh) 应用于GaN栅极驱动的高速高压电平转换电路
CN104124954B (zh) 电平转换电路及其操作方法
CN102857217B (zh) 一种低功耗异或/同或门电路
CN107181482A (zh) 输入输出接收电路
CN102487240B (zh) 电压转换速率控制电路和输出电路
CN102412825A (zh) 电平转换电路
CN107707246A (zh) 面向物联网的亚阈值cmos电平转换电路及实现方法
CN104836570B (zh) 一种基于晶体管级的与/异或门电路
CN108599755A (zh) 电平移位电路
CN203910231U (zh) 移位寄存器、栅极驱动电路和显示装置
CN102427340B (zh) 一种适用于亚阈值区域的限幅转换电路
CN103346780A (zh) Mos管与单电子晶体管混合结构的可复用逻辑门
CN104506183A (zh) 单电压亚阈值电平转换器
CN102386908B (zh) 一种绝热多米诺电路及绝热多米诺三值与门电路
CN101494450B (zh) 电平转移电路
CN107181481B (zh) 输入输出接收电路
CN203911896U (zh) 一种可编程芯片的输出电平兼容电路
CN101977050B (zh) 一种新型绝热逻辑门电路
CN104617916A (zh) 一种基于FinFET器件的主从触发器
CN105187045B (zh) 一种高速电路的带上拉pmos管的动态锁存器
CN106656164A (zh) 一种高电平选择电路和电子系统
CN106664090B (zh) 一种缓冲器电路和采用该电路的电子设备
CN102299705B (zh) 电平转换与非电路
CN106712497A (zh) 一种交叉耦合电荷泵
CN104617915B (zh) 一种基于FinFET晶体管的主从触发器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131023

Termination date: 20161228