CN103219990B - 基于绝热多米诺逻辑的三值低功耗t运算电路 - Google Patents

Abstract

本发明公开了一种基于绝热多米诺逻辑的三值低功耗T运算电路，将绝热技术和多米诺逻辑结合应用到T运算电路中，根据T运算和文字运算定义式，以开关信号理论为指导，推导出三值低功耗T运算电路的开关级表达式，从而得到包括逻辑0选通电路、逻辑1选通电路和逻辑2选通电路T运算电路；优点是采用电源传输到节点电容再返回至电源的重复利用方式，减少了传统能量直接转化为热能的消耗，使大部分能量将被恢复到电源以便于在下一周期被再次使用，对本发明的三值低功耗T运算电路的逻辑功能和低功耗特性用HSPICE进行验证，其完全符合三值T运算电路的功能,具有正确的逻辑功能，相对于三值常规多米诺T运算电路能耗减少了51.79%，具有明显的低功耗特征。

Description

基于绝热多米诺逻辑的三值低功耗T运算电路

技术领域

本发明涉及一种T运算电路，尤其是涉及一种基于绝热多米诺逻辑的三值低功耗T运算电路。

背景技术

随着集成电路工艺的快速发展，布线面积已成为制约芯片面积的最主要因素，而多值逻辑的提出为减少芯片内部连线和芯片面积提供了一种有效途径。同时，在处理相同信息量时，使用高信息携带量的多值信号所需传输线数远小于使用二值信号的个数，可有效提高电路的空间和时间利用率，因此近年来对多值逻辑的研究引起了越来越多的重视。T算子作为通用的多值逻辑算子，能实现多值代数完备运算集，构成T算子代数对研究多值逻辑具有十分重要的意义。通过构建T运算网络，T运算电路可以实现任意多值逻辑电路，是基本的多值单元电路之一。

与静态CMOS电路相比，多米诺电路具有面积和速度占优势的特性，而被广泛用于现代高性能微处理器中。但是，多米诺电路由于周期性的预充电和放电操作，表现出较高的开关活动性，其能耗较大。而绝热电路(或称能量恢复型电路)采用交流脉冲电源，改变了传统能量由电源传输到节点电容再传输到地的方式，其采用电源传输到节点电容再返回至电源的重复利用方式，因此，减少了传统能量直接转化为热能的消耗，使大部分能量将被恢复到电源以便于在下一周期被再次使用，可以有效地减小电路的功耗。

鉴此，将绝热技术和多米诺逻辑结合应用到T运算电路中，设计一种基于绝热多米诺逻辑的三值低功耗T运算电路具有现实意义。

发明内容

本发明所要解决的技术问题是提供一种具有正确的逻辑功能，且功耗较低的基于绝热多米诺逻辑的三值低功耗T运算电路。

本发明解决上述技术问题所采用的技术方案为：一种基于绝热多米诺逻辑的三值低功耗T运算电路，包括逻辑0选通电路、逻辑1选通电路和逻辑2选通电路，所述的逻辑0选通电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，所述的逻辑2选通电路包括第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管和第八NMOS管，所述的逻辑1选通电路包括第六PMOS管、第七PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第四PMOS管的栅极、所述的第六PMOS管的栅极、所述的第二NMOS管的栅极、所述的第四NMOS管的栅极、所述的第七NMOS管的栅极和所述的第十一NMOS管的栅极连接且其连接端接入第一时钟信号；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极、所述的第二NMOS管的源极、所述的第四NMOS管的源极、所述的第五NMOS管的栅极、所述的第七NMOS管的源极、所述的第八NMOS管的栅极、所述的第十一NMOS管的源极和所述的第十二NMOS管的栅极连接且其连接端接入第二时钟信号，所述的第一时钟信号与所述的第二时钟信号的幅值相同且相位相差180度；所述的第一PMOS管的漏极、所述的第一NMOS管的漏极和所述的第三NMOS管的栅极连接，所述的第一NMOS管的源极与所述的第二NMOS管的漏极连接，所述的第二PMOS管的漏极、所述的第三NMOS管的漏极、所述的第三PMOS管的栅极和所述的第九NMOS管的栅极连接，所述的第三NMOS管的源极与所述的第四NMOS管的漏极连接，所述的第三PMOS管的漏极与所述的第五NMOS管的漏极连接，所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第六NMOS管的漏极和所述的第十NMOS管的栅极连接，所述的第六NMOS管的源极与所述的第七NMOS管的漏极连接，所述的第五PMOS管的漏极与所述的第八NMOS管的漏极连接，所述的第六PMOS管的漏极、所述的第七PMOS管的栅极和所述的第九NMOS管的漏极连接，所述的第九NMOS管的源极和所述的第十NMOS管的漏极连接，所述的第十NMOS管的源极和所述的第十一NMOS管的漏极连接，所述的第七PMOS管的漏极与所述的第十二NMOS管的漏极连接，所述的第一NMOS管的栅极与所述的第六NMOS管的栅极连接且其连接端作为所述的基于绝热多米诺逻辑的三值低功耗T运算电路的三值选通信号输入端，所述的第三PMOS管的漏极、所述的第五NMOS管的漏极、所述的第五PMOS管的漏极、所述的第八NMOS管的漏极、所述的第七PMOS管的漏极和所述的第十二NMOS管的漏极连接且其连接端作为所述的基于绝热多米诺逻辑的三值低功耗T运算电路的信号输出端。

与现有技术相比，本发明的优点在于将绝热技术和多米诺逻辑结合应用到T运算电路中，根据T运算和文字运算定义式，以开关信号理论为指导，推导出基于绝热多米诺逻辑的三值低功耗T运算电路的开关级表达式，从而得到包括逻辑0选通电路、逻辑1选通电路和逻辑2选通电路的T运算电路，通过将多米诺电路、绝热电路与多值电路进行结合，使基于绝热多米诺逻辑的三值低功耗T运算电路采用电源传输到节点电容再返回至电源的重复利用方式，减少了传统能量直接转化为热能的消耗，使大部分能量恢复到电源以便于在下一周期被再次使用，对本发明的基于绝热多米诺逻辑的三值低功耗T运算电路的逻辑功能和低功耗特性用HSPICE进行验证，其完全符合三值T运算电路的功能，具有正确的逻辑功能，相对于三值常规多米诺T运算电路能耗减少了51.79％，具有明显的低功耗特征。

附图说明

图1为逻辑0选通电路的电路图；

图2为逻辑2选通电路的电路图；

图3为逻辑1选通电路的电路图；

图4为本发明的符号图；

图5为第一时钟信号和第二时钟信号的波形图；

图6为开关—信号代数系统的结构示意图；

图7为本发明的瞬态特性曲线；

图8为本发明与三值常规多米诺T运算电路的瞬态能耗比较图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：一种基于绝热多米诺逻辑的三值低功耗T运算电路，包括逻辑0选通电路、逻辑1选通电路和逻辑2选通电路，如图1所示，逻辑0选通电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5；如图2所示，逻辑2选通电路包括第四PMOS管P4、第五PMOS管P5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8；如图3所示，逻辑1选通电路包括第六PMOS管P6、第七PMOS管P7、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11和第十二NMOS管N12，第一PMOS管P1的栅极、第二PMOS管P2的栅极、第四PMOS管P4的栅极、第六PMOS管P6的栅极、第二NMOS管N2的栅极、第四NMOS管N4的栅极、第七NMOS管N7的栅极和第十一NMOS管N11的栅极连接且其连接端接入第一时钟信号clk；第一PMOS管P1的源极、第二PMOS管P2的源极、第四PMOS管P4的源极、第六PMOS管P6的源极、第二NMOS管N2的源极、第四NMOS管N4的源极、第五NMOS管N5的栅极、第七NMOS管N7的源极、第八NMOS管N8的栅极、第十一NMOS管N11的源极和第十二NMOS管N12的栅极连接且其连接端接入第二时钟信号nclk，第一时钟信号clk与第二时钟信号nclk的幅值相同且相位相差180度，两者的波形图如图5所示；第一PMOS管P1的漏极、第一NMOS管N1的漏极和第三NMOS管N3的栅极连接，第一NMOS管N1的源极与第二NMOS管N2的漏极连接，第二PMOS管P2的漏极、第三NMOS管N3的漏极、第三PMOS管P3的栅极和第九NMOS管N9的栅极连接，第三NMOS管N3的源极与第四NMOS管N4的漏极连接，第三PMOS管P3的源极与第五NMOS管N5的源极连接且其连接端为第一信号输入端，接入第一输入信号in₀，第四PMOS管P4的漏极、第五PMOS管P5的栅极、第六NMOS管N6的漏极和第十NMOS管N10的栅极连接，第六NMOS管N6的源极与第七NMOS管N7的漏极连接，第五PMOS管P5的源极与第八NMOS管N8的源极连接且其连接端为第二信号输入端，接入第二输入信号in₂，第六PMOS管P6的漏极、第七PMOS管P7的栅极和第九NMOS管N9的漏极连接，第九NMOS管N9的源极和第十NMOS管N10的漏极连接，第十NMOS管N10的源极和第十一NMOS管N11的漏极连接，第七PMOS管P7的源极与第十二NMOS管N12的源极连接且其连接端为第三信号输入端，接入第三输入信号in₁，第一NMOS管N1的栅极与第六NMOS管N6的栅极连接且其连接端作为基于绝热多米诺逻辑的三值低功耗T运算电路的三值选通信号输入端，接入三值选通信号x，第三PMOS管P3的漏极、第五NMOS管N5的漏极、第五PMOS管P5的漏极、第八NMOS管N8的漏极、第七PMOS管P7的漏极和第十二NMOS管N12的漏极连接且其连接端作为基于绝热多米诺逻辑的三值低功耗T运算电路的信号输出端，输出三值输出信号out。

本实施例中的基于绝热多米诺逻辑的三值低功耗T运算电路的设计原理及设计过程如下所述：

一、首先引入开关信号理论

在开关代数中，开关变量α,β的取值T和F分别表示晶体管的导通和关断，有与(·)、或(+)、非(ˉ)三种基本运算；在信号代数中，信号变量x,y的取值为0,1,…,m-1，用来表示多值电路的m种电压信号，有取小(∩)、取大(∪)及文字运算(ⁱxⁱ)等基本运算。开关代数与信号代数并不是相互独立的，它们之间的关系如图6所示，联结运算Ⅰ用来描写信号控制元件开关状态的物理过程，联结运算Ⅱ描写元件的开关状态控制信号的传输与形成的物理过程。

其中，联结运算Ⅰ主要有高阈比较运算和低阈比较运算：

高阈比较运算： $x_t=\left\{\begin{array}{cc}T& x>t\\ F& x<t\end{array}\right.---\left(1\right)$

低阈比较运算： $x^t=\left\{\begin{array}{cc}T& x<t\\ F& x>t\end{array}\right.---\left(2\right)$

联结运算Ⅱ主要有传输运算和并运算：

传输运算： $S*\mathrm{\&alpha;}=\left\{\begin{array}{cc}S& \mathrm{\&alpha;}=T\\ {\mathrm{\&Phi;}}^{\&prime;}& \mathrm{\&alpha;}=F\end{array}\right.---\left(3\right)$

并运算： $S_1*{\mathrm{\&alpha;}}_1\#S_2*{\mathrm{\&alpha;}}_2=\left\{\begin{array}{c}{S}_1*{\mathrm{\&alpha;}}_1({\mathrm{\&alpha;}}_2=F)\\ S_2*{\mathrm{\&alpha;}}_2({\mathrm{\&alpha;}}_1=F)\end{array}\right.---\left(4\right)$

式(3)中S为传输源，Φ′为高阻状态，*为传输运算；式(4)中S₁和S₂分别表示两个不同的传输源，传输运算“*”优先级高于并运算“#”，且为防止短路电流的出现，当S₁≠S₂时不允许α₁,α₂同时为T(导通)。根据式(3)和式(4)定义可得如下性质：

并联控制律:x*α#x*β＝x*(α+β)(5)

串联控制律:(x*α)*β＝x*(α·β)(6)

交换律：x*α#y*β＝y*β#x*α(7)

从以上关系式可以看出,在CMOS电路中,输出信号的传输可以直接通过电压控制晶体管的开关实现。

二、引入三值T运算

T运算电路是一种多功能逻辑器件。利用T门网络可以实现任意的多值逻辑函数，在三值电路设计中有着重要的作用。三值T运算的定义为：

$T({\mathrm{in}}_0,{\mathrm{in}}_1,{\mathrm{in}}_2;x)=\left\{\begin{array}{cc}{\mathrm{in}}_0,& x=0,\\ {\mathrm{in}}_1,& x=1,\\ {\mathrm{in}}_2,& x=2,\end{array}\right.---\left(8\right)$

式(8)中x表示三值选通信号，in₀、in₁和in₂表示三个输入信号，三值选通信号x用于控制信号in₀、in₁和in₂的传输，当x＝0时，in₀被传输至输出端；当x＝1时；in₁被传输至输出端；x＝2时,in₂被传输至输出端。该运算电路类似于二值代数中二选一数据选择器，实现三选一数据选择运算。结合文字运算，式(8)可表示为：

T(in₀,in₁,in₂；x)＝in₀·⁰x⁰+in₁·¹x¹+in₂·²x²(9)

其中,三值文字运算定义为：

${x_i}^i=\{\begin{array}{cc}\begin{array}{cc}2,& x=i,\\ 0,& x\&NotEqual;i,\end{array}& i\&Element;\left\{0,1,2\right\}\end{array}.---\left(10\right)$

根据文字运算互斥与互补的约束关系,可以得到以下性质：

$\begin{array}{cc}{x_i}^i=\stackrel{\&OverBar;}{{x_j}^j+{x_k}^k}=\stackrel{\&OverBar;}{{x_j}^j}\&CenterDot;\stackrel{\&OverBar;}{{x_k}^k},i\&NotEqual;j\&NotEqual;k.& j,k\&Element;\left\{0,1,2\right\}\end{array}---\left(11\right)$

根据开关信号理论和式(9)的T运算定义式可以设计得到基于绝热多米诺逻辑的三值低功耗T运算电路；其中用N型绝热多米诺电路产生控制信号ⁱxⁱ，用P型绝热多米诺电路实现数据的选择传输。

三、设计逻辑0选通电路和逻辑2选通电路

设第一时钟信号为clk，第二时钟信号为nclk，clk和nclk相位相差180度，x为三值选通信号。根据文字运算定义式和开关信号理论可以推出输出节点信号⁰x⁰和的开关级表达式为：

⁰x⁰＝nclk*clk^1.5#nclk*(^0.5clk·^0.5x)(12)

$\stackrel{\&OverBar;}{{x_0}^0}=nclk*{\mathrm{clk}}^{1.5}\#nclk*(c_{0.5}lk\&CenterDot;_0_{1.5}{x}^0).---\left(13\right)$ 多米诺电路的工作过程可分为预充电和求值两个阶段。当clk＝0时，式(12)和式(13)中第一项nclk*clk^1.5表示第二时钟信号nclk对节点⁰x⁰和预充电；当clk＝2时，若输入x≠0，式(12)中第二项^0.5clk·^0.5x导通，存储在节点⁰x⁰上的电荷回收至nclk，输出⁰x⁰＝0，同时式(13)中第二项^0.5clk·^1.50x⁰截止，存储在节点上的电荷保持不变，输出若输入x＝0，则^0.5clk·^0.5x截止，输出⁰x⁰＝2，而^0.5clk·^1.50x⁰导通，nclk回收存储于节点的电荷，输出从而实现多米诺求值阶段。其中⁰x⁰信号控制的NMOS管采用高阈值，减少N型多米诺电路串联导致电荷流失，保证电路工作正确。利用信号控制P型绝热多米诺电路实现in₀信号的选择输出，其开关级表达式如下：

$out={\mathrm{in}}_0*{\stackrel{\&OverBar;}{{x_0}^0}}^{0.5}\#{\mathrm{in}}_0*n_{1.5}clk.---\left(14\right)$

由式(12)～式(14)可得到相应的逻辑0选通电路的电路结构，其电路如图1所示。

同理可得逻辑2选通电路的开关级表达式为：

$\stackrel{\&OverBar;}{{x_2}^2}=nclk*{\mathrm{clk}}^{1.5}\#nclk*(c_{0.5}lk\&CenterDot;x_{1.5}),---\left(15\right)$

$out={\mathrm{in}}_2*{\stackrel{\&OverBar;}{{x_2}^2}}^{0.5}\#{\mathrm{in}}_2*n_{1.5}clk.---\left(16\right)$

由式(15)和式(16)可以得到相应的逻辑2选通电路的电路结构，其电路如图2所示。其中式(15)第二项中^1.5x表示在求值阶段，若x＝0、1，由于输入信号x小于阈值电压，因此存储在节点上的电荷不回收至nclk，输出而当x＝2时，该项导通，输出从而控制式(16)中的导通，实现in₂信号的传输。

四、设计逻辑1选通电路

由于多米诺电路求值网络中只有NMOS管或PMOS管，造成三值代数中逻辑1难以被辨识。根据式(11)可知任一个文字运算可以由另二个文字运算得到，因此，用已有的和信号去控制产生信号。其开关级表达式为：

$\stackrel{\&OverBar;}{{x_1}^1}=nclk*{\mathrm{clk}}^{1.5}\#nclk*(c_{0.5}lk\&CenterDot;\stackrel{\&OverBar;}{{x_0}^0}_{1.5}\&CenterDot;\stackrel{\&OverBar;}{{x_2}^2}_{1.5}),---\left(17\right)$

其中,当clk＝0时，第一项clk^1.5导通，第二项中^0.5clk截止，nclk对节点预充电至高电平，当clk＝2时，第一项截止，若和等于2(即x＝1)时，存储于节点上的电荷返回到功率时钟nclk上，输出否则继续保持截止，输出

利用信号控制信号in₁的选择传输，开关级表达式为：

$out={\mathrm{in}}_1*{\stackrel{\&OverBar;}{{x_1}^1}}^{0.5}\#{\mathrm{in}}_1*n_{1.5}clk.---\left(18\right)$

根据式(17)和式(18)可得逻辑1选通电路的开关级电路结构，其电路如图3所示。

五、将逻辑0选通电路、逻辑1选通电路和逻辑2选通电路的共同端相连接,可得本实施例的基于绝热多米诺逻辑的三值低功耗T运算电路,其符号如图4所示。

在CMOS工艺参数采用TSMC0.25μm情况下，使用HSPICE对本实施例的基于绝热多米诺逻辑的三值低功耗T运算电路进行仿真。其中NMOS管宽长比W/L＝3λ/2λ，PMOS管宽长比W/L＝6λ/2λ，逻辑值0、1、2相对应的物理电压分别为0V、1.25V、2.5V，负载电容为10fF，工作频率为25MHz。基于绝热多米诺逻辑的三值低功耗T运算电路的瞬态特性曲线图如图7所示。若选通信号x＝2，in₀＝0，in₁＝1，in₂＝2，输出out＝in₂＝2；若x＝1，in₀＝2，in₁＝0，in₂＝1，输出out＝in₁＝0；若x＝0，in₀＝1，in₁＝2，in₂＝0，输出out＝in₀＝1。分析其余情况同样可知，所设计的基于绝热多米诺逻辑的三值低功耗T运算电路完全符合三值T运算电路的功能，具有正确的逻辑功能。

本实施例的基于绝热多米诺逻辑的三值低功耗T运算电路与三值常规多米诺T运算电路的瞬态能耗比较曲线如图8所示。其中，曲线呈波浪式的为绝热多米诺T运算电路的能耗曲线，电源向电路注入能量和回收能量分别体现在曲线的上升和下降部分，电路的能耗体现在曲线的渐升部分。当工作频率为25MHz，在相同工艺参数，同输入输出情况下，在400ns时间内，基于绝热多米诺逻辑的三值低功耗T运算电路能耗相对于三值常规多米诺T运算电路能耗减少了51.79％，具有明显的低功耗特征。

本发明的基于绝热多米诺逻辑的三值低功耗T运算电路利用绝热多米诺电路设计，具有明显的低功耗的特性，并且结构简单，与2011年发行的《电路与系统学报》第16卷第3期中第92～97页发表的“三值钟控传输门绝热逻辑电路研究”(作者：高虹、汪鹏君)中提出的绝热T运算电路相比，晶体管数节省了50％。由于用T运算网络可以构建任意三值网络，故可进一步将本发明应用到更复杂的三值逻辑电路设计中。

Claims (1)

1.一种基于绝热多米诺逻辑的三值低功耗T运算电路，其特征在于包括逻辑0选通电路、逻辑1选通电路和逻辑2选通电路，所述的逻辑0选通电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，所述的逻辑2选通电路包括第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管和第八NMOS管，所述的逻辑1选通电路包括第六PMOS管、第七PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第四PMOS管的栅极、所述的第六PMOS管的栅极、所述的第二NMOS管的栅极、所述的第四NMOS管的栅极、所述的第七NMOS管的栅极和所述的第十一NMOS管的栅极连接且其连接端接入第一时钟信号；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极、所述的第二NMOS管的源极、所述的第四NMOS管的源极、所述的第五NMOS管的栅极、所述的第七NMOS管的源极、所述的第八NMOS管的栅极、所述的第十一NMOS管的源极和所述的第十二NMOS管的栅极连接且其连接端接入第二时钟信号，所述的第一时钟信号与所述的第二时钟信号的幅值相同且相位相差180度；所述的第一PMOS管的漏极、所述的第一NMOS管的漏极和所述的第三NMOS管的栅极连接，所述的第一NMOS管的源极与所述的第二NMOS管的漏极连接，所述的第二PMOS管的漏极、所述的第三NMOS管的漏极、所述的第三PMOS管的栅极和所述的第九NMOS管的栅极连接，所述的第三NMOS管的源极与所述的第四NMOS管的漏极连接，所述的第三PMOS管的源极与所述的第五NMOS管的源极连接，所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第六NMOS管的漏极和所述的第十NMOS管的栅极连接，所述的第六NMOS管的源极与所述的第七NMOS管的漏极连接，所述的第五PMOS管的源极与所述的第八NMOS管的源极连接，所述的第六PMOS管的漏极、所述的第七PMOS管的栅极和所述的第九NMOS管的漏极连接，所述的第九NMOS管的源极和所述的第十NMOS管的漏极连接，所述的第十NMOS管的源极和所述的第十一NMOS管的漏极连接，所述的第七PMOS管的源极与所述的第十二NMOS管的源极连接，所述的第一NMOS管的栅极与所述的第六NMOS管的栅极连接且其连接端作为所述的基于绝热多米诺逻辑的三值低功耗T运算电路的三值选通信号输入端，所述的第三PMOS管的漏极、所述的第五NMOS管的漏极、所述的第五PMOS管的漏极、所述的第八NMOS管的漏极、所述的第七PMOS管的漏极和所述的第十二NMOS管的漏极连接且其连接端作为所述的基于绝热多米诺逻辑的三值低功耗T运算电路的信号输出端。