KR101928223B1 - 삼진 논리 회로 장치 - Google Patents

삼진 논리 회로 장치 Download PDF

Info

Publication number
KR101928223B1
KR101928223B1 KR1020170183831A KR20170183831A KR101928223B1 KR 101928223 B1 KR101928223 B1 KR 101928223B1 KR 1020170183831 A KR1020170183831 A KR 1020170183831A KR 20170183831 A KR20170183831 A KR 20170183831A KR 101928223 B1 KR101928223 B1 KR 101928223B1
Authority
KR
South Korea
Prior art keywords
pull
switching table
transistor
gate
switching
Prior art date
Application number
KR1020170183831A
Other languages
English (en)
Inventor
강석형
김선민
임태호
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020170183831A priority Critical patent/KR101928223B1/ko
Application granted granted Critical
Publication of KR101928223B1 publication Critical patent/KR101928223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

스태틱 삼진 게이트를 설계하는 방법에 연관되며, 삼진 논리에 대응하는 진리표를 생성하는 단계; 상기 진리표를 이용하여 풀업, 풀다운 회로에 대한 스위칭 테이블을 생성하는 단계; 상기 스위칭 테이블의 하프 VDD와 VDD/GND 패스(Path)를 생성하는 단계; 상기 스위칭 테이블을 곱의 합(Sum Of Product) 표현으로 변환하는 단계; 곱의 합 표현으로 변환되는 상기 스위칭 테이블을 퀸맥클러스키(Quine-McCluskey) 알고리즘을 이용하여 최소화하는 단계; 및 상기 스위칭 테이블로부터 트랜지스터를 선택하는 단계를 포함할 수 있다.

Description

삼진 논리 회로 장치{APPARATUS FOR TERNARY LOGIC CIRCUIT}
디지털 회로에 연관되며, 보다 상세하게는 삼진 논리 회로를 이용한 게이트 디자인에 연관된다.
최근 수십년간 CMOS 기반의 디지털 회로가 꾸준히 발전되어 왔으나, 장치의 크기적인 한계가 예상됨에 따라 새로운 접근이 요구된다. 다중 값 논리(Multi-Valued Logic)는 논리 단계의 새로운 접근으로서, 이진 논리 회로가 갖는 회로 복잡도를 근본적인 방향에서 해결한다.
이진 논리 회로의 복잡도 해결을 위한 방안으로 삼진 논리 회로가 개발되었으나, 회로의 합성 기술이 최적화 되지 않아 장점이 크지 않았다. 따라서 삼진 논리 회로를 이용하는 회로의 최적 합성 기술의 개발이 요구된다.
한국 등록특허 10-0292454호 (공고일자 2001년06월01일)는 삼진 입력 신호를 이진 신호로 출력하는 회로를 제시한다.
일실시예에 따르면 삼진 논리에 대응하는 진리표를 생성하는 단계; 상기 진리표를 이용하여 풀업, 풀다운 회로에 대한 스위칭 테이블을 생성하는 단계; 상기 스위칭 테이블을 곱의 합(Sum Of Product) 표현으로 변환하는 단계; 곱의 합 표현으로 변환되는 상기 스위칭 테이블을 퀸맥클러스키(Quine-McCluskey) 알고리즘을 이용하여 최소화하는 단계; 및 상기 스위칭 테이블로부터 트랜지스터를 선택하는 단계를 포함하는 스태틱 삼진 게이트를 설계하는 방법이 개시된다.
다른 일실시예에 따르면 상기 스위칭 테이블을 생성하는 단계는, 하프 VDD 패스(Path)와 VDD/GND 패스 각각에 대하여 스위칭 테이블을 생성하는 단계인 스태틱 삼진 게이트를 설계하는 방법일 수 있다.
또 다른 일실시예에 따르면 특정 연산에 가중치를 부여하는 단계를 더 포함하는 스태틱 삼진 게이트를 설계하는 방법도 개시된다.
일측에 따르면 제1 풀업 회로가 온되면 VDD를 출력하고, 제1 풀다운 회로가 온되면 그라운드를 출력하는 VDD/GND 패스; 제2 풀업 및 제2 풀다운 회로가 동시에 온되어 다이오드 커넥션된 트랜지스터를 통해 하프 VDD 출력하는 하프 VDD 패스를 포함하고, 상기 제1 및 제2 풀업 회로는 V-DD와 출력을 연결하고, 상기 제1 및 제2 풀다운 회로는 그라운드와 아웃풋을 연결하는 스태틱 삼진 게이트가 제시된다.
다른 일측에 따르면 상기 제1 및 제2 풀업 회로는 P타입 트랜지스터를 포함하고, 상기 제1 및 제2 풀다운 회로는 N타입 트랜지스터를 포함하는 스태틱 삼진 게이트도 가능하다.
또 다른 일측에 따르면 상기 P타입 및 N타입 트랜지스터는, 탄소나노튜브 트랜지스터, 퀀텀닷게이트 트랜지스터, T-CMOS 트랜지스터 중 적어도 하나를 포함하는 스태틱 삼진 게이트가 제시된다.
도 1은 일실시예에 따른 스태틱 삼진 게이트를 설계하는 흐름도이다.
도 2는 일실시예에 따른 SUM 합성 게이트를 도시한다.
도 3은 일실시예에 따른 게이트전압이 하프 V-DD일 때의 디바이스 동작을 도시한다.
도 4는 일실시예에 따른 삼진 디바이스의 스위칭 테이블을 도시한다.
도 5는 일실시예에 따른 VDD/GND 패스와 하프 VDD 패스를 포함하는 스태틱 삼진 게이트를 도시한다.
도 6은 일실시예에 따른 진리표 및 스위칭 테이블을 이용하여 합성된 회로를 도시한다.
도 7은 일실시예에 따른 삼진 전가산기 및 곱셈기의 게이트 레벨의 구조를 도시한다.
도 8은 일실시예에 따른 표준 삼진 전가산기를 위한 트랜지스터 레벨의 게이트 구조를 도시한다.
도 9는 일실시예에 따른 밸런스드 삼진 전가산기를 위한 트랜지스터 레벨의 게이트 구조를 도시한다.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 권리범위는 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
이하에서 네트워크란 소자들이 물리적으로 연결되어 있는 구조를 의미하며, 회로와 동일한 의미로 사용될 수 있다. 예를 들어 풀업 네트워크 및 풀다운 네트워크는 풀업 회로 및 풀다운 회로를 의미할 수 있다.
아래에서는 일실시예에 따라 싱글 인풋인 경우의 게이트 설계 방법을 설명하나, 다중 인풋 게이트 설계에서도 동일하게 적용이 가능하다.
도 1은 일실시예에 따른 스태틱 삼진 게이트를 설계하는 흐름도이다. 스태틱 삼진 게이트를 설계하는 방법은 삼진 논리 진리표를 생성하는 단계(110), 풀업 및 풀다운(Pull up/Pull down) 스위칭 테이블(Switching Table)을 생성하는 단계(120), 하프 VDD 패스 및 VDD/GND 패스의 스위칭 테이블을 생성하는 단계(130), SOP(Sum Of Product) 표현으로 변환하는 단계(140), 퀸맥클러스키(Quine-McCluskey, Q-M) 방법으로 최소화 하는 단계(160) 및 디바이스 스위칭 테이블로부터 트랜지스터를 선택하는 단계(170)를 포함한다. 또한 특정 연산에 가중치를 부여하는 단계(150)를 더 포함하는 방법도 가능하다.
구체적으로 삼진 논리 진리표(Ternary Logic Truth Table)를 생성하는 단계(110)는 삼진 논리(Ternary Logic)에 따른 진리표를 생성한다. 진리표의 값은 예시적으로 0, 1, 2일 수 있으며, 또는 -1, 0, 1도 가능하다. 상기 진리표에 대응하여 풀업 및 풀다운 스위칭 테이블을 생성할 수 있다.
다음으로 풀업 및 풀다운(Pull up/Pull down) 스위칭 테이블(Switching Table)을 생성하는 단계(120)와 하프 VDD 패스 및 VDD/GND 패스의 스위칭 테이블을 생성하는 단계(130)는 단계110에서 생성한 삼진 논리 진리표에 대응하여 풀업 및 풀다운 스위칭 테이블을 생성한다. 최적화된 스태틱 삼진 게이트를 설계하기 위해서는 진리표를 바탕으로 풀업 및 풀다운 회로에 대한 스위칭 테이블을 작성해야 한다. 스위칭 테이블은 각 출력 값을 갖도록 하는 풀업 및 풀다운 회로의 스위칭 조건(Switching Condition)을 나타낸다.
또한 삼진 논리 구현을 위해 VDD/GND 패스와 하프 VDD 패스에 대하여 개별적으로 스위칭 테이블이 작성되어야 한다. 즉, VDD/GND 패스에 대한 풀업 및 풀다운 스위칭 테이블과 와 하프 VDD 패스에 대한 풀업 및 풀다운 테이블을 생성한다.
예를 들어 표준 삼진 인버터(Standard Ternary Inverter)의 경우에, 아래의 표 1과 같은 진리표가 주어지고, 스위칭 테이블은 다음의 표 2와 같다.
A Y
0 2
1 1
2 0
V DD /GND Path Half V DD Path
A U D A U D
0 1 0 0 X 0
1 0 0 1 1 1
2 0 1 2 0 X
상기 표준 삼진 인버터의 진리표 및 스위칭 테이블은 상기 표 1 및 표 2와 같고, 구체적인 합성 회로도는 도 6에서 상세히 설명하도록 한다.
상기 표 2에서 X는 0 또는 1 어느 값이든 관계 없으며, 무관 조건(Don't care condition)을 의미한다.
그리고 SOP(Sum Of Product) 표현으로 변환하는 단계(140)에서 생성되는 상기 스위칭 테이블의 값을 곱의 합(Sum Of Product, SOP) 표현으로 변환 한다. 상기 스위칭 테이블은 0 또는 1 두 개의 값으로 구성된다.
상기 스위칭 테이블의 VDD/GND 패스를 곱의 합 표현으로 변환한 식은 다음의 수학식 1 및 수학식 2와 같다.
Figure 112017131052318-pat00001
Figure 112017131052318-pat00002
상기 수학식 1은 VDD/GND 패스의 풀업 테이블을 곱의 합 표현으로 변환한 것이며, 상기 수학식 2는 VDD/GND 패스의 풀다운 테이블을 곱의 합 표현으로 변환한 것이다.
그리고 스위칭 테이블의 하프 VDD 패스를 곱의 합 표현으로 변환한 식은 다음의 수학식 3 및 수학식 4와 같다.
Figure 112017131052318-pat00003
Figure 112017131052318-pat00004
상기 수학식 3은 하프 VDD 패스의 풀업 테이블을 곱의 합 표현으로 변환한 것이며, 상기 수학식 4는 하프 VDD 패스의 풀다운 테이블을 곱의 합 표현으로 변환한 것이다.
다음으로 퀸맥클러스키(Quine-McCluskey, Q-M) 방법으로 최소화 하는 단계(160)는 곱의 합 표현으로 변환된 식을 특정 알고리즘을 이용하여 최소화 하는 단계이다. 예시적으로 그러나 한정되지 않게 퀸맥클러스키 방법일 수 있으며, 상기 퀸맥클러스키 방법은 더 적은 삼진 디바이스를 사용하는 최소항에 가중치를 두어 무관 조건을 고려한다. 구체적으로 'A0+A1', 'A1+A2'에 가중치(150)를 두어 식을 최소화 할 수 있다.
마지막으로 디바이스 스위칭 테이블로부터 트랜지스터를 선택하는 단계(170)는 최소화된 식과 삼진 디바이스 스위칭 테이블을 이용하여 트랜지스터를 선택한다.
도 2는 일실시예에 따른 Ternary-CMOS를 이용한 SUM 합성 게이트를 도시한다.
최적 스태틱 게이트 설계 방법에 따른 반가산기의 SUM 게이트를 도시한다. 좌측에는 SUM 합성 게이트의 게이트 레벨의 모습을 도시하고, 우측에는 트랜지스터 레벨의 모습을 도시한다.
상기 SUM 게이트의 진리표는 표 3과 같다.
0 1 2
0 0 1 2
1 1 2 0
2 2 0 1
상기 진리표에 대응하는 풀업 및 풀다운 스위칭 테이블은 아래의 표 4와 같다.
V DD /GND path Half V DD path
Pull-Up 0 1 2 Pull-Up 0 1 2
0 0 0 1 0 0 1 X
1 0 1 0 1 1 X 0
2 1 0 0 2 X 0 1
Pull-Down 0 1 2 Pull-Down 0 1 2
0 1 0 0 0 X 1 0
1 0 0 1 1 1 0 X
2 0 1 0 2 0 X 1
상기 진리표와 풀업 및 풀다운 테이블에 대응하는 합성 게이트가 오른쪽에 도시된다. 입력 신호 A 및 B에 따라 출력 Y가 풀업 및 풀다운 테이블에 의해 계산되어 출력된다.
도 3은 일실시예에 따른 하프 V-DD(VDD/2)에서 게이트 동작을 도시한다.
구체적으로, 게이트 전압이 하프 VDD일 때 서로 다른 온/오프 상태를 갖는 탄소나노튜브 전계효과트랜지스터(CNTFET)의 스위칭 동작을 도시한다. CNTFET의 일반적인 동작은 CMOS와 같다. 그러나 입력 전압이 하프 VDD인 경우에 동작 특성이 달라진다.
지름이 1.487nm인 CNTFET의 경우에 하프 VDD 전압에서 온 상태로 동작하고, 지름이 0.783nm인 CNTFET의 경우에 하프 VDD 전압에서 오프 상태로 동작한다.
상기 CNTFET은 N타입과 P타입과 무관하게 동일한 스위칭 상태가 나타난다. 반면에 지름의 차이에 따라서는 서로 다른 스위칭 상태로 동작한다. 상기 지름의 차이는 분자의 비대칭성(Chirality) 벡터에 의해 결정되며, 1.487nm는 (19,0)에, 1,018nm는 (13,0)에, 0.783nm는 (10,0)에 대응한다.
도 4는 일실시예에 따른 삼진 디바이스의 스위칭 테이블을 도시한다.
구체적으로 풀업 및 풀다운 회로(네트워크)의 삼진 디바이스(CNTFET) 스위칭 테이블을 도시한다.
A는 인풋 전압, AN은 NTI를 거친 인풋 전압, AP은 PTI를 거친 인풋 전압을 의미한다. NTI와 PTI에 관한 상세한 설명은 S. Lin, Y. B. Kim, and F. Lombardi, "CNTFET-Based Design of Ternary Logic Gates and Arithmetic Circuits," IEEE Trans. Nanotechnology, 10(2) (2011) pp.217225에 설명되어 있다. 다음 식에서 변수 Ai는 특정 인풋이 들어왔을 때 회로의 스위칭 동작을 나타낸다. 특정 인풋에 대해 둘 이상의 온 상태를 갖는 고전은 변수의 합으로 표현할 수 있다. 상기 스위칭 동작을 표로 나타내면 표 5와 같다.
스위칭 동작
Input = 0 ON 상태 ON 상태 OFF 상태 OFF 상태
Input = 1 ON 상태 OFF 상태 ON 상태 OFF 상태
Input = 2 OFF 상태 OFF 상태 ON 상태 ON 상태
Operator A0+ A1 A0 A1+ A2 A2
Ai는 입력이 i인 경우에는 온 상태이며, 나머지 경우에는 오프 상태이다. 또한 Ai+Aj는 입력이 i 또는 j인 경우에는 온 상태이며, 나머지 경우에는 오프 상태이다.
도 5는 일실시예에 따른 단일 인풋 게이트 설계에 있어서 VDD/GND 패스와 하프 VDD 패스를 포함하는 스태틱 삼진 게이트를 도시한다. VDD/GND 패스는 풀업 및 풀다운 회로를 포함하고, 하프 VDD 패스도 마찬가지로 풀업 및 풀다운 회로를 포함한다.
스태틱 게이트는 성능이 좋고 전력 소비가 적으며 노이즈 마진(Noise Margin)이 우수하다. 일반적으로 스태틱 게이트는 P타입 트랜지스터로 VDD에서 출력을 연결하는 풀업 회로와 N타입 트랜지스터로 그라운드에서 출력을 연결하는 풀다운 회로로 구성된다. 스태틱 삼진 논리 회로는 VDD/GND 출력을 제어하는 패스(VDD/GND 패스)와 하프 VDD 출력을 제어하는 패스(하프 VDD 패스)가 각각 필요하다.
VDD/GND 패스는 풀업 회로가 온 상태가 되면 출력 값이 VDD가 되고, 풀다운 회로가 온 상태가 되면 출력 값이 그라운드(GND)가 되도록 한다. 이 때, 풀업 및 풀다운 회로는 동시에 온 상태가 되지 않도록 서로 반대되게(Complementary) 동작한다. 하프 VDD 패스는 풀업 및 풀다운 네트워크가 동시에 온 상태가 되어, 다이오드 연결(Diode Connection)된 트랜지스터를 통해 출력 값이 하프 VDD가 되도록 한다. 이 때, VDD/GND 패스는 오프 상태가 되어야 한다.
도 6은 일실시예에 따른 진리표 및 스위칭 테이블을 이용하여 합성된 회로를 도시한다.
표준 삼진 인버터(Standard Ternary Inverter)의 진리표와 풀업 및 풀다운 스위칭 테이블은 상기 표 1 및 표 2와 같다. 도 1에서 설명했던 표 1 및 표 2의 풀업 및 풀다운 스위칭 테이블이 하프 VDD 패스 와 VDD/GND 패스에 대하여 나타나 있다. 도 6의 단일 입력 A와 출력 Y에 대하여 합성된 게이트 회로는 상단부가 풀업 테이블에 대응하며, 하단부가 풀다운 테이블에 대응한다.
도 7은 일실시예에 따른 삼진 전가산기 및 곱셈기의 게이트 레벨의 구조를 도시한다. 또한 도 8은 일실시예에 따른 표준 삼진 전가산기를 위한 트랜지스터 레벨의 게이트 구조를 도시한다.
삼진 전가산기는 세 개의 인풋인 A, B, C를 더해 두 개의 아웃풋인 SUM과 CARRY로 출력되는 회로이다. 제안되는 삼진 전가산기를 사용하는 경우에 이전의 설계들과 비교할 때, 전력지연곱(Power Delay Product)가 감소한다. 전송 게이트(Transmission Gate)를 기반으로 하는 이전 설계와 달리 스태틱 게이트를 기반으로 설계하여 저전력 및 고성능을 가능하게 한다.
또한 상기 전력지연곱 결과는 이진 곱셈기와 비교하는 경우에도 크게 개선된다.
도 8 및 도 9에서 파란색은 1.487nm인 (19,0)에, 빨간색은 1,018nm는 (13,0)에 그리고 초록색은 0.783nm인 (10,0) CNTFET에 대응한다.
도 9는 일실시예에 따른 밸런스드 삼진 전가산기를 위한 트랜지스터 레벨의 게이트 구조를 도시한다. 밸런스드(Balanced) 삼진 논리는 부호화된(Signed) 삼진 연산 논리를 위해 반드시 필요하다. 표준 삼진 논리로 부호화된 삼진 연산 논리를 구현하는 경우에 3의 보수를 이용해야 하는데 이 때, 부호 트릿(Trit, Ternary Digit)이 0과 2만을 가질 수 있어 표현할 수 있는 경우의 수가 줄어들게 된다. 반면에 밸런스드 삼진 논리는 트릿이 -1, 0, 1로 구성되어 부호 트릿에 의한 경우의 수 손실 없이 부호화된 삼진 연산 논리를 구현할 수 있다. 일실시예에 따른 방법은 밸런스드 삼진 논리에도 동일하게 적용이 가능하다. 또한 Ternary-CMOS 기반의 밸런스드 삼진 전가산기는 CNTFET 기반의 삼진 전가산기에 비해 60% 수준의 트랜지스터 수로 구현이 가능하다. T-CMOS의 특성으로 인해 하프 VDD 패스가 필요하지 않기 때문이다.
실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (6)

  1. 제1 풀업 회로가 온되면 VDD를 출력하고, 제1 풀다운 회로가 온되면 그라운드를 출력하는 VDD/GND 패스;
    제2 풀업 및 제2 풀다운 회로가 동시에 온되어 다이오드 커넥션된 트랜지스터를 통해 하프 VDD 출력하는 하프 VDD 패스
    를 포함하고,
    상기 제1 및 제2 풀업 회로는 V-DD와 출력을 연결하고, 상기 제1 및 제2 풀다운 회로는 그라운드와 아웃풋을 연결하는 스태틱 삼진 게이트.
  2. 제1항에 있어서,
    상기 제1 및 제2 풀업 회로는 P타입 트랜지스터를 포함하고,
    상기 제1 및 제2 풀다운 회로는 N타입 트랜지스터를 포함하는 스태틱 삼진 게이트.
  3. 제2항에 있어서,
    상기 P타입 및 N타입 트랜지스터는,
    탄소나노튜브 트랜지스터, 퀀텀닷게이트 트랜지스터, T-CMOS 트랜지스터 중 적어도 하나
    를 포함하는 스태틱 삼진 게이트.
  4. 삼진 논리에 대응하는 진리표를 생성하는 단계;
    상기 진리표를 이용하여 풀업, 풀다운 회로에 대한 스위칭 테이블을 생성하는 단계;
    상기 스위칭 테이블을 곱의 합(Sum Of Product) 표현으로 변환하는 단계;
    곱의 합 표현으로 변환되는 상기 스위칭 테이블을 퀸맥클러스키(Quine-McCluskey) 알고리즘을 이용하여 최소화하는 단계; 및
    상기 스위칭 테이블로부터 트랜지스터를 선택하는 단계
    를 포함하는 스태틱 삼진 게이트를 설계하는 방법.
  5. 제4항에 있어서,
    상기 스위칭 테이블을 생성하는 단계는,
    하프 VDD 패스(Path)와 VDD/GND 패스 각각에 대하여 스위칭 테이블을 생성하는 단계인 스태틱 삼진 게이트를 설계하는 방법.
  6. 제5항에 있어서,
    특정 연산에 가중치를 부여하는 단계
    를 더 포함하는 스태틱 삼진 게이트를 설계하는 방법.
KR1020170183831A 2017-12-29 2017-12-29 삼진 논리 회로 장치 KR101928223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170183831A KR101928223B1 (ko) 2017-12-29 2017-12-29 삼진 논리 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170183831A KR101928223B1 (ko) 2017-12-29 2017-12-29 삼진 논리 회로 장치

Publications (1)

Publication Number Publication Date
KR101928223B1 true KR101928223B1 (ko) 2018-12-11

Family

ID=64671924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170183831A KR101928223B1 (ko) 2017-12-29 2017-12-29 삼진 논리 회로 장치

Country Status (1)

Country Link
KR (1) KR101928223B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102130980B1 (ko) * 2018-12-31 2020-07-07 포항공과대학교 산학협력단 변조 퀸맥클러스키 알고리즘을 이용한 삼진 논리 합성 장치 및 방법
KR102348169B1 (ko) * 2020-10-06 2022-01-06 포항공과대학교 산학협력단 저전력 삼진 논리 회로 장치
KR20220148591A (ko) * 2021-04-29 2022-11-07 포항공과대학교 산학협력단 삼진 논리 회로 장치
KR20220158416A (ko) 2021-05-24 2022-12-01 경북대학교 산학협력단 T-cmos 기반의 3차 논리회로 설계 방법, 이를 수행하기 위한 기록 매체 및 장치
KR20220170243A (ko) * 2021-06-22 2022-12-29 울산과학기술원 3진수 논리회로
KR102540226B1 (ko) * 2022-07-28 2023-06-07 인하대학교 산학협력단 3진 신경망 가속기 소자 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107549A (en) 1977-05-10 1978-08-15 Moufah Hussein T Ternary logic circuits with CMOS integrated circuits
JP4427188B2 (ja) 1998-05-29 2010-03-03 オムニベイス ロジック インコーポレイテッド 多値論理回路構成
KR100971644B1 (ko) 2006-01-31 2010-07-26 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 3치 논리 함수 회로
US20140292373A1 (en) 2013-04-02 2014-10-02 Ningbo University Ternary t arithmetic circuit
KR101689159B1 (ko) 2015-07-10 2016-12-23 울산과학기술원 3진수 논리회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107549A (en) 1977-05-10 1978-08-15 Moufah Hussein T Ternary logic circuits with CMOS integrated circuits
JP4427188B2 (ja) 1998-05-29 2010-03-03 オムニベイス ロジック インコーポレイテッド 多値論理回路構成
KR100971644B1 (ko) 2006-01-31 2010-07-26 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 3치 논리 함수 회로
US20140292373A1 (en) 2013-04-02 2014-10-02 Ningbo University Ternary t arithmetic circuit
KR101689159B1 (ko) 2015-07-10 2016-12-23 울산과학기술원 3진수 논리회로

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102130980B1 (ko) * 2018-12-31 2020-07-07 포항공과대학교 산학협력단 변조 퀸맥클러스키 알고리즘을 이용한 삼진 논리 합성 장치 및 방법
US11036904B2 (en) 2018-12-31 2021-06-15 POSTECH Research and Business Development Foundation Apparatus and method for ternary logic synthesis with modified Quine-McCluskey algorithm
KR102348169B1 (ko) * 2020-10-06 2022-01-06 포항공과대학교 산학협력단 저전력 삼진 논리 회로 장치
KR20220148591A (ko) * 2021-04-29 2022-11-07 포항공과대학교 산학협력단 삼진 논리 회로 장치
KR102505200B1 (ko) 2021-04-29 2023-03-02 포항공과대학교 산학협력단 삼진 논리 회로 장치
KR20220158416A (ko) 2021-05-24 2022-12-01 경북대학교 산학협력단 T-cmos 기반의 3차 논리회로 설계 방법, 이를 수행하기 위한 기록 매체 및 장치
KR102488540B1 (ko) 2021-05-24 2023-01-12 경북대학교 산학협력단 T-cmos 기반의 3차 논리회로 설계 방법, 이를 수행하기 위한 기록 매체 및 장치
KR20220170243A (ko) * 2021-06-22 2022-12-29 울산과학기술원 3진수 논리회로
KR102520629B1 (ko) 2021-06-22 2023-04-11 울산과학기술원 3진수 논리회로
KR102540226B1 (ko) * 2022-07-28 2023-06-07 인하대학교 산학협력단 3진 신경망 가속기 소자 및 그 동작 방법

Similar Documents

Publication Publication Date Title
KR101928223B1 (ko) 삼진 논리 회로 장치
Kim et al. An optimal gate design for the synthesis of ternary logic circuits
US7408387B2 (en) Output buffer circuit with control circuit for changing resistance of output resistor pair
US6356112B1 (en) Exclusive or/nor circuit
JP4288355B2 (ja) 三値論理関数回路
US9054578B2 (en) Hybrid driver including a turbo mode
Vudadha et al. 2: 1 Multiplexer based design for ternary logic circuits
US20100271068A1 (en) Logic module including versatile adder for fpga
CN109947395B (zh) 可编程逻辑单元结构及芯片
Vudadha et al. An efficient design methodology for CNFET based ternary logic circuits
KR102348169B1 (ko) 저전력 삼진 논리 회로 장치
Smith Completion-completeness for NULL convention digital circuits utilizing the bit-wise completion strategy
KR102130980B1 (ko) 변조 퀸맥클러스키 알고리즘을 이용한 삼진 논리 합성 장치 및 방법
Archana et al. Design of low power and high speed ripple carry adder
KR101967872B1 (ko) 삼진 곱셈기
KR102505205B1 (ko) 삼진 논리 회로 장치
Dhande et al. VLSI implementation of ternary gates using Tanner Tool
JPH04186923A (ja) 論理回路
Maslennikow Approaches to Designing and Examples of Digital Circuits Based on the Current-Mode Gates
Jaber et al. A novel CNFET-based ternary to binary converter design in data transmission
KR102505200B1 (ko) 삼진 논리 회로 장치
Singh et al. FPGA implementation of different NRZ line coding schemes
KR101991622B1 (ko) 삼진 순차 회로 장치
US5990703A (en) Apparatus and method for a low power latchable adder
Hang et al. Design of dynamic digital circuits with n-channel multiple-input floating-gate transistors

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant