CN103259510A - 锁存比较器 - Google Patents

锁存比较器 Download PDF

Info

Publication number
CN103259510A
CN103259510A CN2013100516909A CN201310051690A CN103259510A CN 103259510 A CN103259510 A CN 103259510A CN 2013100516909 A CN2013100516909 A CN 2013100516909A CN 201310051690 A CN201310051690 A CN 201310051690A CN 103259510 A CN103259510 A CN 103259510A
Authority
CN
China
Prior art keywords
signal
switch
coupled
circuit
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100516909A
Other languages
English (en)
Other versions
CN103259510B (zh
Inventor
Z-J·王
G·M·帕姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN103259510A publication Critical patent/CN103259510A/zh
Application granted granted Critical
Publication of CN103259510B publication Critical patent/CN103259510B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Abstract

一种锁存比较器包括一个被耦合以接收一个锁存信号、一个第一信号以及一个第二信号的开关逻辑电路。一个具有输入端子的输出电路被耦合至所述开关逻辑电路。所述输出电路的输入端子被耦合以响应于所述锁存信号处于第一状态而通过所述开关逻辑电路既接收所述第一信号又接收所述第二信号。所述输出电路的输入端子被耦合以响应于一个代表所述输出电路的输出端子的信号且响应于所述锁存信号处于第二状态，而通过所述开关逻辑电路接收所述第一信号和所述第二信号中的仅一个。

Description

锁存比较器
技术领域
本发明总体涉及锁存比较器电路。更具体地，本发明的实施方案涉及包括在功率转换器（power converter）中的锁存比较器电路。
背景技术
电子设备利用电力来运行。由于开关式功率转换器的效率高、尺寸小且重量轻，它们通常被用于为如今许多的电子设备供电。常规的壁式插座提供高压交流（ac）电。在开关式功率转换器中，高压交流输入通过一个能量传递元件被转换以提供经调节的直流（dc）输出。在运行时，通过改变功率转换器中的开关的占空比（一般是开关的接通时间与总开关周期之比）、开关频率或者每单位时间的脉冲数，利用开关来提供期望的输出。
开关式功率转换器还包括一个控制器，该控制器通常通过以闭环感测和控制输出来提供输出调节。控制器可接收代表输出的一个反馈信号，然后响应于该反馈信号改变一个或多个参数（诸如开关的占空比、开关频率或者每单位时间的脉冲数），以将输出调节至期望量。
开关式功率转换器和控制器的设计通常是在效率、尺寸、重量和成本要求之间的一种折衷。此外，管理要求限制了当功率转换器运行在低负载例如备用负载下和空载下时能够消耗的能量的量。因此，在设计控制器时还考虑该控制器消耗的电力的量。
发明内容
根据本发明的一方面，提供一种锁存比较器，该锁存比较器包括：
一个开关逻辑电路，被耦合以接收一个锁存信号、一个第一信号以及一个第二信号；以及
一个输出电路，具有耦合至所述开关逻辑电路的一个输入端子，其中所述输出电路的输入端子被耦合以响应于所述锁存信号处于第一状态而通过所述开关逻辑电路既接收所述第一信号又接收所述第二信号，以及其中所述输出电路的输入端子被耦合以响应于一个代表所述输出电路的输出端子的信号且响应于所述锁存信号处于第二状态，而通过所述开关逻辑电路接收所述第一信号和所述第二信号中的仅一个。
根据本发明的另一方面，提供一种功率转换器，该功率转换器包括：
一个能量传递元件，耦合在所述功率转换器的输入和所述功率转换器的输出之间；
一个功率开关，耦合至所述能量传递元件；
一个控制器，被耦合以产生一个驱动信号来切换所述功率开关，从而控制从所述功率转换器的输入到所述功率转换器的输出的能量传递，所述控制器包括耦合至一个模式选择端子的锁存比较器，该模式选择端子被耦合以接收一个模式选择信号从而选择所述控制器的运行模式，所述锁存比较器包括：
一个开关逻辑电路，被耦合以接收一个锁存信号、一个第一信号以及一个第二信号，其中所述第二信号代表所述模式选择信号；以及
一个输出电路，具有耦合至所述开关逻辑电路的输入端子，其中所述输出电路的输入端子被耦合以响应于所述锁存信号处于第一状态而通过所述开关逻辑电路既接收所述第一信号又接收所述第二信号，以及其中所述输出电路的输入端子被耦合以响应于一个代表所述输出电路的输出端子的信号且响应于所述锁存信号处于第二状态，而通过所述开关逻辑电路接收所述第一信号和所述第二信号中的仅一个。
附图说明
参考下列附图描述本发明的非限制性和非穷举性实施方案，其中除非另有说明，在所有各个视图中，相似的参考数字指的是相似的部分。
图1是总体示出根据本发明教导的包括在一个电路中的锁存比较器的一个实施例的方框图。
图2A是总体示出根据本发明教导的在锁存信号的第一状态期间的锁存比较器的一个实施例的示意图。
图2B是总体示出根据本发明教导的在锁存信号的第二状态期间的锁存比较器的一个实施例的示意图。
图2C是总体示出根据本发明教导的在锁存信号的第二状态期间的锁存比较器的另一个实施例的示意图。
图3是总体示出根据本发明教导的锁存比较器的另一个实施例的示意图。
图4是总体示出具有控制器的一个示例功率转换器的示意图，该控制器包括根据本发明教导的用于选择所述控制器的运行模式的锁存比较器的一个实施例。
图5是总体示出根据本发明教导的锁存比较器的一个实施例的示意图，该锁存比较器用在功率转换器的控制器中以选择所述控制器的运行模式。
具体实施方式
在下文的描述中，阐明了许多具体细节，以提供对本发明的透彻理解。然而，本领域普通技术人员应明了，实施本发明不必采用所述具体细节。在其他情况下，未详细描述众所周知的材料或方法，以避免模糊本发明。
在本说明书全文中提到“一个实施方案”、“一实施方案”、“一个实施例”或“一实施例”意为，关于该实施方案或实施例描述的具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，在本说明书全文中多个地方出现的短语“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”未必全都指相同的实施方案或实施例。此外，具体特征、结构或特性可在一个或多个实施方案或实施例中以任何合适的组合和/或子组合相结合。具体的特征、结构或特性可被包括在提供所描述的功能性的集成电路、电子电路、组合逻辑电路或其他合适部件中。此外，应理解，在此所提供的附图是出于向本领域普通技术人员解释的目的，并且这些图未必按比例绘制。
如上所述，开关式功率转换器和控制器的设计通常是在效率、尺寸、重量和成本要求之间的一种折衷。功率转换器的控制器可被实现为一个集成电路。通常，用在控制器中的部件的总数会增加控制器的总成本。控制器中更多的部件还会增大控制器的尺寸，这也会引起控制器总成本的增加。
此外，管理要求限制了当功率转换器运行在低负载例如备用负载下和空载下时能够消耗的能量的量。目前，开关式功率转换器的空载电力消耗要求是约100毫瓦（mW）。这样，在设计控制器时，还应考虑控制器消耗的电力的量。
电流比较器可以是用在控制器中的一种部件。通常，电流比较器可包括两个电流镜，这两个电流镜的输出被耦合在一起。根据哪一个电流镜提供较大的电流，电流比较器的输出可以或者是逻辑高值或者是逻辑低值。为了保持该电流比较器的输出，该电流比较器的输出一般被提供给一个单独的锁存器。在一般的电流比较器中，来自两个电流镜之一的电流流经所述电流比较器，因此无论该电流比较器的输出是否被锁存都消耗能量。另外，一般的锁存器由约20个开关组成，这增加了控制器的总部件数和尺寸。
如将示出的，公开了一个锁存比较器，在一个实施例中该锁存比较器可被包括在一个功率转换器控制器中。在一个实施例中，所公开的电路被耦合以接收两个信号，然后在锁存信号的第一状态期间比较两个信号。比较的结果则在锁存信号的第二状态期间被锁存在锁存比较器的输出。在一个实施例中，然后，在比较完成之后，响应于比较器的输出，所比较的信号之一与锁存比较器断开。从而，在该实施例中，不对比较器的输出进行锁存，而是在比较之后通过断开比较器的输入处的信号之一而将比较器的输入有效锁存。在一个实施例中，根据本发明教导，所公开的电路提供的比较和锁存通过数目减少的晶体管以降低的电力消耗实现。
进行示例说明，图1示出了根据本发明教导的包括锁存比较器102的一个实施例的示例电路100的总体方框图。在一个实施例中，电路100是一个更大电路的一部分，该更大电路诸如像根据本发明教导的功率转换器控制器。
如图1所描绘的实施例中所示，锁存比较器102包括耦合至输出电路128的一个开关逻辑电路134。在所示的实施例中，输出电路128是缓冲电路或驱动电路，其驱动该输出电路的输出端子132处的输出，该输出端子132处的输出代表该输出电路的输入端子130处的输入。在一个实施例中，输出电路128的输入是高阻抗输入。应意识到，输出电路128能够以各种不同的电路结构——包括例如一个或多个反相器——实现。
在一个实施例中，开关逻辑电路134被耦合以接收第一信号106和第二信号108。在一个实施例中，第一信号UA 106接收自第一信号电路112，第二信号UB 108接收自第二信号电路118。在一个实施例中，第一信号UA 106可以是第一信号电路112产生的一个固定信号，或者在另一个实施例中，第一信号UA 106可以可选地是第一信号电路112响应于第一输入信号U1 114产生的。在一个实施例中，第二信号UB 108可以是第二信号电路118产生的一个固定信号，或者在另一个实施例中，第二信号UB 108可以可选地是第二信号电路118响应于第二输入信号U2 120产生的。
图1中示出的实施例还示出开关逻辑电路134还被耦合以接收一个锁存信号ULATCH 104，该锁存信号ULATCH 104可具有第一状态164或第二状态166。在一个实施例中，锁存信号ULATCH 104的第一状态164表明开关逻辑电路134比较第一信号UA 106和第二信号UB 108。在该实施例中，根据本发明教导，第二状态166表明开关逻辑电路134锁存第一信号UA 106和第二信号UB 108的先前比较的结果。在一个实施例中，锁存信号ULATCH 104是具有变化长度的逻辑高段和逻辑低段的矩形脉冲波形。在各实施例中，第一状态164可指的是逻辑高段，而第二状态166可指的是逻辑低段；或者，第一状态164可指的是逻辑低段，而第二状态166可指的是逻辑高段。
如将在下文更详细讨论的，在一个实施例中，第一信号UA 106和第二信号UB 108是分别代表第一信号电路112和第二信号电路118的一个或多个电气特性的信号。例如，在一个实施例中，第一信号电路112和第二信号电路118包括内部电流镜电路，第一信号UA 106是代表包括在第一信号电路112中的内部电流镜电路的电流幅值的信号，第二信号UB 108是代表包括在第二信号电路118中的内部电流镜电路的电流幅值的信号。另外，在一个实施例中，第一信号电路112和第二信号电路118还可以内部耦合至不同的基准电压。因此，第一信号106和第二信号108是可分别代表第一信号电路112和第二信号电路118内的不同基准电压的信号。因此应意识到，根据本发明教导，第一信号106可代表与相应的第一信号电路112有关的电流和/或电压的幅值，第二信号108可代表与相应的第二信号电路118有关的电流和/或电压的幅值。
如图1的实施例中所示，输出电路128的输入端子130耦合至开关逻辑电路134。在一个实施例中，输出电路128的输入端子130被耦合以响应于锁存信号ULATCH 104处于第一状态164而通过所述开关逻辑电路134既接收第一信号UA 106也接收第二信号UB 108。在该实施例中，输出电路128的输入端子130被耦合以响应于代表输出电路128的输出端子132的一个输出信号UO 110且响应于锁存信号ULATCH 104处于第二状态166，而通过所述开关逻辑电路134接收第一信号UA 106和第二信号UB 108中的仅一个。
进行示例说明，图1中描绘的示例开关逻辑电路134包括耦合至第二开关126的第一开关124，如所示。第一开关124被耦合以接收第一信号UA 106，第二开关126被耦合以接收第二信号UB 108。如所示，输出电路128的输入端子130被耦合在第一开关124和第二开关126之间。另外，开关逻辑电路134还包括第一逻辑门136和第二逻辑门138，如所示。在该实施例中，第一逻辑门136被耦合以接收锁存信号ULATCH 104和代表输出电路128的输出端子132的输出信号UO110。类似地，第二逻辑门138被耦合以接收锁存信号ULATCH 104和代表输出电路128的输出端子132的输出信号UO 110。在图1示出的实施例中，联接至被耦合以接收输出信号UO 110的第二逻辑门138的输入的圆圈表明，一个反相器被耦合在第二逻辑门138和输出端子132之间，使得第二逻辑门138接收一个经反相的输出信号UO 110。第一开关124被耦合以响应于第一逻辑门136被切换，第二开关126被耦合以响应于第二逻辑门138被切换。通常理解的是，闭合的开关可以传导电流，被认为是接通的（ON），而开路的开关不能传导电流，被认为是断开的（OFF）。
在运行中，当锁存信号ULATCH 104处于第一状态164（其在一个实施例中是逻辑高值）时，第一开关124和第二开关126都接通。结果，在锁存信号ULATCH 104处于第一状态164时，输出电路128的输入端子130被耦合以既接收第一信号UA 106也接收第二信号UB 108。在一个实施例中，第一信号UA 106和第二信号UB 108都代表电流的幅值。结果，当锁存信号ULATCH 104处于第一状态164时，输入端子130起比较器的作用，这导致输入端子130比较第一信号UA 106和第二信号UB 108。因此，在一个实施例中，如果第一信号UA 106代表的电流的幅值大于第二信号UB 108代表的电流的幅值，则输出电路128的输出端子132被拉到一个逻辑高值。如果第二信号UB 108代表的电流的幅值大于第一信号UA 106代表的电流的幅值，则输出电路128的输出端子132被拉到一个逻辑低值。
在另一个实施例中，当锁存信号ULATCH 104处于第一状态164时，第一信号UA 106和第二信号UB 108都代表从包括在第一信号电路112和第二信号电路118中的电流镜输出的电流的幅值。因此，在一个实施例中，如果第一信号电路112的内部电流镜中的电流的幅值大于第二信号电路118的内部电流镜中的电流的幅值，则输出电路128的输出端子132被拉到一个逻辑高值。如果第一信号电路112的内部电流镜中的电流的幅值小于第二信号电路118的内部电流镜中的电流的幅值，则输出电路128的输出端子132被拉到一个逻辑低值。
继续该实施例，在锁存信号ULATCH 104从第一状态164转变至第二状态166（在一个实施例中是从逻辑高值切换至逻辑低值）之后，第一逻辑门136和第二逻辑门138响应于输出信号UO 110分别切换第一开关124和第二开关126，所述输出信号UO 110代表输出端子132。如上所述，当锁存信号ULATCH 104先前在第一状态164时，响应于第一信号UA 106和第二信号UB 108的比较，输出电路128的输出端子132被设置至一个值。因此，在一个实施例中，如果第一信号UA 106大于第二信号UB 108，则当锁存信号ULATCH 104处于第二状态166时，第一逻辑门136控制第一开关124使得第一开关124接通，而第二逻辑门138控制第二开关126使得第二开关126断开。类似地，如果第一信号UA 106小于第二信号UB 108，则当锁存信号ULATCH 104处于第二状态166时，第一逻辑门136控制第一开关124使得第一开关124断开，而第二逻辑门138控制第二开关126使得第二开关126接通。
因此，根据本发明教导，当锁存信号ULATCH 104处于第二状态166时，响应于输出信号UO 110，输出电路128的输入端子130被耦合以通过所述开关逻辑电路134接收第一信号UA 106和第二信号UB 108中的仅一个，所述输出信号UO 110代表锁存信号ULATCH 104处于第二状态166时所述输出电路128的输出端子132。在该实施例中，当锁存信号ULATCH 104处于第二状态166时，输入端子130处的电压被设置为代表第一信号电路112或第二信号电路118内的一个内部电压的电压。因此，在该实施例中，比较器的输入通过断开所述第一信号或者所述第二信号被锁存。
图2A是根据本发明教导的包括锁存比较器202的另一个实施例的示例电路200的示例示意图。在一个实施例中，电路200是一个更大电路的一部分，该更大电路诸如像根据本发明教导的功率转换器控制器。
如图2A所描绘的实施例中所示，锁存比较器202包括耦合至输出电路228的一个开关逻辑电路234。在所示的实施例中，输出电路228是缓冲电路或驱动电路，其驱动该输出电路的输出端子232处的输出，该输出端子232处的输出代表该输出电路的输入端子230处的输入。如所示的实施例中所示，借助耦合在输出电路228的输入端子230和输出端子232之间的第一反相器252和第二反相器254实现输出电路228。在所描绘的实施例中，输出电路228的输入端子230是高阻抗输入。
在一个实施例中，开关逻辑电路234被耦合以接收第一信号UA 206和第二信号UB 208。在一个实施例中，第一信号UA 206接收自第一信号电路212，第二信号UB 208接收自第二信号电路218。
如图2A所描绘的示例实施例中所示，第一信号电路212包括一个电流镜，该电流镜具有晶体管240和晶体管242，并且耦合至电压VA216，晶体管240和晶体管242具有共同耦合的（commonly coupled）栅极。在图2A示出的具体实施例中，晶体管240和晶体管242是p沟道MOSFET(PMOS)，并且具有1：1的比值（ratio）。在该实施例中，第一信号UA 206是响应于耦合至晶体管240的一个固定电流源214（其提供电流IA），从电流镜电路的晶体管242产生的一个固定信号，如所示。
如图2A的实施例中所示，第二信号电路218包括一个电流镜，该电流镜具有晶体管244和晶体管246，并耦合至一个地参考电压222，晶体管244和晶体管246具有共同耦合的栅极。在图2A示出的具体实施例中，晶体管244和晶体管246是n沟道MOSFET(NMOS)，并且具有1：1的比值。在该实施例中，第二信号UB 208是响应于耦合至晶体管244的第二输入信号220，从电流镜电路的晶体管246产生的，如所示。在一个实施例中，第二输入信号220是一个电流IB，该电流可响应于通过耦合至电路200的一个编程元件诸如像一个编程电阻器等的电流流动而产生。
图2A中所示的实施例还示出，开关逻辑电路234还被耦合以接收一个锁存信号ULATCH 204，该锁存信号ULATCH 204可具有第一状态264或第二状态266。在一个实施例中，锁存信号204的第一状态264表明开关逻辑电路234比较第一信号UA 206和第二信号UB 208。在该实施例中，根据本发明教导，第二状态266表明开关逻辑电路234锁存第一信号UA 206和第二信号UB 208的先前比较的结果。
进行示例说明，图2A中描绘的示例开关逻辑电路234包括被耦合以接收第一信号UA 206的第一开关224，和被耦合以接收第二信号UB208的第二开关226。输出电路228的输入端子230被耦合在第一开关224和第二开关226之间。在运行中，第一开关224被耦合以响应于代表输出电路228的输出端子232的一个输出信号UO 210被切换。类似地，第二开关226被耦合以响应于代表输出电路228的输出端子232的一个输出信号268被切换。在图2A示出的具体实施例中，输出信号268是输出电路228的输出端子232的反相表示。
在示出的实施例中，示例开关逻辑电路234还包括被耦合以接收第一信号UA 206的第三开关248，和被耦合以接收第二信号UB 208的第四开关250。如所示，输出电路228的输入端子230还被耦合在第三开关248和第四开关250之间。在运行中，第三开关248和第四开关250被耦合以响应于锁存信号ULATCH 204被切换。在一个实施例中，第三开关248和第四开关250都被耦合以在锁存信号204处于第一状态264时接通，并且都被耦合以在锁存信号204处于第二状态266时断开。
因此，当锁存信号204处于第一状态264并且第三开关248和第四开关250都接通时，输出电路228的输入端子230被耦合以通过第三开关248和第四开关250接收第一信号UA 206和第二信号UB 208。在该实施例中，当锁存信号ULATCH 204处于第一状态264时，第一信号UA 206代表来自包括第一信号电路212的晶体管240和晶体管242的电流镜的电流的幅值。另外，当锁存信号204处于第一状态264时，第二信号UB 208代表来自包括第二信号电路218的晶体管244和晶体管246的电流镜的电流的幅值。因此，在图2A所示的实施例中，当锁存信号ULATCH 204处于第一状态264时，第一信号UA 206代表对应于固定电流源214的电流——其被示为电流IA——的幅值，第二信号UB 208代表对应于第二输入信号220的电流——其被示为电流IB——的幅值。
继续图2A中示出的具体实施例，当锁存信号ULATCH 204处于第一状态264（在一个实施例中，锁存信号ULATCH 204是逻辑高）时，输入端子230起比较器的作用，这导致输入端子230比较第一信号UA206和第二信号UB 208。因此，在示出的实施例中，如果固定电流源214中的电流的幅值大于第二输入信号220的电流的幅值（换言之，电流IA的幅值大于电流IB的幅值），则输出电路的输入端子230被拉向电压VA 216，输出电路228的输出端子232被拉到一个逻辑高值。如果固定电流源214中的电流的幅值小于第二输入信号220的电流的幅值（换言之，电流IA的幅值小于电流IB的幅值），则输出电路的输入端子230被拉向地参考电压222，输出电路228的输出端子232被拉到一个逻辑低值。
作为当锁存信号ULATCH 204在第一状态264时如上所述输出电路228的输出端子232被拉到逻辑高值或逻辑低值的结果，代表输出端子232的输出信号210和输出信号268都相应地被拉至逻辑高电平或逻辑低电平，这将相应地控制第一开关224和第二开关226。
进行示例说明，图2B示出了图2A的电路200的示例锁存比较器202，其中当锁存信号ULATCH204先前在第一状态264时第一信号UA206大于第二信号UB 208，这导致第一开关224响应于输出信号210接通，并且导致第二开关226响应于输出信号268断开。在图2B示出的实施例中，锁存信号ULATCH 204现在已经转变至第二状态266（在一个实施例中，锁存信号ULATCH 204是逻辑低），这导致第三开关248和第四开关250也被切换断开。
继续图2B中示出的实施例，在第一开关224被切换接通，且第二开关226、第三开关248以及第四开关250全部都被切换断开的情况下，输入端子230处的电压通过第一开关224从第一信号电路212耦合至逻辑高电压（例如，电压VA 216）。在输出电路228的输入端子230现在耦合至逻辑高值的情况下，当锁存信号ULATCH 204保持在第二状态266时，代表输出电路228的输出端子232的输出信号210和输出信号268保持锁存在其各自的设置。另外，由于输出电路228的输入端子230是高阻抗输入端子，因此注意到，根据本发明的教导，当锁存信号204保持在第二状态266时，基本没有电流流经锁存比较器202的开关逻辑电路234和输出电路228。这样，一旦被锁存，锁存比较器202就消耗很少的能量或不消耗能量。
图2C示出了图2A的电路200的示例锁存比较器202，其中当锁存信号ULATCH 204先前在第一状态264时，第一信号UA 206小于第二信号UB 208，这导致第一开关224响应于输出信号210断开，并且导致第二开关226响应于输出信号268接通。在图2C示出的实施例中，锁存信号204现在已经转变至第二状态266，这导致第三开关248和第四开关250也被切换断开。
继续图2C中示出的实施例，在第二开关226被切换接通，且第一开关224、第三开关248以及第四开关250全部都被切换断开的情况下，输入端子230处的电压现在通过第二开关226从第二信号电路218耦合至逻辑低电压（例如，地参考电压222）。在输出电路228的输入端子230现在耦合至逻辑低值的情况下，当锁存信号204保持在第二状态266时，代表输出电路228的输出端子232的输出信号210和输出信号268保持锁存在其各自的设置。另外，由于输出电路228的输入端子230是高阻抗输入端子，因此注意到，根据本发明的教导，当锁存信号204保持在第二状态266时，基本没有电流流经锁存比较器202的开关逻辑电路234和输出电路228。
图3是根据本发明教导的包括锁存比较器302的另一个实施例的示例电路300的示例示意图。如可意识到的，示例电路300和示例锁存比较器302与上文关于图2A、2B和2C讨论的电路200和示例锁存比较器202的实施例具有许多类似之处。
例如，在一个实施例中，电路300是一个更大电路的一部分，该更大电路诸如像根据本发明教导的功率转换器控制器。在示出的实施例中，锁存比较器302包括耦合至输出电路328的开关逻辑电路334。在示出的实施例中，输出电路328驱动其输出端子332处的输出，该输出端子332处的输出代表该输出电路的输入端子330处的输入。如所例示的实施例中所示，借助耦合在输出电路328的输入端子330和输出端子332之间的一个反相器352实现输出电路328。尤其是，输出信号310是输入端子330处的信号的反相表示。在所示的实施例中，输出电路328的输入端子330是高阻抗输入。
在该实施例中，锁存比较器302的开关逻辑电路334被耦合以从第一信号电路312接收第一信号UA 306，以及从第二信号电路318接收第二信号UB 308。如该实施例中所示，第一信号电路312包括一个电流镜电路，该电流镜电路具有晶体管340和晶体管342，并且耦合至电压VA 316，晶体管340和晶体管342具有共同耦合的栅极。在该实施例中，第一信号UA 306是响应于耦合至晶体管340的一个固定电流源314（具有电流IA）从晶体管342产生的一个固定信号，如所示。第二信号电路318包括一个电流镜电路，该电流镜电路具有晶体管344和晶体管346，并且耦合至一个地参考电压322，晶体管344和晶体管346具有共同耦合的栅极。在该实施例中，第二信号UB 308是响应于耦合至晶体管344的第二输入信号320（具有电流IB）从电流镜电路的晶体管346产生的，如所示。
在图3示出的实施例中，开关逻辑电路334还被耦合以接收一个锁存信号304，该锁存信号304具有第一状态364或第二状态366。注意到，图3的锁存信号304是图2A、2B和2C的锁存信号204的反相。例如，图3的第一状态364被以逻辑低值表示，而图2A、2B和2C的第一状态264被以逻辑高值表示。类似地，图3的第二状态366被以逻辑高值表示，而图2A-2C的第二状态266被以逻辑低值表示。
在该实施例中，锁存信号304的第一状态364表明开关逻辑电路334比较第一信号UA 306和第二信号UB 308。在该实施例中，根据本发明教导，第二状态366表明开关逻辑电路334锁存第一信号UA 306和第二信号UB 308的先前比较的结果。
进行示例说明，图3中描绘的示例开关逻辑电路334包括被耦合以接收第一信号UA 306的第一开关324，以及被耦合以接收第二信号UB 308的第二开关326。输出电路328的输入端子330被耦合在第一开关324和第二开关326之间。在运行中，第一开关324被耦合以响应于代表输出电路328的输出端子332的输出信号310被切换。类似地，第二开关326也被耦合以响应于代表输出电路328的输出端子332的输出信号310被切换。注意到，在图3示出的具体实施例中，采用p-沟道MOSFET实现第一开关324，而采用n-沟道MOSFET实现第二开关326。因此，在图3描绘的实施例中，当第一开关324响应于输出信号310接通时，第二开关326断开。类似地，当第一开关324响应于输出信号310断开时，第二开关326接通。
在示出的实施例中，示例开关逻辑电路334还包括被耦合以接收第一信号UA 306的第三开关348，和被耦合以接收第二信号UB 308的第四开关350。如所示，输出电路328的输入端子330还被耦合在第三开关348和第四开关350之间。在运行中，第三开关348和第四开关350被耦合以响应于锁存信号304被切换。注意到，在图3示出的具体实施例中，采用p-沟道MOSFET实现第三开关348，而采用n-沟道MOSFET实现第四开关350。然而，如所示，第四开关350的栅极还被耦合以通过反相器356接收锁存信号304。因此，在示出的实施例中，第三开关348和第四开关350都被耦合以在锁存信号304处于第一状态364时接通，并且都被耦合以在锁存信号304处于第二状态3 6 6时断开。
因此，当锁存信号304处于第一状态364并且因此第三开关348和第四开关350都接通时，输出电路328的输入端子330被耦合以通过第三开关348和第四开关350接收第一信号UA 306和第二信号UB308。在该实施例中，当锁存信号304处于第一状态364时，第一信号UA 306代表来自第一信号电路212的电流镜电路的电流的幅值，该电流在图3的实施例中被示为耦合至晶体管340的固定电流源314的电流IA。另外，当锁存信号304处于第一状态364时，第二信号UB 308代表来自第二信号电路318的电流镜电路的电流的幅值，该电流在图3的实施例中被示为耦合至晶体管344的第二输入信号320的电流IB。
继续图3中示出的具体实施例，当锁存信号304处于第一状态364时，输入端子330起比较器的作用，这导致输入端子330比较第一信号UA 306和第二信号UB 308。因此，在示出的实施例中，如果固定电流源314中的电流的幅值大于第二输入信号320的电流的幅值，则输出电路的输入端子330被拉向电压VA 316，输出电路328的输出端子332通过反相器352被拉到一个逻辑低值。如果固定电流源314中的电流的幅值小于第二输入信号320的电流的幅值，则输出电路的输入端子330被拉向地参考电压322，输出电路328的输出端子332通过反相器352被拉到一个逻辑高值。
作为当锁存信号304在第一状态364时输出电路328的输出端子332被拉到逻辑高值或逻辑低值的结果，代表输出端子332的输出信号310相应地被拉至逻辑高值或逻辑低值。响应于此，第一开关324和第二开关326之一接通，第一开关324和第二开关326中的另一个断开。
继续该实施例，当锁存信号304从第一状态364转变至第二状态366时，第三开关348以及第四开关350都将被切换断开。因此，在一个实施例中，当第一开关324被切换接通且第二开关326、第三开关348和第四开关350全部都被切换断开时，输入端子330处的电压通过第一开关324从第一信号电路312耦合至逻辑高电压（例如，电压VA 316）。在输出电路328的输入端子330设置为逻辑高电压的情况下，当锁存信号304保持在第二状态366时，代表输出电路328的输出端子332的输出信号310通过反相器352保持锁存在一个逻辑低值。另外，由于输出电路328的输入端子330是高阻抗输入端子，因此注意到，根据本发明的教导，当锁存信号304保持在第二状态366时，基本没有电流流经锁存比较器302的开关逻辑电路334和输出电路328。
类似地，在一个实施例中，当第二开关326被切换接通并且第一开关324、第三开关348以及第四开关350全部都被切换断开时，输入端子330处的电压通过第二开关326从第二信号电路318耦合至逻辑低电压（例如，地参考电压322）。在输出电路328的输入端子330设置为逻辑低电压的情况下，当锁存信号304保持在第二状态366时，代表输出电路328的输出端子332的输出信号310通过反相器352保持锁存在一个逻辑高值。另外，由于输出电路328的输入端子330是高阻抗输入端子，因此注意到，根据本发明的教导，当锁存信号304保持在第二状态366时，基本没有电流流经锁存比较器302的开关逻辑电路334和输出电路328。
图4是包括控制器400的功率转换器458的一个示例示意图，该控制器400利用根据本发明教导的一个示例锁存比较器402。如描绘的实施例中所示，功率转换器458例如是一个升压转换器。当然，应意识到，示例功率转换器458仅被提供作为一个实施例，并且其他电路和/或其他电源拓扑可包括包含根据本发明教导的锁存比较器的电路。
继续图4中示出的实施例，功率转换器458包括一个能量传递元件472，该能量传递元件472被耦合以通过整流器485从输入470接收一个输入电压VAC。功率开关476被耦合至能量传递元件472。在一个实施例中，输入电压VAC是经整流器485整流并且经电容器487滤波的ac信号，所述电容器487耦合至输入返回（input return）482并且与整流器485并联，如所示。耦合至能量传递元件472的输出二极管D1 474整流从能量传递元件472输送至耦合到输出478的负载电容器480的能量。输出478处的负载电容器480两端的输出电压VO被包括电阻器R2 488和电阻器R3 489的一个电阻分压器分压，以向控制器400的FB端子提供代表输出478的反馈信号。电压VCC在电容器462两端被提供，在控制器400的VCC端子处被提供至控制器400。在运行中，功率开关476响应于一个驱动信号486被切换，该驱动信号由控制器400响应于反馈信号产生，以控制从功率转换器458的输入470到输出478的能量传递。
在图4示出的实施例中，控制器400可以是可编程的，以在多种不同的运行模式下运行。例如，在一个实施例中，控制器400可以被编程以具有正常运行模式或者替代的低功率运行模式。当然应意识到，用于控制器400的上述正常运行模式和低功率运行模式被提供用于解释的目的，并且根据本发明教导，可针对利用锁存比较器402的控制器400编程其他合适的运行模式或运行特性。
在一个实施例中，通过为如所示耦合在控制器400的模式选择端子460和地参考电压422之间的一个电阻器R1 491选择一个电阻值，可为控制器400选择或者编程一个运行模式。在另一个实施例中，电阻器R1 491可被耦合在模式选择端子460和一个不同的电压端子——诸如像电压VCC 490——之间。在该实施例中，通过耦合至模式选择端子460的电阻器491产生一个作为结果的编程电流IM 492。
在一个实施例中，根据本发明教导，编程电流492可被用作集成在控制器400内的一个锁存比较器402的输入信号，以为控制器400锁存一个所选择的编程运行模式。例如，在一个实施例中，如果编程电流492大于一个阈值，则根据本发明教导可选择一个运行模式并且由控制器400的锁存比较器402锁存该运行模式。另一方面，如果编程电流492小于该阈值，则根据本发明教导可选择另一个运行模式并且由控制器400的锁存比较器402锁存该另一个运行模式。
进行示例说明，图5示出了电路500的示例示意图，该电路500在一个实施例中是图4的控制器400的一部分。意识到，为免模糊本发明的教导，控制器400的其他部分未被详细示出。注意到，图5的电路500与图2A、2B、2C的电路200具有许多类似之处。尤其是，类似于图2A、2B、2C的电路200，电路500也包括一个示例的锁存比较器502，该锁存比较器502被耦合以接收锁存信号504、来自第一信号电路512的第一信号UA 506以及来自第二信号电路518的第二信号UB508。在一个实施例中，意识到，图2A、2B和2C以及图5的相应电路部件的功能和运行是类似的。
然而，图5的电路500与图2A、2B和2C的电路200之间的一个差别在于，电路500中包括一个电流转换电路（current conversioncircuit）584，在一个实施例中该电流转换电路584为第二信号电路518产生第二输入信号520（具有电流IB）。在该实施例中，电阻器591被耦合至一个耦合至电流转换电路584的模式选择端子560，一个编程电流592流过该模式选择端子560。在该实施例中，意识到，图5的模式选择端子560、电阻器591和编程电流592对应于图4的模式选择端子460、电阻器491和编程电流492。另外，意识到，固定电流源514的电流IA对应于上文关于图4所讨论的阈值。
因此，在一个实施例中，可挑选图5的电阻器591的电阻值，以选择通过模式选择端子560到地参考电压522的编程电流IM 592的幅值。电流转换电路584则响应于编程电流592产生第二输入信号520，该第二输入信号520在图5中也被示为电流IB。设置有晶体管544和晶体管546的电流镜电路产生第二信号UB 508，该第二信号UB 508被耦合以由锁存比较器502接收。锁存比较器502还接收第一信号UA506，该第一信号UA 506在一个实施例中对应于上文关于图4所讨论的阈值。
因此，在一个实施例中，当电路500的控制器被编程时，锁存信号504处于第一状态564。当锁存信号504处于第一状态564时，在输出电路528的输入端子530处比较第一信号UA 506（例如，上述阈值）与第二信号UB 508（例如，编程电流IM 592）。如果第一信号UA 506大于第二信号UB 508，则选择一种编程运行模式。如果第一信号UA 506小于第二信号UB 508，则选择另一种编程运行模式。
如上所述，当锁存信号504从第一状态564转变到第二状态566时，上述比较的结果则被锁存在输出端子532。在该实施例中，根据本发明教导，比较的结果，并且因此所选择的运行模式，由代表输出端子532的输出信号510表示。
对示出的本发明的实施例的上述描述——包括摘要中所描述的内容——不意在是穷举性的或者限制所公开的确切形式。虽然出于示例目的在本文中描述了本发明的具体实施方案和实施例，但是在不偏离本发明的更宽泛主旨和范围的情况下，各种等同修改是可能的。事实上，应意识到，具体的示例电压、电流、频率、功率范围值、时间等是出于解释的目的而提供的，并且根据本发明教导，在其他实施方案和实施例中也可使用其他值。
可根据上述详细描述对本发明的实施例做出这些修改。下列权利要求中使用的术语不应被解释为将本发明限制为说明书和权利要求中所公开的具体实施方案。而是，所述范围完全由下列权利要求确定，而权利要求应根据权利要求解释的既定原则来解释。因此，本说明书和附图应被认为是示例性而非限制性的。

Claims (23)

1.一种锁存比较器，包括：
一个开关逻辑电路，被耦合以接收一个锁存信号、一个第一信号以及一个第二信号；以及
一个输出电路，具有耦合至所述开关逻辑电路的一个输入端子，其中所述输出电路的输入端子被耦合以响应于所述锁存信号处于第一状态而通过所述开关逻辑电路既接收所述第一信号又接收所述第二信号，以及其中所述输出电路的输入端子被耦合以响应于一个代表所述输出电路的输出端子的信号且响应于所述锁存信号处于第二状态，而通过所述开关逻辑电路接收所述第一信号和所述第二信号中的仅一个。
2.根据权利要求1所述的锁存比较器，其中代表所述输出电路的输出端子的信号响应于在所述锁存信号的第一状态期间所述第一信号和所述第二信号的比较。
3.根据权利要求1所述的锁存比较器，其中所述第一信号和所述第二信号代表在所述锁存信号的第一状态期间的电流的幅值。
4.根据权利要求1所述的锁存比较器，其中通过所述开关逻辑电路接收的所述第一信号和所述第二信号中的所述仅一个代表在所述锁存信号的第二状态期间的电压。
5.根据权利要求1所述的锁存比较器，其中所述第一信号被耦合以由所述开关逻辑电路从一个第一信号电路接收。
6.根据权利要求5所述的锁存比较器，其中所述第一信号电路被耦合以响应于一个第一输入信号产生所述第一信号。
7.根据权利要求1所述的锁存比较器，其中所述第二信号被耦合以由所述开关逻辑电路从一个第二信号电路接收。
8.根据权利要求7所述的锁存比较器，其中所述第二信号电路被耦合以响应于一个第二输入信号产生所述第二信号。
9.根据权利要求8所述的锁存比较器，其中所述第二输入信号是一个被耦合以从一个电流转换电路接收的电流，所述电流转换电路被耦合以响应于耦合至该电流转换电路的电阻产生所述第二输入信号。
10.根据权利要求1所述的锁存比较器，其中所述输出电路包括一个缓冲电路。
11.根据权利要求1所述的锁存比较器，其中所述输出电路包括一个或多个反相器。
12.根据权利要求1所述的锁存比较器，其中所述开关逻辑电路包括：
第一开关和第二开关，该第一开关和第二开关被耦合以分别接收所述第一信号和所述第二信号，其中所述输出电路的输入端子被耦合在所述第一开关和所述第二开关之间；以及
第一逻辑门和第二逻辑门，被耦合以接收所述锁存信号和代表所述输出电路的输出端子的信号，其中所述第一开关被耦合以响应于所述第一逻辑门被切换，以及其中所述第二开关被耦合以响应于所述第二逻辑门被切换。
13.根据权利要求1所述的锁存比较器，其中所述开关逻辑电路包括：
第一开关和第二开关，该第一开关和第二开关被耦合以分别接收所述第一信号和所述第二信号，其中所述输出电路的输入端子被耦合在所述第一开关和所述第二开关之间，其中所述第一开关和所述第二开关被耦合以响应于代表所述输出电路的输出端子的信号被切换；以及
第三开关和第四开关，该第三开关和第四开关被耦合以分别接收所述第一信号和所述第二信号，其中所述输出电路的输入端子被耦合在所述第三开关和所述第四开关之间，其中所述第三开关和所述第四开关被耦合以响应于所述锁存信号被切换。
14.根据权利要求1所述的锁存比较器，其中所述代表所述输出电路的输出端子的信号代表供用于一个功率转换器中的一个控制器的一个所选择的运行模式。
15.一种功率转换器，包括：
一个能量传递元件，耦合在所述功率转换器的输入和所述功率转换器的输出之间；
一个功率开关，耦合至所述能量传递元件；
一个控制器，被耦合以产生一个驱动信号来切换所述功率开关，从而控制从所述功率转换器的输入到所述功率转换器的输出的能量传递，所述控制器包括耦合至一个模式选择端子的锁存比较器，该模式选择端子被耦合以接收一个模式选择信号从而选择所述控制器的运行模式，所述锁存比较器包括：
一个开关逻辑电路，被耦合以接收一个锁存信号、一个第一信号以及一个第二信号，其中所述第二信号代表所述模式选择信号；以及
一个输出电路，具有耦合至所述开关逻辑电路的输入端子，其中所述输出电路的输入端子被耦合以响应于所述锁存信号处于第一状态而通过所述开关逻辑电路既接收所述第一信号又接收所述第二信号，以及其中所述输出电路的输入端子被耦合以响应于一个代表所述输出电路的输出端子的信号且响应于所述锁存信号处于第二状态，而通过所述开关逻辑电路接收所述第一信号和所述第二信号中的仅一个。
16.根据权利要求15所述的功率转换器，其中代表所述输出电路的输出端子的信号响应于在所述锁存信号的第一状态期间所述第一信号和所述第二信号的比较，其中代表所述输出电路的输出端子的信号代表所述控制器的所选择的运行模式。
17.根据权利要求15所述的功率转换器，其中所述第一信号和所述第二信号代表在所述锁存信号的第一状态期间的电流的幅值。
18.根据权利要求15所述的功率转换器，其中通过所述开关逻辑电路接收的所述第一信号和所述第二信号中的所述仅一个代表在所述锁存信号的第二状态期间的电压。
19.根据权利要求15所述的功率转换器，其中所述控制器还包括一个电流转换电路，该电流转换电路被耦合以响应于被耦合以通过所述控制器的模式选择端子接收的所述模式选择信号产生所述第二输入信号。
20.根据权利要求15所述的功率转换器，其中所述输出电路包括一个缓冲电路。
21.根据权利要求15所述的功率转换器，其中所述输出电路包括一个或多个反相器。
22.根据权利要求15所述的功率转换器，其中所述开关逻辑电路包括：
第一开关和第二开关，该第一开关和第二开关被耦合以分别接收所述第一信号和所述第二信号，其中所述输出电路的输入端子被耦合在所述第一开关和所述第二开关之间；以及
第一逻辑门和第二逻辑门，被耦合以接收所述锁存信号和代表所述输出端子的信号，其中所述第一开关被耦合以响应于所述第一逻辑门被切换，以及其中所述第二开关被耦合以响应于所述第二逻辑门被切换。
23.根据权利要求15所述的功率转换器，其中所述开关逻辑电路包括：
第一开关和第二开关，该第一开关和第二开关被耦合以分别接收所述第一信号和所述第二信号，其中所述输出电路的输入端子被耦合在所述第一开关和所述第二开关之间，其中所述第一开关和所述第二开关被耦合以响应于代表所述输出电路的输出端子的信号被切换；以及
第三开关和第四开关，该第三开关和第四开关被耦合以分别接收所述第一信号和所述第二信号，其中所述输出电路的输入端子被耦合在所述第三开关和所述第四开关之间，其中所述第三开关和所述第四开关被耦合以响应于所述锁存信号被切换。
CN201310051690.9A 2012-02-17 2013-02-17 锁存比较器 Expired - Fee Related CN103259510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/399,741 US9154119B2 (en) 2012-02-17 2012-02-17 Latching comparator
US13/399,741 2012-02-17

Publications (2)

Publication Number Publication Date
CN103259510A true CN103259510A (zh) 2013-08-21
CN103259510B CN103259510B (zh) 2016-09-14

Family

ID=48963250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310051690.9A Expired - Fee Related CN103259510B (zh) 2012-02-17 2013-02-17 锁存比较器

Country Status (3)

Country Link
US (2) US9154119B2 (zh)
CN (1) CN103259510B (zh)
TW (1) TWI572126B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9154119B2 (en) 2012-02-17 2015-10-06 Power Integrations, Inc. Latching comparator
US10910946B2 (en) * 2018-09-27 2021-02-02 Intel Corporation Self-tuning zero current detection circuit
US10686431B1 (en) * 2019-10-18 2020-06-16 Realtek Semiconductor Corp. High-sensitivity clocked comparator and method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217793A1 (en) * 2003-04-09 2004-11-04 Stmicroelectronics Sa Two-threshold comparator insensitive to its environment
US20080218223A1 (en) * 2007-03-05 2008-09-11 Freescale Semiconductor, Inc. Power on detection circuit
CN101465649A (zh) * 2007-12-19 2009-06-24 中国科学院微电子研究所 一种参考电压可调的比较器
CN201341126Y (zh) * 2008-12-30 2009-11-04 上海贝岭股份有限公司 一种电流开关型BiCMOS锁存比较器电路
US20110115529A1 (en) * 2009-11-17 2011-05-19 Zoran Corporation Latched comparator circuit
US20110221412A1 (en) * 2010-03-09 2011-09-15 Analog Devices, Inc. Voltage converter and led driver circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252434B1 (en) * 1999-02-04 2001-06-26 Motorola, Inc. Voltage comparator
US6232801B1 (en) * 1999-08-04 2001-05-15 Vlsi Technology, Inc. Comparators and comparison methods
KR100559406B1 (ko) * 2004-10-15 2006-03-10 삼성전자주식회사 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법
KR100617960B1 (ko) * 2005-02-24 2006-08-30 삼성전자주식회사 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법
JP4859610B2 (ja) * 2006-09-29 2012-01-25 富士通セミコンダクター株式会社 バッファ回路及びその制御方法
US7532041B2 (en) * 2006-12-20 2009-05-12 Texas Instruments Incorporated Systems and methods for hysteresis control in a comparator
US20090134914A1 (en) * 2007-11-27 2009-05-28 Himax Technologies Limited Low offset comparator and offset cancellation method thereof
US8040114B2 (en) * 2008-11-07 2011-10-18 Power Integrations, Inc. Method and apparatus to increase efficiency in a power factor correction circuit
US7847576B2 (en) * 2009-02-26 2010-12-07 Advantest Corporation Comparator with latching function
US8305063B2 (en) * 2009-08-28 2012-11-06 Power Integrations, Inc. Power supply controller with an input voltage compensation circuit
US20110227550A1 (en) * 2010-03-19 2011-09-22 Intersil Americas Inc. Modulation scheme using a single comparator for constant frequency buck boost converter
CN102255480B (zh) * 2010-05-17 2014-12-03 登丰微电子股份有限公司 电源转换装置及其脉宽调变信号控制装置
US9154119B2 (en) 2012-02-17 2015-10-06 Power Integrations, Inc. Latching comparator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217793A1 (en) * 2003-04-09 2004-11-04 Stmicroelectronics Sa Two-threshold comparator insensitive to its environment
US20080218223A1 (en) * 2007-03-05 2008-09-11 Freescale Semiconductor, Inc. Power on detection circuit
CN101465649A (zh) * 2007-12-19 2009-06-24 中国科学院微电子研究所 一种参考电压可调的比较器
CN201341126Y (zh) * 2008-12-30 2009-11-04 上海贝岭股份有限公司 一种电流开关型BiCMOS锁存比较器电路
US20110115529A1 (en) * 2009-11-17 2011-05-19 Zoran Corporation Latched comparator circuit
US20110221412A1 (en) * 2010-03-09 2011-09-15 Analog Devices, Inc. Voltage converter and led driver circuits

Also Published As

Publication number Publication date
TW201415771A (zh) 2014-04-16
US9331597B2 (en) 2016-05-03
US20160013731A1 (en) 2016-01-14
CN103259510B (zh) 2016-09-14
US20130215656A1 (en) 2013-08-22
US9154119B2 (en) 2015-10-06
TWI572126B (zh) 2017-02-21

Similar Documents

Publication Publication Date Title
TWI497275B (zh) 具有低功率消耗突衝待命操作的電源供應器
US8559200B2 (en) Method and apparatus of low current startup circuit for switching mode power supplies
CN102832791B (zh) 对带外部编程端子的功率转换器控制器编程的方法和装置
US10193453B2 (en) High side signal interface in a power converter
US6917240B2 (en) Reconfigurable topology for switching and charge pump negative polarity regulators
US7982447B2 (en) Switched mode power supply having improved transient response
CN102227864B (zh) 多态dc-dc转换器
US9083251B2 (en) Power controller with pulse skipping
CN101577491B (zh) 用于向半导体集成电路器件提供多个电源电压的电源电路
CN102570809B (zh) 短路保护电路及方法
CN106026619A (zh) 限流峰值调整电路、限流单元、控制电路及功率变换器
CN106063103A (zh) 突发模式控制
CN101873062B (zh) 电源供应器及具有多个电源供应器的供电系统
CN103259510A (zh) 锁存比较器
CN101350563B (zh) 脉宽调制控制器及其方法
US11855524B2 (en) Gate driver circuit for a power supply voltage converter
US20090059623A1 (en) Switched-mode Power Supply With EMI Isolation
EP2892135B1 (en) Power Supply and energy efficient Gate Driver
CN110134174A (zh) 具有磁滞功能的电源启动重置电路
Knoller et al. Hybrid Wall Outlet for AC or DC Power Delivery
CN113938014A (zh) 消除振铃效应的电源供应器
Chang et al. A novel feedback scheme for reducing standby power of flyback converter
CN104518665A (zh) 转换器电路布置和转换方法
TW201034376A (en) Buffer control circuit with dead-time control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160914