TW201415771A - 功率轉換器及其閂鎖比較器 - Google Patents

功率轉換器及其閂鎖比較器 Download PDF

Info

Publication number
TW201415771A
TW201415771A TW102105238A TW102105238A TW201415771A TW 201415771 A TW201415771 A TW 201415771A TW 102105238 A TW102105238 A TW 102105238A TW 102105238 A TW102105238 A TW 102105238A TW 201415771 A TW201415771 A TW 201415771A
Authority
TW
Taiwan
Prior art keywords
signal
switch
coupled
circuit
latch
Prior art date
Application number
TW102105238A
Other languages
English (en)
Other versions
TWI572126B (zh
Inventor
Zhao-Jun Wang
Giao Minh Pham
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of TW201415771A publication Critical patent/TW201415771A/zh
Application granted granted Critical
Publication of TWI572126B publication Critical patent/TWI572126B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一種閂鎖比較器包含一開關邏輯電路，該開關邏輯電路被耦合以接收一閂鎖訊號、一第一訊號以及一第二訊號。一具有一輸入端子之輸出電路被耦合至該開關邏輯電路。該輸出電路之輸入端子被耦合以因應該閂鎖訊號處於一第一狀態而藉由該開關邏輯電路接收該第一訊號與該第二訊號二者。該輸出電路之輸入端子被耦合以因應一代表該輸出電路之一輸出端子的訊號且因應該閂鎖訊號處於第二狀態，而藉由該開關邏輯電路接收該第一訊號與該第二訊號僅其中之一。

Description

功率轉換器及其閂鎖比較器
本發明概言之係關於閂鎖比較器電路。更具體而言，本發明之實施例係關於包含於功率轉換器(power converter)中之閂鎖比較器電路。
電子設備利用電力來運作。由於開關式功率轉換器之效率高、尺寸小且重量輕，其通常被用於為現今之許多電子設備供電。常規之壁式插座(wall socket)提供高壓交流(ac)電。在開關式功率轉換器中，高壓交流輸入藉由一能量傳遞元件被轉換以提供經調節之直流(dc)輸出。在運作時，藉由改變功率轉換器中之開關之負載比(duty ratio)(一般係開關之接通時間對總開關週期之比率)、開關頻率或者每單位時間之脈衝數，利用開關來提供期望之輸出。
開關式功率轉換器亦包含一控制器，該控制器通常藉由以閉環感測及控制輸出來提供輸出調節。控制器可接收代表輸出之一反饋訊號，然後因應該反饋訊號改變一或多個參數(諸如開關之佔空比、開關頻率或者每單位時間之脈衝數)，以將輸出調節至期望量。
開關式功率轉換器及控制器之設計通常係在效率、尺寸、 重量及成本要求之間的一種折衷。此外，管理要求限制了當功率轉換器運作於低負載例如備用負載下及空載下時可消耗之能量之量。因此，在設計控制器時亦慮及控制器所消耗之電力量。
在下文之描述中，將闡明許多具體細節，以提供對本發明之透徹理解。然而，此項技術中之通常知識者應明瞭，實施本發明不必採用所述具體細節。在其他情況下，眾所習知之材料或方法將不會詳細描述，以避免使本發明模糊不清。
在本說明書全文中提到「一個實施例」、「一實施例」、「一個實例」或「一實例」意指，結合該實施例或實例所描述之具體特徵、結構或特性被包含於本發明之至少一個實施例中。因此，在本說明書全文中多個地方出現之片語「在一個實施例中」、「在一實施例中」、「一個實例」或「一實例」未必皆指相同之實施例或實例。此外，具體特徵、結構或特性可在一或多個實施例或實例中以任何合適之組合及/或子組合形式進行結合。具體之特徵、結構或特性可被包含於提供所述功能性之積體電路、電子電路、組合邏輯電路或其他合適組件中。此外，應理解，在此所提供之附圖係出於向此項技術中之通常知識者解釋之目的，並且此等圖未必按比例繪製。
如上所述，開關式功率轉換器及控制器之設計通常係在效率、尺寸、重量及成本要求之間的一種折衷。功率轉換器之控制器可被實作為一積體電路。通常，用於控制器中之組件之總數會增加控制器之總成本。控制器中更多之組件亦會增大控制器之尺寸，此亦可增大控制器總成 本。
此外，管理要求亦限制了當功率轉換器運作於低負載例如備用負載下及空載下時可消耗之能量之量。目前，開關式功率轉換器之空載電力消耗要求約100毫瓦(mW)。因此，在設計控制器時，亦應慮及控制器所消耗之電力量。
電流比較器可係用於控制器中的一種組件。通常，電流比較器可包含二電流鏡，該二電流鏡之輸出被耦合於一起。端視哪一電流鏡提供較大之電流而定，電流比較器之輸出將為邏輯高值或者邏輯低值。為保持該電流比較器之輸出，該電流比較器之輸出一般被提供至一單獨之閂鎖器。在一般之電流比較器中，來自該二電流鏡其中之一之電流流經該電流比較器，因此無論該電流比較器之輸出是否被閂鎖，皆會消耗能量。另外，一般之閂鎖器由約20個開關構成，此會增加控制器之總組件數及尺寸。
如所將示出，本發明揭露一種閂鎖比較器，在一實例中該閂鎖比較器可包含於一功率轉換器控制器中。在一實例中，所揭露之電路被耦合以接收二訊號，然後在一閂鎖訊號之一第一狀態期間比較二訊號。比較之結果則在閂鎖訊號之一第二狀態期間被閂鎖於閂鎖比較器之輸出中。在一實例中，然後，在比較完成之後，因應比較器之輸出，所比較之訊號其中之一與閂鎖比較器斷開。因此，在該實例中，不對比較器之輸出進行閂鎖，而是在比較之後藉由斷開比較器之輸入處之訊號之一而將比較器之輸入有效地閂鎖。在一實例中，根據本發明之教導，所揭露之電路提供之比較及閂鎖係藉由數目減少之電晶體以降低之電力消耗達成。
100‧‧‧示例性電路
102‧‧‧閂鎖比較器
104‧‧‧閂鎖訊號
106‧‧‧第一訊號
108‧‧‧第二訊號
110‧‧‧輸出訊號
112‧‧‧第一訊號電路
114‧‧‧第一輸入訊號
118‧‧‧第二訊號電路
120‧‧‧第二輸入訊號
124‧‧‧第一開關
126‧‧‧第二開關
128‧‧‧輸出電路
130‧‧‧輸入端子
132‧‧‧輸出端子
134‧‧‧開關邏輯電路
136‧‧‧第一邏輯閘
138‧‧‧第二邏輯閘
164‧‧‧第一狀態
166‧‧‧第二狀態
200‧‧‧示例性電路
202‧‧‧閂鎖比較器
204‧‧‧閂鎖訊號
206‧‧‧第一訊號
208‧‧‧第二訊號
210‧‧‧輸出訊號
212‧‧‧第一訊號電路
214‧‧‧固定電流源
216‧‧‧電壓
218‧‧‧第二訊號電路
220‧‧‧第二輸入訊號
222‧‧‧地參考電壓
224‧‧‧第一開關
226‧‧‧第二開關
228‧‧‧輸出電路
230‧‧‧輸入端子
232‧‧‧輸出端子
234‧‧‧開關邏輯電路
240‧‧‧電晶體
242‧‧‧電晶體
244‧‧‧電晶體
246‧‧‧電晶體
248‧‧‧第三開關
250‧‧‧第四開關
252‧‧‧第一反相器
254‧‧‧第二反相器
264‧‧‧第一狀態
266‧‧‧第二狀態
268‧‧‧輸出訊號
300‧‧‧示例性電路
302‧‧‧示例性閂鎖比較器
304‧‧‧閂鎖訊號
306‧‧‧第一訊號
308‧‧‧第二訊號
310‧‧‧輸出訊號
312‧‧‧第一訊號電路
314‧‧‧固定電流源
316‧‧‧電壓
318‧‧‧第二訊號電路
320‧‧‧第二輸入訊號
322‧‧‧地參考電壓
324‧‧‧第一開關
326‧‧‧第二開關
328‧‧‧輸出電路
330‧‧‧輸入端子
332‧‧‧輸出端子
334‧‧‧開關邏輯電路
340‧‧‧電晶體
342‧‧‧電晶體
344‧‧‧電晶體
346‧‧‧電晶體
348‧‧‧第三開關
350‧‧‧第四開關
352‧‧‧反相器
356‧‧‧反相器
364‧‧‧第一狀態
366‧‧‧第二狀態
400‧‧‧控制器
402‧‧‧閂鎖比較器
422‧‧‧地參考電壓
458‧‧‧功率轉換器
460‧‧‧模式選擇端子
462‧‧‧電容器
470‧‧‧輸入
472‧‧‧能量傳遞元件
474‧‧‧輸出二極體
476‧‧‧功率開關
478‧‧‧輸出
480‧‧‧負載電容器
482‧‧‧返回迴路
485‧‧‧整流器
486‧‧‧驅動訊號
487‧‧‧電容器
488‧‧‧電阻器
489‧‧‧電阻器
490‧‧‧電壓
491‧‧‧電阻器
492‧‧‧程式化電流
500‧‧‧電路
502‧‧‧閂鎖比較器
504‧‧‧閂鎖訊號
506‧‧‧第一訊號
508‧‧‧第二訊號
510‧‧‧輸出訊號
512‧‧‧第一訊號電路
514‧‧‧固定電流源
518‧‧‧第二訊號電路
520‧‧‧第二輸入訊號
522‧‧‧地參考電壓
528‧‧‧輸出電路
530‧‧‧輸入端子
532‧‧‧輸出端子
544‧‧‧電晶體
546‧‧‧電晶體
560‧‧‧模式選擇端子
564‧‧‧第一狀態
566‧‧‧第二狀態
584‧‧‧電流轉換電路
591‧‧‧電阻器
592‧‧‧程式化電流
D1‧‧‧輸出二極體
IA‧‧‧電流
IB‧‧‧電流
IM‧‧‧程式化電流
R1‧‧‧電阻器
R2‧‧‧電阻器
R3‧‧‧電阻器
UA‧‧‧第一訊號
UB‧‧‧第二訊號
U1‧‧‧第一輸入訊號
U2‧‧‧第二輸入訊號
ULATCH‧‧‧閂鎖訊號
UO‧‧‧輸出訊號
VA‧‧‧電壓
VO‧‧‧輸出電壓
VAC‧‧‧輸入電壓
VCC‧‧‧電壓
參考下列附圖描述本發明之非限制性及非窮舉性實施例，除非另有說明，在所有各個視圖中，相似之參考數字表示相似之部件。
第1圖係總體示出根據本發明所教導包含於一電路中之閂鎖比較器之一實例之方框圖。
第2A圖係總體示出根據本發明所教導在一閂鎖訊號之一第一狀態期間一閂鎖比較器之一實例之示意圖。
第2B圖係總體示出根據本發明所教導在一閂鎖訊號之一第二狀態期間一閂鎖比較器之一實例之示意圖。
第2C圖係總體示出根據本發明所教導在一閂鎖訊號之一第二狀態期間一閂鎖比較器之另一實例之示意圖。
第3圖係總體示出根據本發明所教導一閂鎖比較器之另一實例之示意圖。
第4圖係總體示出具有控制器之一示例性功率轉換器之示意圖，該控制器包含根據本發明所教導之用於選擇該控制器之一運作模式之閂鎖比較器之一實例。
第5圖係總體示出根據本發明所教導之閂鎖比較器之一實例之示意圖，該閂鎖比較器用於在一功率轉換器之一控制器中選擇該控制器之一運作模式。
進行示例說明，第1圖示出了根據本發明所教導之示例性電路100之總體方框圖，示例性電路100包含閂鎖比較器102之一實例。在一實 例中，電路100係一更大電路之一部分，該更大電路例如係根據本發明教導之功率轉換器控制器。
如第1圖所描繪之實例中所示，閂鎖比較器102包含耦合至一輸出電路128之一開關邏輯電路134。在所示之實例中，輸出電路128係一緩衝電路或驅動電路，其驅動該輸出電路之輸出端子132處之輸出，該輸出端子132處之輸出代表該輸出電路之輸入端子130處之輸入。在一實例中，輸出電路128之輸入係高阻抗輸入。應理解，輸出電路128能夠以各種不同之電路結構-包含例如一或多個反相器-實作。
在一實例中，開關邏輯電路134被耦合以接收一第一訊號106及一第二訊號108。在一實例中，第一訊號UA 106接收自第一訊號電路112，第二訊號UB 108接收自第二訊號電路118。在一實例中，第一訊號UA 106可係由第一訊號電路112產生之一固定訊號，或者在另一實例中，第一訊號UA 106可視需要由第一訊號電路112因應一第一輸入訊號U1 114而產生。在一實例中，第二訊號UB 108可係由第二訊號電路118產生之一固定訊號，或者在另一實例中，第二訊號UB 108可視需要由第二訊號電路118因應一第二輸入訊號U2 120而產生。
第1圖中示出之實例亦示出開關邏輯電路134亦被耦合以接收一閂鎖訊號ULATCH 104，該閂鎖訊號ULATCH 104可具有一第一狀態164或一第二狀態166。在一實例中，閂鎖訊號ULATCH 104之第一狀態164表明開關邏輯電路134將比較第一訊號UA 106與第二訊號UB 108。在該實例中，根據本發明教導，第二狀態166表明開關邏輯電路134將閂鎖第一訊號UA 106與第二訊號UB 108之先前比較之結果。在一實例中，閂鎖訊號ULATCH 104係具有 變化長度之邏輯高區段及邏輯低區段之矩形脈衝波形。在各實例中，第一狀態164可指代邏輯高區段，而第二狀態166可指代邏輯低區段；或者，第一狀態164可指代邏輯低區段，而第二狀態166可指代邏輯高區段。
如將在下文更詳細地討論，在一實例中，第一訊號UA 106及第二訊號UB 108係分別代表第一訊號電路112及第二訊號電路118之一或多個電氣特性之訊號。例如，在一實例中，第一訊號電路112及第二訊號電路118包含內部電流鏡電路，第一訊號UA 106係代表包含於第一訊號電路112中之內部電流鏡電路之電流大小之訊號，第二訊號UB 108係代表包含於第二訊號電路118中之內部電流鏡電路之電流大小之訊號。另外，在一實例中，第一訊號電路112及第二訊號電路118亦可內部耦合至不同之基準電壓。因此，第一訊號106及第二訊號108係可分別代表第一訊號電路112及第二訊號電路118內之不同基準電壓之訊號。因此應理解，根據本發明教導，第一訊號106可代表與相應之第一訊號電路112有關之電流及/或電壓之大小，第二訊號108可代表與相應之第二訊號電路118有關之電流及/或電壓之大小。
如第1圖之實例中所示，輸出電路128之輸入端子130耦合至開關邏輯電路134。在一實例中，輸出電路128之輸入端子130被耦合以因應閂鎖訊號ULATCH 104處於一第一狀態164而藉由開關邏輯電路134接收第一訊號UA 106與第二訊號UB 108二者。在該實例中，輸出電路128之輸入端子130被耦合以因應代表輸出電路128之輸出端子132之一輸出訊號UO 110且因應閂鎖訊號ULATCH 104處於一第二狀態166，而藉由開關邏輯電路134接收第一訊號UA 106與第二訊號UB 108僅其中之一。
進行示例說明，第1圖中描繪之示例性開關邏輯電路134包含耦合至一第二開關126之一第一開關124，如圖所示。第一開關124被耦合以接收第一訊號UA 106，第二開關126被耦合以接收第二訊號UB 108。如圖所示，輸出電路128之輸入端子130被耦合於第一開關124與第二開關126之間。另外，開關邏輯電路134亦包含一第一邏輯閘136及一第二邏輯閘138，如圖所示。在該實例中，第一邏輯閘136被耦合以接收閂鎖訊號ULATCH 104及代表輸出電路128之輸出端子132之輸出訊號UO 110。類似地，第二邏輯閘138被耦合以接收閂鎖訊號ULATCH 104及代表輸出電路128之輸出端子132之輸出訊號UO 110。在第1圖示出之實例中，聯接至被耦合以接收輸出訊號UO 110之第二邏輯閘138之輸入之圓圈表明，一反相器被耦合於第二邏輯閘138與輸出端子132之間，使得第二邏輯閘138接收一經反相之輸出訊號UO 110。第一開關124被耦合以因應第一邏輯閘136而被切換，第二開關126被耦合以因應第二邏輯閘138而被切換。通常應理解，閉合之開關可以傳導電流且被認為是接通的(ON)，而斷開之開關不能傳導電流且被認為是斷開的(OFF)。
在運作中，當閂鎖訊號ULATCH 104處於第一狀態164(其在一實例中係邏輯高值)時，第一開關124及第二開關126接接通。結果，在閂鎖訊號ULATCH 104處於第一狀態164時，輸出電路128之輸入端子130被耦合以接收第一訊號UA 106與第二訊號UB 108二者。在一實例中，第一訊號UA 106及第二訊號UB 108皆代表電流之大小。結果，當閂鎖訊號ULATCH 104處於第一狀態164時，輸入端子130起到比較器之作用，此導致輸入端子130比較第一訊號UA 106與第二訊號UB 108。因此，在一實例中，若第一訊號 UA 106代表之電流之大小大於第二訊號UB 108代表之電流之大小，則輸出電路128之輸出端子132被拉至一邏輯高值。若第二訊號UB 108代表之電流之大小大於第一訊號UA 106代表之電流之大小，則輸出電路128之輸出端子132被拉至一邏輯低值。
在另一實例中，當閂鎖訊號ULATCH 104處於第一狀態164時，第一訊號UA 106及第二訊號UB 108皆代表自包含於第一訊號電路112及第二訊號電路118中之電流鏡輸出之電流之大小。因此，在一實例中，若第一訊號電路112之內部電流鏡中之電流之大小大於第二訊號電路118之內部電流鏡中之電流之大小，則輸出電路128之輸出端子132被拉至一邏輯高值。若第一訊號電路112之內部電流鏡中之電流之大小小於第二訊號電路118之內部電流鏡中之電流之大小，則輸出電路128之輸出端子132被拉至一邏輯低值。
繼續該實例，在閂鎖訊號ULATCH 104自第一狀態164轉變至第二狀態166(在一實例中係自邏輯高值切換至邏輯低值)之後，第一邏輯閘136及第二邏輯閘138因應輸出訊號UO 110而分別切換第一開關124及第二開關126，該輸出訊號UO 110代表輸出端子132。如上所述，當閂鎖訊號ULATCH 104先前在第一狀態164時，因應第一訊號UA 106及第二訊號UB 108之比較，輸出電路128之輸出端子132被設置至一值。因此，在一實例中，若第一訊號UA 106大於第二訊號UB 108，則當閂鎖訊號ULATCH 104處於第二狀態166時，第一邏輯閘136控制第一開關124使得第一開關124接通，而第二邏輯閘138控制第二開關126使得第二開關126斷開。類似地，若第一訊號UA 106小於第二訊號UB 108，則當閂鎖訊號ULATCH 104處於第二狀態166時， 第一邏輯閘136控制第一開關124使得第一開關124斷開，而第二邏輯閘138控制第二開關126使得第二開關126接通。
因此，根據本發明教導，當閂鎖訊號ULATCH 104處於第二狀態166時，因應輸出訊號UO 110，輸出電路128之輸入端子130被耦合以藉由該開關邏輯電路134接收第一訊號UA 106及第二訊號UB 108僅其中之一，該輸出訊號UO 110代表閂鎖訊號ULATCH 104處於第二狀態166時該輸出電路128之輸出端子132。在該實例中，當閂鎖訊號ULATCH 104處於第二狀態166時，輸入端子130處之電壓被設置為代表第一訊號電路112或第二訊號電路118內之一內部電壓之電壓。因此，在該實例中，比較器之輸入藉由斷開該第一訊號或者該第二訊號而被閂鎖。
第2A圖係根據本發明所教導之一示例性電路200之示例示意圖，示例性電路200包含一閂鎖比較器202之另一實例。在一實例中，電路200係一更大電路之一部分，該更大電路例如為根據本發明教導之功率轉換器控制器。
如第2A圖所描繪之實例中所示，閂鎖比較器202包含耦合至輸出電路228之一開關邏輯電路234。在所示之實例中，輸出電路228係緩衝電路或驅動電路，其驅動該輸出電路之輸出端子232處之一輸出，該輸出端子232處之輸出代表該輸出電路之輸入端子230處之輸入。如所示之實例中所示，以耦合於輸出電路228之輸入端子230與輸出端子232之間的一第一反相器252及一第二反相器254實作輸出電路228。在所描繪之實例中，輸出電路228之輸入端子230係一高阻抗輸入。
在一實例中，開關邏輯電路234被耦合以接收一第一訊號UA 206及一第二訊號UB 208。在一實例中，第一訊號UA 206接收自第一訊號電路212，第二訊號UB 208接收自第二訊號電路218。
如第2A圖所描繪之示例實例中所示，第一訊號電路212包含一電流鏡，該電流鏡具有一電晶體240及一電晶體242並且耦合至電壓VA 216，電晶體240及電晶體242具有共同耦合之(commonly coupled)閘極。在第2A圖示出之具體實例中，電晶體240及電晶體242係p溝道MOSFET(PMOS)，並且具有1：1之比率(ratio)。在該實例中，第一訊號UA 206係因應一固定電流源214(其提供電流IA)而自電流鏡電路之電晶體242產生之一固定訊號，固定電流源214耦合至電晶體240，如圖所示。
如第2A圖之實例中所示，第二訊號電路218包含一電流鏡，該電流鏡具有一電晶體244及一電晶體246並耦合至一地參考電壓222，電晶體244及電晶體246具有共同耦合之閘極。在第2A圖示出之具體實例中，電晶體244及電晶體246係n溝道MOSFET(NMOS)電晶體，並且具有1：1之比率。在該實例中，第二訊號UB 208係因應第二輸入訊號220而自電流鏡電路之電晶體246產生，第二輸入訊號220耦合至電晶體244，如圖所示。在一實例中，第二輸入訊號220係一電流IB，該電流可因應一電流流經一耦合至電路200之程式化元件(例如一程式化電阻器)而產生。
第2A圖中所示之實例亦示出，開關邏輯電路234亦被耦合以接收一閂鎖訊號ULATCH 204，該閂鎖訊號ULATCH 204可具有一第一狀態264或一第二狀態266。在一實例中，閂鎖訊號204之第一狀態264表明開關邏輯電路234將比較第一訊號UA 206與第二訊號UB 208。在該實例中，根據本發明教導，第二狀態266表明開關邏輯電路234將閂鎖第一訊號UA 206與第二 訊號UB 208之先前比較之結果。
進行示例說明，第2A圖中描繪之示例性開關邏輯電路234包含被耦合以接收第一訊號UA 206之一第一開關224、及被耦合以接收第二訊號UB 208之一第二開關226。輸出電路228之輸入端子230被耦合於第一開關224與第二開關226之間。在運作中，第一開關224被耦合以因應一輸出訊號UO 210而被切換，輸出訊號UO 210代表輸出電路228之輸出端子232。類似地，第二開關226被耦合以因應一輸出訊號268而被切換，輸出訊號268代表輸出電路228之輸出端子232。在第2A圖示出之具體實例中，輸出訊號268係輸出電路228之輸出端子232之反相表示。
在示出之實例中，示例性開關邏輯電路234更包含被耦合以接收第一訊號UA 206之一第三開關248、及被耦合以接收第二訊號UB 208之一第四開關250。如圖所示，輸出電路228之輸入端子230亦被耦合於第三開關248與第四開關250之間。在運作中，第三開關248及第四開關250被耦合以因應閂鎖訊號ULATCH 204而被切換。在一實例中，第三開關248及第四開關250皆被耦合成在閂鎖訊號204處於第一狀態264時接通，並且皆被耦合成在閂鎖訊號204處於第二狀態266時斷開。
因此，當閂鎖訊號204處於第一狀態264並且第三開關248及第四開關250皆接通時，輸出電路228之輸入端子230被耦合以藉由第三開關248及第四開關250接收第一訊號UA 206及第二訊號UB 208。在該實例中，當閂鎖訊號ULATCH 204處於第一狀態264時，第一訊號UA 206代表來自包含第一訊號電路212之電晶體240及電晶體242之電流鏡之電流之大小。另外，當閂鎖訊號204處於第一狀態264時，第二訊號UB 208代表來自包含第二訊號 電路218之電晶體244及電晶體246之電流鏡之電流之大小。因此，在第2A圖所示之實例中，當閂鎖訊號ULATCH 204處於第一狀態264時，第一訊號UA 206代表對應於固定電流源214之電流(其被示為電流IA)之大小，第二訊號UB 208代表對應於第二輸入訊號220之電流(其被示為電流IB)之大小。
繼續第2A圖中示出之具體實例，當閂鎖訊號ULATCH 204處 於第一狀態264(在一實例中，閂鎖訊號ULATCH 204係邏輯高)時，輸入端子230起比較器之作用，此導致輸入端子230比較第一訊號UA 206與第二訊號UB 208。因此，在示出之實例中，若固定電流源214中之電流之大小大於第二輸入訊號220之電流之大小(換言之，電流IA之大小大於電流IB之大小)，則輸出電路之輸入端子230被拉向電壓VA 216，且輸出電路228之輸出端子232被拉至一邏輯高值。若固定電流源214中之電流之大小小於第二輸入訊號220之電流之大小(換言之，電流IA之大小小於電流IB之大小)，則輸出電路之輸入端子230被拉向地參考電壓222，且輸出電路228之輸出端子232被拉至一邏輯低值。
作為當閂鎖訊號ULATCH 204在第一狀態264時輸出電路228 之輸出端子232如上所述被拉至邏輯高值或邏輯低值之結果，代表輸出端子232之輸出訊號210及輸出訊號268皆相應地被拉至邏輯高位凖或邏輯低位凖，此將相應地控制第一開關224及第二開關226。
進行示例說明，第2B圖示出了第2A圖之電路200之示例性 閂鎖比較器202，其中當閂鎖訊號ULATCH 204先前處於第一狀態264時第一訊號UA 206大於第二訊號UB 208，此已使第一開關224因應輸出訊號210而接通、並且第二開關226因應輸出訊號268而斷開。在第2B圖示出之實例中， 閂鎖訊號ULATCH 204現在已轉變至第二狀態266(在一實例中，閂鎖訊號ULATCH 204係邏輯低)，此使第三開關248及第四開關250亦被切換為斷開。
繼續說明第2B圖中示出之實例，在第一開關224被切換為 接通且第二開關226、第三開關248以及第四開關250全部被切換為斷開之情況下，輸入端子230處之電壓藉由第一開關224而自第一訊號電路212耦合至一邏輯高電壓(例如，電壓VA 216)。在輸出電路228之輸入端子230現在耦合至一邏輯高值之情況下，當閂鎖訊號ULATCH 204保持於第二狀態266時，代表輸出電路228之輸出端子232之輸出訊號210及輸出訊號268保持閂鎖於其各自之設置。另外，由於輸出電路228之輸入端子230係一高阻抗輸入端子，因此注意到，根據本發明之教導，當閂鎖訊號204保持於第二狀態266時，基本無電流流經閂鎖比較器202之開關邏輯電路234及輸出電路228。因此，一旦被閂鎖，閂鎖比較器202便只消耗很少之能量或不消耗能量。
第2C圖示出了第2A圖之電路200之示例性閂鎖比較器 202，其中當閂鎖訊號ULATCH 204先前處於第一狀態264時，第一訊號UA 206小於第二訊號UB 208，此已使第一開關224因應輸出訊號210而斷開、並且第二開關226因應輸出訊號268而接通。在第2C圖示出之實例中，閂鎖訊號204現在已轉變至第二狀態266，此使第三開關248及第四開關250亦被切換為斷開。
繼續說明第2C圖中示出之實例，在第二開關226被切換為 接通、且第一開關224、第三開關248以及第四開關250全部被切換為斷開之情況下，輸入端子230處之電壓現在藉由第二開關226而自第二訊號電路218耦合至一邏輯低電壓(例如，地參考電壓222)。在輸出電路228之輸入端子 230現在耦合至一邏輯低值之情況下，當閂鎖訊號204保持於第二狀態266時，代表輸出電路228之輸出端子232之輸出訊號210及輸出訊號268保持閂鎖於其各自之設置。另外，由於輸出電路228之輸入端子230係一高阻抗輸入端子，因此注意到，根據本發明之教導，當閂鎖訊號204保持於第二狀態266時，基本無電流流經閂鎖比較器202之開關邏輯電路234及輸出電路228。
第3圖係根據本發明所教導之一示例性電路300之示例示意 圖，示例性電路300包含一閂鎖比較器302之又一實例。應理解，示例性電路300及示例性閂鎖比較器302與上文關於第2A圖、第2B圖及第2C圖所論述之電路200及示例性閂鎖比較器202之實例具有許多類似之處。
例如，在一實例中，電路300係一更大電路之一部分，該更 大電路例如為根據本發明教導之功率轉換器控制器。在示出之實例中，閂鎖比較器302包含一耦合至輸出電路328之開關邏輯電路334。在示出之實例中，輸出電路328驅動其輸出端子332處之一輸出，該輸出端子332處之輸出代表該輸出電路之輸入端子330處之輸入。如所例示之實例中所示，以耦合於輸出電路328之輸入端子330與輸出端子332之間的一反相器352實作輸出電路328。具體而言，輸出訊號310係輸入端子330處之訊號之一反相表示。在所示之實例中，輸出電路328之輸入端子330係一高阻抗輸入。
在該實例中，閂鎖比較器302之開關邏輯電路334被耦合以 自一第一訊號電路312接收一第一訊號UA 306，以及自一第二訊號電路318接收一第二訊號UB 308。如該實例中所示，第一訊號電路312包含一電流鏡電路，該電流鏡電路具有一電晶體340及一電晶體342並且耦合至電壓VA 316，電晶體340及電晶體342具有共同耦合之閘極。在該實例中，第一訊號 UA 306係因應一固定電流源314(具有電流IA)而自電晶體342產生之一固定訊號，固定電流源314耦合至電晶體340，如圖所示。第二訊號電路318包含一電流鏡電路，該電流鏡電路具有一電晶體344及一電晶體346，並且耦合至一地參考電壓322，電晶體344及電晶體346具有共同耦合之閘極。在該實例中，第二訊號UB 308係因應第二輸入訊號320(具有電流IB)而自電流鏡電路之電晶體346產生，第二輸入訊號320耦合至電晶體344，如圖所示。
在第3圖示出之實例中，開關邏輯電路334亦被耦合以接收 一閂鎖訊號304，該閂鎖訊號304具有一第一狀態364或一第二狀態366。須注意者，第3圖之閂鎖訊號304係第2A圖、第2B圖及第2C圖之閂鎖訊號204之反相形式。例如，第3圖之第一狀態364被以邏輯低值表示，而第2A圖、第2B圖及第2C圖之第一狀態264被以邏輯高值表示。類似地，第3圖之第二狀態366被以邏輯高值表示，而第2A-2C圖之第二狀態266被以邏輯低值表示。
在該實例中，閂鎖訊號304之第一狀態364表明開關邏輯電 路334將比較第一訊號UA 306與第二訊號UB 308。在該實例中，根據本發明教導，第二狀態366表明開關邏輯電路334將閂鎖第一訊號UA 306與第二訊號UB 308之先前比較之結果。
進行示例說明，第3圖中描繪之示例性開關邏輯電路334包 含被耦合以接收第一訊號UA 306之一第一開關324、以及被耦合以接收第二訊號UB 308之一第二開關326。輸出電路328之輸入端子330被耦合於第一開關324與第二開關326之間。在運作中，第一開關324被耦合以因應代表輸出電路328之輸出端子332之輸出訊號310而被切換。類似地，第二開關326亦 被耦合以因應代表輸出電路328之輸出端子332之輸出訊號310而被切換。須注意者，在第3圖示出之具體實例中，採用一p-溝道MOSFET實作第一開關324，而採用一n-溝道MOSFET實作第二開關326。因此，在第3圖描繪之實例中，當第一開關324因應輸出訊號310而接通時，第二開關326斷開。類似地，當第一開關324因應輸出訊號310而斷開時，第二開關326接通。
在示出之實例中，示例性開關邏輯電路334更包含被耦合以 接收第一訊號UA 306之一第三開關348、及被耦合以接收第二訊號UB 308之一第四開關350。如圖所示，輸出電路328之輸入端子330亦被耦合於第三開關348與第四開關350之間。在運作中，第三開關348及第四開關350被耦合以因應閂鎖訊號304而被切換。須注意者，在第3圖示出之具體實例中，採用一p-溝道MOSFET實作第三開關348，而採用一n-溝道MOSFET實作第四開關350。然而，如圖所示，第四開關350之閘極亦被耦合以藉由一反相器356接收閂鎖訊號304。因此，在示出之實例中，第三開關348及第四開關350皆被耦合以在閂鎖訊號304處於第一狀態364時接通，並且皆被耦合以在閂鎖訊號304處於第二狀態366時斷開。
因此，當閂鎖訊號304處於第一狀態364並且因此第三開關 348及第四開關350皆接通時，輸出電路328之輸入端子330被耦合以藉由第三開關348及第四開關350接收第一訊號UA 306及第二訊號UB 308二者。在該實例中，當閂鎖訊號304處於第一狀態364時，第一訊號UA 306代表來自第一訊號電路212之電流鏡電路之電流之大小，該電流在第3圖之實例中被示為耦合至電晶體340之固定電流源314之電流IA。另外，當閂鎖訊號304處於第一狀態364時，第二訊號UB 308代表來自第二訊號電路318之電流鏡電路 之電流之大小，該電流在第3圖之實例中被示為耦合至電晶體344之第二輸入訊號320之電流IB。
繼續說明第3圖中示出之具體實例，當閂鎖訊號304處於第一狀態364時，輸入端子330起比較器之作用，此使輸入端子330比較第一訊號UA 306與第二訊號UB 308。因此，在示出之實例中，若固定電流源314中之電流之大小大於第二輸入訊號320之電流之大小，則輸出電路之輸入端子330被拉向電壓VA 316，且輸出電路328之輸出端子332藉由反相器352而被拉至一邏輯低值。若固定電流源314中之電流之大小小於第二輸入訊號320之電流之大小，則輸出電路之輸入端子330被拉向地參考電壓322，且輸出電路328之輸出端子332藉由反相器352被拉至一邏輯高值。
作為當閂鎖訊號304處於第一狀態364時輸出電路328之輸出端子332被拉至邏輯高值或邏輯低值之結果，代表輸出端子332之輸出訊號310相應地被拉至邏輯高值或邏輯低值。因應於此，第一開關324及第二開關326其中之一接通，第一開關324及第二開關326其中之另一者斷開。
繼續說明該實例，當閂鎖訊號304自第一狀態364轉變至第二狀態366時，第三開關348以及第四開關350皆將被切換為斷開。因此，在一實例中，當第一開關324被切換為接通且第二開關326、第三開關348及第四開關350全部被切換為斷開時，輸入端子330處之電壓藉由第一開關324而自第一訊號電路312耦合至一邏輯高電壓(例如，電壓VA 316)。在輸出電路328之輸入端子330設置為一邏輯高電壓之情況下，當閂鎖訊號304保持於一第二狀態366時，代表輸出電路328之輸出端子332之輸出訊號310藉由反相器352而保持閂鎖於一邏輯低值。另外，由於輸出電路328之輸入端子330 係一高阻抗輸入端子，因此注意到，根據本發明之教導，當閂鎖訊號304保持於第二狀態366時，基本無電流流經閂鎖比較器302之開關邏輯電路334及輸出電路328。
類似地，在一實例中，當第二開關326被切換為接通並且第一開關324、第三開關348以及第四開關350全部被切換為斷開時，輸入端子330處之電壓藉由第二開關326而自第二訊號電路318耦合至一邏輯低電壓(例如，地參考電壓322)。在輸出電路328之輸入端子330設置為邏輯低電壓之情況下，當閂鎖訊號304保持於第二狀態366時，代表輸出電路328之輸出端子332之輸出訊號310藉由反相器352而保持閂鎖於一邏輯高值。另外，由於輸出電路328之輸入端子330係一高阻抗輸入端子，因此注意到，根據本發明之教導，當閂鎖訊號304保持於第二狀態366時，基本無電流流經閂鎖比較器302之開關邏輯電路334及輸出電路328。
第4圖係一包含控制器400之功率轉換器458之一示例示意圖，控制器400利用根據本發明教導之一示例性閂鎖比較器402。如所描繪之實例中所示，功率轉換器458例如係一升壓轉換器(boost converter)。當然，應意識到，示例性功率轉換器458僅供作為一實例，並且其他電路及/或其他電源拓撲可包括包含根據本發明教導之閂鎖比較器之電路。
繼續說明第4圖中示出之實例，功率轉換器458包含一能量傳遞元件472，該能量傳遞元件472被耦合以藉由整流器485而自輸入470接收一輸入電壓VAC。一功率開關476被耦合至能量傳遞元件472。在一實例中，輸入電壓VAC係經整流器485整流並且經一電容器487濾波之交流(ac)訊號，該電容器487耦合至輸入返回迴路(input return)482並且跨接於整流 器485兩端，如圖所示。耦合至能量傳遞元件472之一輸出二極體D1 474整流從能量傳遞元件472輸送至與輸出478相耦合之負載電容器480之能量。輸出478處之負載電容器480兩端之輸出電壓VO被包含電阻器R2 488及電阻器R3 489之一電阻分壓器分壓，以提供一代表輸出478之反饋訊號至控制器400之FB端子。電容器462兩端之一電壓VCC被提供至控制器400之一VCC端子。在運作中，功率開關476因應一驅動訊號486而被切換，該驅動訊號由控制器400因應反饋訊號而產生，以控制自功率轉換器458之輸入470至輸出478之能量傳遞。
在第4圖示出之實例中，控制器400係可程式化的，以在多種不同之運作模式下運作。例如，在一實例中，控制器400可被程式化成具有一正常運作模式或者一替代之低功率運作模式。當然應意識到，用於控制器400之上述正常運作模式及低功率運作模式僅供用於解釋之目之，並且根據本發明之教導，可對利用閂鎖比較器402之控制器400程式化其他合適之運作模式或運作特性。
在一實例中，藉由為如圖所示耦合於控制器400之一模式選擇端子460與一地參考電壓422之間的一電阻器R1 491選擇一電阻值，可為控制器400選擇或者程式化一運作模式。在另一實例中，電阻器R1 491可被耦合於模式選擇端子460與一不同之電壓端子(例如電壓VCC 490)之間。在該實例中，藉由耦合至模式選擇端子460之電阻器491產生一作為結果之程式化電流IM 492。
在一實例中，根據本發明之教導，程式化電流492可被用作整合於控制器400內之一閂鎖比較器402之輸入訊號，以為控制器400閂鎖一 所選擇之程式化運作模式。例如，在一實例中，若程式化電流492大於一臨限值，則根據本發明教導可選擇一運作模式並且由控制器400之閂鎖比較器402閂鎖該運作模式。另一方面，若程式化電流492小於該臨限值，則根據本發明教導可選擇另一運作模式並且由控制器400之閂鎖比較器402閂鎖該另一運作模式。
進行示例說明，第5圖示出了電路500之示例示意圖，該電 路500在一實例中係第4圖之控制器400之一部分。應理解，為免使本發明之教導模糊不清，控制器400之其他部分未被詳細示出。須注意者，第5圖之電路500與第2A圖、第2B圖、第2C圖之電路200具有許多類似之處。具體而言，類似於第2A圖、第2B圖、第2C圖之電路200，電路500亦包含一示例性閂鎖比較器502，該閂鎖比較器502被耦合以接收一閂鎖訊號504、來自一第一訊號電路512之一第一訊號UA 506以及來自一第二訊號電路518之一第二訊號UB 508。在一實例中，應意識到，第2A圖、第2B圖及第2C圖與第5圖之相應電路組件之功能及運作係類似的。
然而，第5圖之電路500與第2A圖、第2B圖及第2C圖之電 路200之間的一差別在於，電路500中包含一電流轉換電路(current conversion circuit)584，在一實例中該電流轉換電路584為第二訊號電路518產生一第二輸入訊號520(具有電流IB)。在該實例中，一電阻器591被耦合至一模式選擇端子560，模式選擇端子560耦合至電流轉換電路584，一程式化電流592流經該模式選擇端子560。在該實例中，應理解，第5圖之模式選擇端子560、電阻器591及程式化電流592對應於第4圖之模式選擇端子460、電阻器491及程式化電流492。另外，應理解，固定電流源514之電流IA對應 於上文關於第4圖所討論之臨限值。
因此，在一實例中，可挑選第5圖之電阻器591之電阻值， 以選擇藉由模式選擇端子560至地參考電壓522之程式化電流IM 592之大小。電流轉換電路584則因應程式化電流592而產生第二輸入訊號520，該第二輸入訊號520在圖5中亦被示為電流IB。設置有電晶體544及電晶體546之電流鏡電路產生第二訊號UB 508，該第二訊號UB 508被耦合以由閂鎖比較器502接收。閂鎖比較器502亦接收第一訊號UA 506，該第一訊號UA 506在一實例中對應於上文關於第4圖所討論之臨限值。
因此，在一實例中，當電路500之控制器被程式化時，閂鎖 訊號504處於第一狀態564。當閂鎖訊號504處於第一狀態564時，在輸出電路528之輸入端子530處比較第一訊號UA 506(例如，上述臨限值)與第二訊號UB 508(例如，程式化電流IM 592)。若第一訊號UA 506大於第二訊號UB 508，則選擇一種程式化運作模式。若第一訊號UA 506小於第二訊號UB 508，則選擇另一種程式化運作模式。
如上所述，當閂鎖訊號504自第一狀態564轉變至第二狀態 566時，上述比較之結果被閂鎖於輸出端子532處。在該實例中，根據本發明之教導，比較之結果及因此所選擇之運作模式係由代表輸出端子532之輸出訊號510表示。
對本發明之所示實例之上述說明(包括摘要中所描述之內 容在內)並非旨在作為窮舉性說明或者將本發明限制於所揭露之確切形式。雖然出於示例目的而在本文中描述了本發明之具體實施例及實例，但是在不背離本發明之更寬泛主旨及範圍之情況下，亦可作出各種等效潤 飾。事實上，應理解，具體之示例性電壓、電流、頻率、功率範圍值、時間等僅供用於解釋之目的，並且根據本發明之教導，在其他實施例及實例中也可使用其他值。
可根據上述詳細說明對本發明之實例作出此等潤飾。下列申請專利範圍中使用之術語不應被解釋為將本發明限制為說明書及申請專利範圍中所揭露之具體實施例。而是，該範圍完全由下列申請專利範圍確定，而申請專利範圍應如請求項解釋之既定原則來解釋。因此，本說明書及附圖應被認為示例性而非限制性的。
100‧‧‧示例性電路
102‧‧‧閂鎖比較器
104‧‧‧閂鎖訊號
106‧‧‧第一訊號
108‧‧‧第二訊號
110‧‧‧輸出訊號
112‧‧‧第一訊號電路
114‧‧‧第一輸入訊號
118‧‧‧第二訊號電路
120‧‧‧第二輸入訊號
124‧‧‧第一開關
126‧‧‧第二開關
128‧‧‧輸出電路
130‧‧‧輸入端子
132‧‧‧輸出端子
134‧‧‧開關邏輯電路
136‧‧‧第一邏輯閘
138‧‧‧第二邏輯閘
164‧‧‧第一狀態
166‧‧‧第二狀態
UA‧‧‧第一訊號
UB‧‧‧第二訊號
U1‧‧‧第一輸入訊號
U2‧‧‧第二輸入訊號
ULATCH‧‧‧閂鎖訊號
UO‧‧‧輸出訊號

Claims (23)

  1. 一種閂鎖比較器，包含：一開關邏輯電路，被耦合以接收一閂鎖訊號、一第一訊號以及一第二訊號；以及一輸出電路，具有耦合至該開關邏輯電路之一輸入端子，其中該輸出電路之該輸入端子被耦合以因應該閂鎖訊號處於一第一狀態而藉由該開關邏輯電路接收該第一訊號與該第二訊號二者，以及其中該輸出電路之該輸入端子被耦合以因應一代表該輸出電路之一輸出端子之訊號且因應該閂鎖訊號處於一第二狀態，而藉由該開關邏輯電路接收該第一訊號與該第二訊號僅其中之一。
  2. 如請求項1所述之閂鎖比較器，其中代表該輸出電路之該輸出端子之該訊號係因應在該閂鎖訊號之該第一狀態期間該第一訊號與該第二訊號之一比較。
  3. 如請求項1所述之閂鎖比較器，其中該第一訊號與該第二訊號代表在該閂鎖訊號之該第一狀態期間之電流之大小。
  4. 如請求項1所述之閂鎖比較器，其中藉由該開關邏輯電路接收之該第一訊號與該第二訊號之該僅其中之一代表在該閂鎖訊號之該第二狀態期間之一電壓。
  5. 如請求項1所述之閂鎖比較器，其中該第一訊號被耦合以由該開關邏輯電路自一第一訊號電路接收。
  6. 如請求項5所述之閂鎖比較器，其中該第一訊號電路被耦合以因應一第一輸入訊號而產生該第一訊號。
  7. 如請求項1所述之閂鎖比較器，其中該第二訊號被耦合以由 該開關邏輯電路自一第二訊號電路接收。
  8. 如請求項7所述之閂鎖比較器，其中該第二訊號電路被耦合以因應一第二輸入訊號而產生該第二訊號。
  9. 如請求項8所述之閂鎖比較器，其中該第二輸入訊號係一被耦合以自一電流轉換電路接收之電流，該電流轉換電路被耦合以因應耦合至該電流轉換電路之一電阻而產生該第二輸入訊號。
  10. 如請求項1所述之閂鎖比較器，其中該輸出電路包含一緩衝電路。
  11. 如請求項1所述之閂鎖比較器，其中該輸出電路包含一或多個反相器。
  12. 如請求項1所述之閂鎖比較器，其中該開關邏輯電路包含：一第一開關及一第二開關，該第一開關及該第二開關被耦合以分別接收該第一訊號及該第二訊號，其中該輸出電路之該輸入端子被耦合於該第一開關與該第二開關之間；以及一第一邏輯閘及一第二邏輯閘，被耦合以接收該閂鎖訊號及代表該輸出電路之該輸出端子之該訊號，其中該第一開關被耦合以因應該第一邏輯閘而被切換，以及其中該第二開關被耦合以因應該第二邏輯閘而被切換。
  13. 如請求項1所述之閂鎖比較器，其中該開關邏輯電路包含：一第一開關及一第二開關，該第一開關及該第二開關被耦合以分別接收該第一訊號及該第二訊號，其中該輸出電路之該輸入端子被耦合於該第一開關與該第二開關之間，其中該第一開關及該第二開關被耦合以因應代表該輸出電路之該 輸出端子之該訊號而被切換；以及一第三開關及一第四開關，該第三開關及該第四開關被耦合以分別接收該第一訊號及該第二訊號，其中該輸出電路之該輸入端子被耦合於該第三開關與該第四開關之間，其中該第三開關及該第四開關被耦合以因應該閂鎖訊號而被切換。
  14. 如請求項1所述之閂鎖比較器，其中代表該輸出電路之該輸出端子之該訊號代表供用於一功率轉換器中之一控制器之一所選擇運作模式。
  15. 一種功率轉換器，包含：一能量傳遞元件，耦合於該功率轉換器之一輸入與該功率轉換器之一輸出之間；一功率開關，耦合至該能量傳遞元件；一控制器，被耦合以產生一驅動訊號來切換該功率開關，從而控制自該功率轉換器之該輸入至該功率轉換器之一輸出之能量傳遞，該控制器包含耦合至一模式選擇端子之閂鎖比較器，該模式選擇端子被耦合以接收一模式選擇訊號從而選擇該控制器之一運作模式，該閂鎖比較器包含：一開關邏輯電路，被耦合以接收一閂鎖訊號、一第一信號以及一第二訊號，其中該第二訊號代表該模式選擇訊號；以及一輸出電路，具有耦合至該開關邏輯電路之一輸入端子，其中該輸出電路之該輸入端子被耦合以因應該閂鎖訊號處於一第一狀態而藉由該開關邏輯電路接收該第一訊號與該 第二訊號二者，以及其中該輸出電路之該輸入端子被耦合以因應一代表該輸出電路之一輸出端子之訊號且因應該閂鎖訊號處於一第二狀態，而藉由該開關邏輯電路接收該第一訊號與該第二訊號僅其中之一。
  16. 如請求項15所述之功率轉換器，其中代表該輸出電路之該輸出端子之該訊號係因應在該閂鎖訊號之該第一狀態期間該第一訊號與該第二訊號之一比較，其中代表該輸出電路之該輸出端子之該訊號係代表該控制器之該所選擇運作模式。
  17. 如請求項15所述之功率轉換器，其中該第一訊號及該第二訊號代表在該閂鎖訊號之該第一狀態期間之電流之大小。
  18. 如請求項15所述之功率轉換器，其中藉由該開關邏輯電路接收之該第一訊號與該第二訊號之該僅其中之一代表在該閂鎖訊號之該第二狀態期間之一電壓。
  19. 如請求項15所述之功率轉換器，其中該控制器更包含一電流轉換電路，該電流轉換電路被耦合以因應該模式選擇訊號而產生該第二輸入訊號，該模式選擇訊號被耦合以藉由該控制器之該模式選擇端子接收。
  20. 如請求項15所述之功率轉換器，其中該輸出電路包含一緩衝電路。
  21. 如請求項15所述之功率轉換器，其中該輸出電路包含一或多個反相器。
  22. 如請求項15所述之功率轉換器，其中該開關邏輯電路包含：一第一開關及一第二開關，該第一開關及該第二開關被耦合以分別接收該第一訊號及該第二訊號，其中該輸出電路 之該輸入端子被耦合於該第一開關與該第二開關之間；以及一第一邏輯閘及一第二邏輯閘，被耦合以接收該閂鎖訊號及代表該輸出端子之該訊號，其中該第一開關被耦合以因應該第一邏輯閘而被切換，以及其中該第二開關被耦合以因應該第二邏輯閘而被切換。
  23. 如請求項15所述之功率轉換器，其中該開關邏輯電路包含：一第一開關及一第二開關，該第一開關及該第二開關被耦合以分別接收該第一訊號及該第二訊號，其中該輸出電路之該輸入端子被耦合於該第一開關與該第二開關之間，其中該第一開關及該第二開關被耦合以因應代表該輸出電路之該輸出端子之該訊號而被切換；以及一第三開關及一第四開關，該第三開關及該第四開關被耦合以分別接收該第一訊號及該第二訊號，其中該輸出電路之該輸入端子被耦合於該第三開關與該第四開關之間，其中該第三開關及該第四開關被耦合以因應該閂鎖訊號而被切換。
TW102105238A 2012-02-17 2013-02-08 功率轉換器及其閂鎖比較器 TWI572126B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/399,741 US9154119B2 (en) 2012-02-17 2012-02-17 Latching comparator

Publications (2)

Publication Number Publication Date
TW201415771A true TW201415771A (zh) 2014-04-16
TWI572126B TWI572126B (zh) 2017-02-21

Family

ID=48963250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105238A TWI572126B (zh) 2012-02-17 2013-02-08 功率轉換器及其閂鎖比較器

Country Status (3)

Country Link
US (2) US9154119B2 (zh)
CN (1) CN103259510B (zh)
TW (1) TWI572126B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9154119B2 (en) 2012-02-17 2015-10-06 Power Integrations, Inc. Latching comparator
US10910946B2 (en) * 2018-09-27 2021-02-02 Intel Corporation Self-tuning zero current detection circuit
US10686431B1 (en) * 2019-10-18 2020-06-16 Realtek Semiconductor Corp. High-sensitivity clocked comparator and method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252434B1 (en) * 1999-02-04 2001-06-26 Motorola, Inc. Voltage comparator
US6232801B1 (en) * 1999-08-04 2001-05-15 Vlsi Technology, Inc. Comparators and comparison methods
FR2853781B1 (fr) * 2003-04-09 2005-06-10 St Microelectronics Sa Comparateur a deux seuils insensible a son environnement
KR100559406B1 (ko) * 2004-10-15 2006-03-10 삼성전자주식회사 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법
KR100617960B1 (ko) * 2005-02-24 2006-08-30 삼성전자주식회사 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법
JP4859610B2 (ja) * 2006-09-29 2012-01-25 富士通セミコンダクター株式会社 バッファ回路及びその制御方法
US7532041B2 (en) * 2006-12-20 2009-05-12 Texas Instruments Incorporated Systems and methods for hysteresis control in a comparator
JP2008219486A (ja) * 2007-03-05 2008-09-18 Freescale Semiconductor Inc パワーオン検知回路
US20090134914A1 (en) * 2007-11-27 2009-05-28 Himax Technologies Limited Low offset comparator and offset cancellation method thereof
CN101465649B (zh) 2007-12-19 2010-08-18 中国科学院微电子研究所 一种参考电压可调的比较器
US8040114B2 (en) * 2008-11-07 2011-10-18 Power Integrations, Inc. Method and apparatus to increase efficiency in a power factor correction circuit
CN201341126Y (zh) 2008-12-30 2009-11-04 上海贝岭股份有限公司 一种电流开关型BiCMOS锁存比较器电路
US7847576B2 (en) * 2009-02-26 2010-12-07 Advantest Corporation Comparator with latching function
US8305063B2 (en) * 2009-08-28 2012-11-06 Power Integrations, Inc. Power supply controller with an input voltage compensation circuit
US8319526B2 (en) * 2009-11-17 2012-11-27 Csr Technology Inc. Latched comparator circuit
US8400131B2 (en) * 2010-03-09 2013-03-19 Analog Devices, Inc. Voltage converter and LED driver circuits with progressive boost, skip, and linear mode operation
US20110227550A1 (en) * 2010-03-19 2011-09-22 Intersil Americas Inc. Modulation scheme using a single comparator for constant frequency buck boost converter
CN102255480B (zh) * 2010-05-17 2014-12-03 登丰微电子股份有限公司 电源转换装置及其脉宽调变信号控制装置
US9154119B2 (en) 2012-02-17 2015-10-06 Power Integrations, Inc. Latching comparator

Also Published As

Publication number Publication date
CN103259510A (zh) 2013-08-21
US9331597B2 (en) 2016-05-03
US20160013731A1 (en) 2016-01-14
CN103259510B (zh) 2016-09-14
US20130215656A1 (en) 2013-08-22
US9154119B2 (en) 2015-10-06
TWI572126B (zh) 2017-02-21

Similar Documents

Publication Publication Date Title
US7894219B2 (en) Method and apparatus of low current startup circuit for switching mode power supplies
US8310845B2 (en) Power supply circuit with a control terminal for different functional modes of operation
US8279635B2 (en) Driving circuit
US8638080B2 (en) Circuits and methods for controlling PWM input of driver circuit
US9083251B2 (en) Power controller with pulse skipping
TWI410772B (zh) 用於輕載省電之功率轉換器的控制電路
KR102247121B1 (ko) Dc/dc 컨버터
TWI384741B (zh) 具有暫態控制功能之切換式電源電路與其控制電路與方法
JP2011244524A (ja) マイクロコンピュータおよびスイッチング電源装置
TWI572126B (zh) 功率轉換器及其閂鎖比較器
US9977445B2 (en) Low power standby mode for buck regulator
TWI731772B (zh) 低雜訊之升壓轉換器
TW201919320A (zh) 切換式電源供應器及其控制電路
US11855524B2 (en) Gate driver circuit for a power supply voltage converter
JP5839222B2 (ja) 定電流電源装置
JP2014112996A (ja) 軽負荷検出回路、スイッチングレギュレータとその制御方法
TWI422133B (zh) 極低耗電之電源轉換控制器與相關方法
TWI704440B (zh) 能降低輸出電容維持時間之電源供應器
CN113938014B (zh) 消除振铃效应的电源供应器
TWI711255B (zh) 用於減少電源變換器的電源損耗的系統和方法
JP2022086821A (ja) 電源ｉｃ、及び、スイッチングレギュレータ
CN113765415A (zh) 降压转换器
Chang et al. A novel feedback scheme for reducing standby power of flyback converter
TW201436435A (zh) 避免電源轉換電路的輸出電壓信號產生漣波的控制電路與相關方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees