CN102158211A - 一种用于高速电流舵数模转换器的电流开关电路 - Google Patents
一种用于高速电流舵数模转换器的电流开关电路 Download PDFInfo
- Publication number
- CN102158211A CN102158211A CN 201110112601 CN201110112601A CN102158211A CN 102158211 A CN102158211 A CN 102158211A CN 201110112601 CN201110112601 CN 201110112601 CN 201110112601 A CN201110112601 A CN 201110112601A CN 102158211 A CN102158211 A CN 102158211A
- Authority
- CN
- China
- Prior art keywords
- circuit
- oxide
- metal
- switch
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 169
- 230000000630 rising effect Effects 0.000 abstract description 11
- 208000015979 hopping Diseases 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 230000001276 controlling effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 101150070189 CIN3 gene Proteins 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种用于高速电流舵数模转换器的电流开关电路，包括开关主体电路、为开关主体电路提供恒流源的恒流电路、为开关主体电路提供差分开关信号的开关驱动电路和为开关驱动电路提供差分控制信号的四相控制信号发生电路。本发明的开关驱动电路采用预导通下拉MOS管，开关主体电路采用了时钟馈通补偿结构，极大地减弱了差分开关信号的过冲，并使其下降沿在跳变开始阶段变得平缓，从而提高了低摆幅条件下差分开关信号上升与下降边沿的对称性，有效地减小了差分开关信号引起的时钟馈通误差，尤其适用于高速高精度的数模转换器中。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种用于高速电流舵数模转换器的电流开关电路。
背景技术
人类对更便捷有效的沟通方式的需求促进了信息技术的不断发展，如现代无线宽带通信技术、多媒体图像处理和数字化技术等。随着片上系统(system on chip，SOC)概念的提出更是要求将所有的模拟信号和数字信号放在同一个系统里集成。高性能的数据转换器接口，包括数模转换器(digital to analog，DAC)和模数转换器(analog to digital，ADC)逐渐成为这些技术研究领域中最具挑战性的模块之一。随着对带宽和信息处理能力需求的增加，现代无线宽带通信、数字信号处理(digital signal processing，DSP)以及SOC技术对集成DAC的速度和精度提出了更高的挑战。高速高精度的DAC一般采用电流舵结构，因为这种结构不需要另外的输出电压缓冲器而可以直接驱动阻性负载，而且其内部的核心模块电流源阵列可以达到高匹配度。电流舵DAC一般由数字译码器、同步锁存器、电流开关电路和电流源阵列组成，其中电流开关电路是电流舵DAC的关键模块之一。
电流开关电路一般包括开关驱动电路和开关主体电路。理想的开关驱动电路应该为后级的开关主体电路提供足够的驱动能力而且不会引入过量的时钟馈通(clock feed through，CFT)误差。考虑到电流开关不可能是理想的，所以在开关过程中需要保证电流源不能完全关断。为了解决这个问题，电流开关需要被设计成差分开关，当输入数据发生转换时，差分开关一边关断而另一边导通，这样电流源在转换过程中就不会完全关断。为了能够实现电流开关的上述功能，开关驱动信号需要被设计成一对具有低交叉点(low crossing point)的差分信号。因此，高速高精度DAC对开关驱动电路的要求是能提供给开关主体电路一对具有足够驱动能力、低交叉点且不会引入过量的时钟馈通误差的差分信号；而对于开关主体电路的要求则是具备较快的电流开关速度并且能够有效减小馈通误差对输出信号的影响。
两种传统的电流开关电路如图1和图2所示，图1的电流开关电路采用一对具备正反馈的MOS管M105和M106来实现产生稳定的差分开关信号，而图2的电流开关电路则是将图1的电流开关电路中的PMOS管M105和M106换成了NMOS管M205和M206，同时也调整了相应的连线关系。
图1的电流开关电路中，由MOS管M101、M103和M102、M104构成了两对差分输入管，差分控制信号的正相信号VIN施加到MOS管M101和M103的栅极；差分控制信号的反相信号VINB施加到MOS管M102和M104的栅极。MOS管M107和M108组成了一对差分开关，其源极均被施加恒定电流，MOS管M107的漏极作为电流开关电路的一个差分输出端OUTA，MOS管M108的漏极作为电流开关电路的另一个差分输出端OUTB。
在图1的电流开关电路中，由两对差分输入管接收差分控制信号，并为输出提供一定的驱动能力，而由MOS管M105和M106组成的具有正反馈的类锁存器结构则起到了保持输出信号的作用，同时提供了另一部分驱动能力。
为了减小时钟馈通效应，一般的方法是减少开关驱动电源电压，但是图1的电流开关电路的缺点是不能应用于开关驱动电源电平值较低的情况，因为图1中的MOS管M103、M104、M105和M106均为PMOS管，当电源端VDD电平较低而输入信号电平较高时，PMOS管M103、M104、M105和M106的驱动能力将大大下降使得差分开关信号S0和S1的上升沿变得十分缓慢，甚至导致PMOS管M105和M106所组成的类锁存器结构无法正常工作。
图2的电流开关电路由MOS管M201、M203和M202、M204构成了两对差分输入管，差分控制信号的正相信号VIN施加到MOS管M201、M206和M203的栅极；差分控制信号的反相信号VINB施加到MOS管M202、M205和M204的栅极。MOS管M207和M208组成了一对差分开关，其源极均被施加恒定电流，MOS管M207的漏极作为电流开关电路的一个差分输出端OUTA，MOS管M208的漏极作为电流开关电路的另一个差分输出端OUTB。
在图2的电流开关电路中，由两对差分输入管接收差分控制信号，并为输出提供一定的驱动能力，而由MOS管M205和M206组成的结构则提供了另一部分驱动能力。当电源端VDD电平较低而输入信号电平较高时，虽然MOS管M203和M204的驱动能力大大下降，但MOS管M205和M206仍可以提供足够的上拉能力，保证了差分开关信号S0和S1上升沿不会太过缓慢。
但是图2的电流开关电路的缺点是差分开关信号S0和S1的上升沿与下降沿对称性比较差，并且差分开关信号从高电平跳变到低电平时具有较大的过冲现象。信号上升沿与下降沿的不对称性会引起码间符号干扰(inter-symbol interference，ISI)，进而对数模转换器的动态特性产生影响，同时差分开关信号从高电平跳变到低电平时所具有的过冲会通过下级电流开关从而对输出产生馈通的影响，进而影响高速电流舵数模转换器的动态特性，如无杂波动态范围(spurious-free dynamic range，SFDR)。
发明内容
本发明提供了一种用于高速电流舵数模转换器的电流开关电路，在满足对输出电流进行高速开关的前提下，解决了传统电流开关电路所存在的上述技术难题，提高了差分开关信号的对称性，缓解了信号的过冲现象。
一种用于高速电流舵数模转换器的电流开关电路，包括开关主体电路、为所述的开关主体电路提供恒流源的恒流电路、为所述的开关主体电路提供差分开关信号的开关驱动电路和为所述的开关驱动电路提供差分控制信号的四相控制信号发生电路。
所述的四相控制信号发生电路包括四个反相器，其中，第一反相器的输入端作为所述的四相控制信号发生电路的第一输入端并接收外部设备提供的第一差分输入信号，第一反相器的输出端与第二反相器的输入端相连作为所述的四相控制信号发生电路的第一输出端并产生第一差分控制信号，第二反相器的输出端为所述的四相控制信号发生电路的第二输出端并产生第二差分控制信号，第三反相器的输入端作为所述的四相控制信号发生电路的第二输入端并接收外部设备提供的第二差分输入信号，第三反相器的输出端与第四反相器的输入端相连作为所述的四相控制信号发生电路的第三输出端并产生第三差分控制信号，第四反相器的输出端为所述的四相控制信号发生电路的第四输出端并产生第四差分控制信号。
所述的第一差分输入信号与所述的第二差分输入信号为相位相反的一对差分输入信号，且高电平值为1.8V；所述的第一差分控制信号与所述的第三差分控制信号为相位相反的一对差分控制信号，所述的第二差分控制信号与所述的第四差分控制信号为相位相反的一对差分控制信号。所述的第一差分控制信号与所述的第三差分控制信号的相位要比所述的第二差分控制信号与所述的第四差分控制信号的相位快。
所述的开关驱动电路包括两个开关驱动单元电路，其中，第一开关驱动单元电路的第一输入端与第二开关驱动单元电路的第一输入端相连作为所述的开关驱动电路的第一输入端并与所述的四相控制信号发生电路的第一输出端相连，第一开关驱动单元电路的第二输入端与第二开关驱动单元电路的第二输入端相连作为所述的开关驱动电路的第二输入端并与所述的四相控制信号发生电路的第三输出端相连，第一开关驱动单元电路的第三输入端与第二开关驱动单元电路的第三输入端相连作为所述的开关驱动电路的第三输入端并与所述的四相控制信号发生电路的第四输出端相连，第一开关驱动单元电路的第四输入端与第二开关驱动单元电路的第四输入端相连作为所述的开关驱动电路的第四输入端并与所述的四相控制信号发生电路的第二输出端相连，第一开关驱动单元电路的第一输出端为所述的开关驱动电路的第一输出端并产生第一差分开关信号，第一开关驱动单元电路的第二输出端为所述的开关驱动电路的第二输出端并产生第二差分开关信号，第二开关驱动单元电路的第一输出端为所述的开关驱动电路的第三输出端并产生第三差分开关信号，第二开关驱动单元电路的第二输出端为所述的开关驱动电路的第四输出端并产生第四差分开关信号，第一开关驱动单元电路的电压输入端与第二开关驱动单元电路的电压输入端相连作为所述的开关驱动电路的电源输入端并接收外部设备提供的基准电压信号。
所述的第一差分开关信号与所述的第二差分开关信号为相位相反的一对差分开关信号，且高电平值为所述的基准电压信号的电平值；所述的第三差分开关信号与所述的第四差分开关信号为相位相反的一对差分开关信号，且高电平值为所述的基准电压信号的电平值。所述的第一差分开关信号与所述的第二差分开关信号的交叉点所对应的电平值低于所述的基准电压信号的电平值的一半，并且还低于所述的第三差分开关信号的下降沿与所述的第四差分开关信号的上升沿的交叉点所对应的电平值。所述的第三差分开关信号与所述的第四差分开关信号的相位要比所述的第一差分开关信号与所述的第二差分开关信号的相位快。
所述的开关驱动单元电路包括八个MOS管，其中，第一MOS管的栅极为所述的开关驱动单元电路的第一输入端，第一MOS管的源极与第二MOS管的源极相连并接地，第二MOS管的栅极与第四MOS管的栅极和第七MOS管的栅极相连并作为所述的开关驱动单元电路的第三输入端，第二MOS管的漏极与第一MOS管的漏极、第四MOS管的漏极和第三MOS管的源极相连并作为所述的开关驱动单元电路的第一输出端，第三MOS管的栅极与第六MOS管的栅极和第八MOS管的栅极相连并作为所述的开关驱动单元电路的第四输入端，第三MOS管的漏极与第四MOS管的源极、第八MOS管的源极和第七MOS管的漏极相连并作为所述的开关驱动单元电路的电压输入端，第六MOS管的源极与第五MOS管的源极相连并接地，第五MOS管的栅极为所述的开关驱动单元电路的第二输入端，第五MOS管的漏极与第六MOS管的漏极、第八MOS管的漏极和第七MOS管的源极相连并作为所述的开关驱动单元电路的第二输出端。
所述的八个MOS管中，除了第四MOS管和第八MOS管为PMOS管，其余都为NMOS管。所述的第一MOS管和所述的第五MOS管的宽长比分别为所述的第二MOS管和所述的第六MOS管的宽长比的0.1～0.3倍。
所述的开关主体电路包括四个开关管，其中，第一开关管的源极与第二开关管的源极相连作为所述的开关主体电路的电源输入端并与所述的恒流电路的输出端相连，所述的恒流电路的输入端接收外部设备提供的电源电压信号，第一开关管的漏极与第三开关管的源极和第三开关管的漏极相连作为所述的开关主体电路的第一输出端并产生第一电流输出信号，第二开关管的漏极与第四开关管的源极和第四开关管的漏极相连作为所述的开关主体电路的第二输出端并产生第二电流输出信号，第一开关管的栅极为所述的开关主体电路的第一输入端并与所述的开关驱动电路的第一输出端相连，第二开关管的栅极为所述的开关主体电路的第二输入端并与所述的开关驱动电路的第二输出端相连，第三开关管的栅极为所述的开关主体电路的第三输入端并与所述的开关驱动电路的第四输出端相连，第四开关管的栅极为所述的开关主体电路的第四输入端并与所述的开关驱动电路的第三输出端相连。
所述的开关管为NMOS管或PMOS管，所述的基准电压信号的电平值为所述的电源电压信号的电平值的0.3～0.5倍。
本发明的工作原理为：一对差分输入信号经过四相控制信号发生电路后产生两对差分控制信号(其中由第一差分控制信号和第三差分控制信号所组成的一对差分控制信号相对于由第二差分控制信号和第四差分控制信号所组成的另一对差分控制信号具有一个较小的延迟时间)，并输出至开关驱动电路，开关驱动电路由两个开关驱动单元电路组成，其具有一个独立于全局电源的电源端，被施加基准电压信号；开关驱动电路根据两对差分控制信号的变化，会产生两对差分开关信号提供给开关主体电路，这两对差分开关信号均为低电压摆幅信号且信号上升沿与下降沿具有低交叉点，其高电平值均为基准电压信号的电平值，且为电源电压信号的电平值的0.3～0.5倍；开关主体电路中的第一开关管和第二开关管则根据第一差分开关信号和第二差分开关信号的电平将恒流电路产生的恒定电流开关至第一输出端或第二输出端；当第一差分开关信号为低电平而第二差分开关信号为高电平时，恒定电流被开关至第一输出端，流过负载电阻转换为高电平电压，而第二输出端则没有电流输出为低电平，反之则相反；开关主体电路中的第三开关管和第四开关管作为一对伪差分开关管起到减小由差分开关信号引起的时钟馈通误差的作用，由于第一差分开关信号和第四差分开关信号相位相反，第二差分开关信号和第三差分开关信号相位相反，当第一差分开关信号由高电平跳变到低电平时，第四差分开关信号同时由低电平跳变到高电平，所以第一差分开关信号经由第一开关管在开关主体电路的第一输出端引起的时钟馈通量可以通过第四差分开关信号经由第三开关管在开关主体电路的第一输出端引起的相反的时钟馈通量进行补偿，同理可推，第二差分开关信号经由第二开关管在开关主体电路的第二输出端引起的时钟馈通量可以通过第三差分开关信号经由第四开关管在开关主体电路的第二输出端引起的相反的时钟馈通量进行补偿。
本发明的有益技术效果为：
(1)通过对开关驱动电路施加基准电压信号，使差分开关信号具有较低的电压摆幅，差分开关信号的上升沿与下降沿具有低交叉点，减小了信号的过冲，提高了开关管的开关速度并减小了差分开关信号引起的时钟馈通。
(2)开关驱动电路中采用预导通下拉MOS管，极大地减弱了差分开关信号的过冲，并使其下降沿在跳变开始阶段变得平缓，从而提高了低摆幅条件下差分开关信号上升与下降边沿的对称性。
(3)开关主体电路采用了时钟馈通补偿结构，同时开关驱动电路保证了施加在开关管上的信号的下降沿和施加在伪开关管上的信号的上升沿边沿斜率一致以及跳变的同步，从而有效地减小了差分开关信号引起的时钟馈通误差，同时两个开关驱动单元电路具有相同的结构，能够很容易实现匹配。
附图说明
图1为现有技术中一种电流开关电路的电路原理图。
图2为现有技术中另一种电流开关电路的电路原理图。
图3为本发明电流开关电路的电路原理图。
图4为本发明电流开关电路中四相控制信号发生电路的电路原理图。
图5为本发明电流开关电路中开关驱动电路的电路原理图。
图6为本发明电流开关电路中开关驱动单元电路的电路原理图。
图7为本发明电流开关电路中开关主体电路的电路原理图。
图8为本发明电流开关电路中差分控制信号的波形示例图。
图9为本发明电流开关电路中差分开关信号的波形示例图。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案及其相关原理进行详细说明。
如图3所示，一种用于高速电流舵数模转换器的电流开关电路，包括开关主体电路330、为开关主体电路330提供恒流源的恒流电路340、为开关主体电路330提供差分开关信号的开关驱动电路320和为开关驱动电路320提供差分控制信号的四相控制信号发生电路310。
如图3和图4所示，四相控制信号发生电路310包括四个反相器，其中，第一反相器INV1的输入端作为四相控制信号发生电路310的第一输入端并接收外部设备提供的第一差分输入信号VIN，第一反相器INV1的输出端与第二反相器INV2的输入端相连作为四相控制信号发生电路310的第一输出端并产生第一差分控制信号U1，第二反相器INV2的输出端为四相控制信号发生电路310的第二输出端并产生第二差分控制信号U2，第三反相器INV3的输入端作为四相控制信号发生电路310的第二输入端并接收外部设备提供的第二差分输入信号VINB，第三反相器INV3的输出端与第四反相器INV4的输入端相连作为四相控制信号发生电路310的第三输出端并产生第三差分控制信号U3，第四反相器INV4的输出端为四相控制信号发生电路310的第四输出端并产生第四差分控制信号U4。
第一差分输入信号VIN与第二差分输入信号VINB相位相反，且高电平值为1.8V；第一差分控制信号U1与第三差分控制信号U3相位相反，第二差分控制信号U2与第四差分控制信号U4相位相反。图8为差分控制信号的波形示例图，由于开关驱动电路需要两对具有一定相位差的控制信号，所以四相控制信号发生电路的作用就是将一对同步的差分输入信号转换为两对差分控制信号。四相控制信号发生电路310通过第一反相器INV1和第三反相器INV3将第一差分输入信号VIN和第二差分输入信号VINB进行延时后得到第一差分控制信号U1和第三差分控制信号U3并输出，由于第一差分输入信号VIN与第二差分输入信号VINB相位相反，所以第一差分控制信号U1与第三差分控制信号U3也相位相反；四相控制信号发生电路310通过第二反相器INV2和第四反相器INV4将第一差分控制信号U1和第三差分控制信号U3经过延时后得到第二差分控制信号U2和第四差分控制信号U4并输出，同理可知第二差分控制信号U2与第四差分控制信号U4也相位相反，并且其相位要比第一差分控制信号U1和第三差分控制信号U3慢。
如图3和图5所示，开关驱动电路320包括两个开关驱动单元电路，其中，第一开关驱动单元电路321的第一输入端与第二开关驱动单元电路322的第一输入端相连作为开关驱动电路320的第一输入端并与四相控制信号发生电路310的第一输出端相连，第一开关驱动单元电路321的第二输入端与第二开关驱动单元电路322的第二输入端相连作为开关驱动电路320的第二输入端并与四相控制信号发生电路310的第三输出端相连，第一开关驱动单元电路321的第三输入端与第二开关驱动单元电路322的第三输入端相连作为开关驱动电路320的第三输入端并与四相控制信号发生电路310的第四输出端相连，第一开关驱动单元电路321的第四输入端与第二开关驱动单元电路322的第四输入端相连作为开关驱动电路320的第四输入端并与四相控制信号发生电路310的第二输出端相连，第一开关驱动单元电路321的第一输出端为开关驱动电路320的第一输出端并产生第一差分开关信号D1，第一开关驱动单元电路321的第二输出端为开关驱动电路320的第二输出端并产生第二差分开关信号D2，第二开关驱动单元电路322的第一输出端为开关驱动电路320的第三输出端并产生第三差分开关信号D3，第二开关驱动单元电路322的第二输出端为开关驱动电路320的第四输出端并产生第四差分开关信号D4，第一开关驱动单元电路321的电压输入端与第二开关驱动单元电路322的电压输入端相连作为开关驱动电路的电源输入端并接收外部设备提供的基准电压信号SVDD。
第一差分开关信号D1与第二差分开关信号D2相位相反，第三差分开关信号D3与第四差分开关信号D4相位相反；基准电压信号SVDD的电平值比电源电压信号VDD的电平值低，基准电压信号SVDD的电平值为电源电压信号VDD的电平值的0.3～0.5倍。
如图6所示，开关驱动单元电路包括八个MOS管，其中，第一MOS管M1的栅极为开关驱动单元电路的第一输入端A，第一MOS管M1的源极与第二MOS管M2的源极相连并接地，第二MOS管M2的栅极与第四MOS管M4的栅极和第七MOS管M7的栅极相连并作为开关驱动单元电路的第三输入端C，第二MOS管M2的漏极与第一MOS管M1的漏极、第四MOS管M4的漏极和第三MOS管M3的源极相连并作为开关驱动单元电路的第一输出端SOUTA，第三MOS管M3的栅极与第六MOS管M6的栅极和第八MOS管M8的栅极相连并作为开关驱动单元电路的第四输入端D，第三MOS管M3的漏极与第四MOS管M4的源极、第八MOS管M8的源极和第七MOS管M7的漏极相连并作为开关驱动单元电路的电压输入端SIN，第六MOS管M6的源极与第五MOS管M5的源极相连并接地，第五MOS管M5的栅极为开关驱动单元电路的第二输入端B，第五MOS管M5的漏极与第六MOS管M6的漏极、第八MOS管M8的漏极和第七MOS管M7的源极相连并作为开关驱动单元电路的第二输出端SOUTB。八个MOS管中，除了第四MOS管M4和第八MOS管M8为PMOS管，其余都为NMOS管；而第一MOS管M1和第五MOS管M5的宽长比远远小于第二MOS管M2和第六MOS管M6的宽长比。
在开关驱动单元电路中，由M1、M2、M3、M4所组成的结构与由M5、M6、M7、M8所组成的结构是一对差分结构。第一输入端A和第二输入端B上分别施加的是一对相位相反的差分控制信号(U1和U3)；第三输入端C和第四输入端D上分别施加的是另一对相位相反的差分控制信号(U4和U2)，并且差分控制信号(U4和U2)的相位要比差分控制信号(U1和U3)的相位慢。所以当差分控制信号发生转换时，第一MOS管M1和第五MOS管M5会先于其他的MOS管发生状态的转变，从导通转向截至或者由截至转向导通。
以开关驱动单元电路中的第一输入端A的信号由低电平转变至高电平为例，开关驱动单元电路中的第三输入端C的信号也由低电平转变至高电平，而第二输入端B的信号和第四输入端D的信号则由高电平转变至低电平。由于A端和B端的信号跳变要先于C端和D端的信号跳变，所以第一MOS管M1要先于第二MOS管M2由截至状态转变为导通状态，并且第一MOS管M1的工作状态由截至转变为导通时，第三MOS管M3和第四MOS管M4仍处于导通状态，此时第一输出端SOUTA的信号处于由高电平向低电平缓慢下降的过程；而第五MOS管M5要先于第六MOS管M6由导通状态转变为截至状态，当第五MOS管M5的工作状态由导通转变为截至时，由于其宽长比远小于第六MOS管M6，所以第二输出端SOUTB的电平几乎不发生变化。接着，当第二MOS管M2也由截至状态转变为导通状态时，第三MOS管M3和第四MOS管M4也逐渐由导通状态转变为截至状态，此时第一输出端SOUTA的信号处于由高电平向低电平快速下降的过程。另一方面，当第六MOS管M6由导通状态转变为截至状态时，第七MOS管M7和第八MOS管M8也逐渐由截至状态转变为导通状态，此时第二输出端SOUTB的信号处于快速上升的过程。
开关驱动单元电路中，第一MOS管M1和第五MOS管M5是预先导通MOS管，即施加在第一MOS管M1和第五MOS管M5栅极的差分控制信号(U1和U3)的相位要比施加在其他MOS管栅极上的差分控制信号(U4和U2)的相位快。由于第一MOS管M1和第五MOS管的宽长比很小，所以当差分控制信号(U1和U3)发生跳变时，以A端上的信号由低电平向高电平跳变而B端上的信号由高电平向低电平跳变为例，通过第一MOS管M1和第五MOS管栅漏间的寄生电容引入到输出端SOUTA和SOUTB的馈通量很小，不会在输出端SOUTA和SOUTB产生明显的过冲和下冲现象。紧接着，当差分控制信号(U4和U2)开始发生跳变时，以C端上的信号由低电平向高电平跳变而D端上的信号由高电平向低电平跳变为例，由于第三MOS管M3处于开启状态，D端上由高电平向低电平跳变的信号经由第三MOS管M3的栅源间寄生电容引入到输出端SOUTA的馈通能量所需要的电荷将由第三MOS管M3和第四MOS管M4的沟道提供；与此同时，第一MOS管M1已经开启，输出端SOUTA已经存在下拉通路，C端上由低电平向高电平跳变的信号经由第二MOS管M2和第四MOS管M4引入到输出端SOUTA的馈通能量所需要的电荷将由第一MOS管M1的沟道提供，所以输出端SOUTA没有过冲现象。另一方面，C端上由低电平向高电平跳变的信号经由第七MOS管M7引入到输出端SOUTB的馈通能量所需要的电荷将由第五MOS管M5和第六MOS管M6的沟道提供；同时当差分控制信号(U4和U2)具有高交叉点时，第七MOS管M7完成开启的时间略落后于D端上的输入信号的跳变，所以此时D端上的信号经由第六MOS管M6和第八MOS管M8引入到输出端SOUTB的馈通能量所需要的大部分电荷将由开启的第七MOS管M7的沟道提供，仅有一小部分电荷是由于D端上的信号刚发生跳变之初第七MOS管M7没有开启而由输出端SOUTB提供，所以D端上的信号由于馈通效应在输出端SOUTB引起的下冲现象并不明显。并且第一MOS管M1和第五MOS管M5还使输出的差分开关信号在从高电平跳变至低电平时变得更为平缓，增加了输出的差分开关信号的上升下降沿对称性；另一方面，由于第一MOS管M1和第五MOS管M5的宽长比远远小于第二MOS管M2和第六MOS管M6，所以导致输出的差分开关信号的一方由高电平转变至低电平时发生跳变的时间要比差分开关信号另一方由低电平转变至高电平时发生转变的时间快，从而可以很方便地实现高速高精度电流舵数模转换器中所需要的具有上升下降边沿低交叉点的差分开关驱动信号。
本实施例的开关驱动单元电路可以应用于基准电压信号SVDD电平远低于输入高电平的情况下。当基准电压信号SVDD电平值下降时，开关驱动单元电路中的差分输出端的上拉能力也随之下降，但是通过调整第一MOS管M1和第五MOS管M5的宽长比调节差分输出端的下拉能力可以较好地保证输出的差分开关信号上升沿与下降沿的对称性。
如图3和图7所示，开关主体电路330包括四个开关管，其中，第一开关管G1的源极与第二开关管G2的源极相连作为开关主体电路330的电源输入端IN并与恒流电路340的输出端相连，恒流电路340的输入端接收外部设备提供的电源电压信号VDD，第一开关管G1的漏极与第三开关管G3的源极和第三开关管G3的漏极相连作为开关主体电路330的第一输出端OUTA并产生第一电流输出信号，第二开关管G2的漏极与第四开关管G4的源极和第四开关管G4的漏极相连作为开关主体电路330的第二输出端OUTB并产生第二电流输出信号，第一开关管G1的栅极为开关主体电路330的第一输入端并与开关驱动电路320的第一输出端相连，第二开关管G2的栅极为开关主体电路330的第二输入端并与开关驱动电路320的第二输出端相连，第三开关管G3的栅极为开关主体电路330的第三输入端并与开关驱动电路320的第四输出端相连，第四开关管G4的栅极为开关主体电路330的第四输入端并与开关驱动电路320的第三输出端相连。
第一电阻器350的输入端与开关主体电路330的第一输出端OUTA相连，第一电阻器350的输出端接地，第二电阻器360的输入端与开关主体电路330的第二输出端OUTB相连，第二电阻器360的输出端接地，用于将电流输出信号转变为电压输出信号。
开关主体电路330中，第一开关管G1和第二开关管G2根据施加的差分开关信号决定了恒流电路提供的输入电流流过第一输出端OUTA还是流过第二输出端OUTB。如前文所述，当差分开关信号发生跳变的时，差分开关信号会有一部分的能量通过第一开关管G1和第二开关管G2的栅极与漏极间的寄生电容耦合至输出端，对输出信号产生馈通误差的影响，称为馈通效应。为了减弱开关的馈通效应，在差分开关管与相对应的输出端之间串接一个源漏短接的伪开关管，分别为第三开关管G3和第四开关管G4。理想情况下，施加在差分开关管栅极上的开关信号应该与施加在对应伪开关MOS管栅极上的开关信号相位相反，从而达到抵消或者削弱开关信号馈通量对输出的影响。然而传统开关主体电路中施加在伪开关管上的开关信号是差分开关管的开关信号通过反相器进行反相而得到，由于反相器具有一定的延迟时间，所以开关信号通过开关耦合到输出的馈通量并不能得到很好的减弱。
而本实施例开关主体电路330中的第一开关管G1或第二开关管G2从截至状态转变为饱和状态时将开关信号馈通到输出的能量要比第一开关管G1或第二开关管G2从饱和状态转变为截至状态时将开关信号馈通到输出的能量大，这是因为当第一开关管G1或第二开关管G2刚开始从截止状态转变为饱和状态时，由于第一开关管G1或第二开关管G2截止，产生馈通量的电荷均由输出端提供。所以需要在开关信号从高电平跳变至低电平时对通过开关引入到输出的馈通量进行补偿。
图9为差分开关信号的波形示例图，第四差分开关信号D4的上升沿和第一差分开关信号D1的下降沿具有中间交叉点，也就是说第一差分开关信号D1对开关管进行开启动作的同时，第四差分开关信号D4对开关管进行关闭，所以由第一差分开关信号D1通过开启开关管引入到输出的正馈通量可以和第四差分开关信号D4通过关闭开关管引入到输出的负馈通量相抵消，能较好地补偿由于开关引入到输出的馈通误差。此外，第一差分开关信号D1与第二差分开关信号D2的交叉点电平值以及第三差分开关信号D3与第四差分开关信号D4的交叉点电平值可以很方便地通过调整开关驱动电路中相应MOS管的宽长比来进行调整；第一差分开关信号D1和第四差分开关信号D4的交叉点也可以方便地通过调整开关驱动电路中相应的MOS管的宽长比来调整，同时由于第一开关驱动单元电路321与第二开关驱动单元电路322具有相同的结构，所以产生的两对差分开关信号很容易做到温度特性的匹配。
Claims (8)
1.一种用于高速电流舵数模转换器的电流开关电路，包括开关主体电路、为所述的开关主体电路提供恒流源的恒流电路、为所述的开关主体电路提供差分开关信号的开关驱动电路和为所述的开关驱动电路提供差分控制信号的四相控制信号发生电路，其特征在于：
所述的开关驱动电路包括两个开关驱动单元电路，其中，第一开关驱动单元电路的第一输入端与第二开关驱动单元电路的第一输入端相连作为所述的开关驱动电路的第一输入端并与所述的四相控制信号发生电路的第一输出端相连，第一开关驱动单元电路的第二输入端与第二开关驱动单元电路的第二输入端相连作为所述的开关驱动电路的第二输入端并与所述的四相控制信号发生电路的第三输出端相连，第一开关驱动单元电路的第三输入端与第二开关驱动单元电路的第三输入端相连作为所述的开关驱动电路的第三输入端并与所述的四相控制信号发生电路的第四输出端相连，第一开关驱动单元电路的第四输入端与第二开关驱动单元电路的第四输入端相连作为所述的开关驱动电路的第四输入端并与所述的四相控制信号发生电路的第二输出端相连，第一开关驱动单元电路的第一输出端为所述的开关驱动电路的第一输出端并产生第一差分开关信号，第一开关驱动单元电路的第二输出端为所述的开关驱动电路的第二输出端并产生第二差分开关信号，第二开关驱动单元电路的第一输出端为所述的开关驱动电路的第三输出端并产生第三差分开关信号，第二开关驱动单元电路的第二输出端为所述的开关驱动电路的第四输出端并产生第四差分开关信号，第一开关驱动单元电路的电压输入端与第二开关驱动单元电路的电压输入端相连作为所述的开关驱动电路的电源输入端并接收外部设备提供的基准电压信号；
所述的开关主体电路包括四个开关管，其中，第一开关管的源极与第二开关管的源极相连作为所述的开关主体电路的电源输入端并与所述的恒流电路的输出端相连，所述的恒流电路的输入端接收外部设备提供的电源电压信号，第一开关管的漏极与第三开关管的源极和第三开关管的漏极相连作为所述的开关主体电路的第一输出端并产生第一电流输出信号，第二开关管的漏极与第四开关管的源极和第四开关管的漏极相连作为所述的开关主体电路的第二输出端并产生第二电流输出信号，第一开关管的栅极为所述的开关主体电路的第一输入端并与所述的开关驱动电路的第一输出端相连，第二开关管的栅极为所述的开关主体电路的第二输入端并与所述的开关驱动电路的第二输出端相连，第三开关管的栅极为所述的开关主体电路的第三输入端并与所述的开关驱动电路的第四输出端相连，第四开关管的栅极为所述的开关主体电路的第四输入端并与所述的开关驱动电路的第三输出端相连。
2.根据权利要求1所述的用于高速电流舵数模转换器的电流开关电路，其特征在于：所述的开关驱动单元电路包括八个MOS管，其中，第一MOS管的栅极为所述的开关驱动单元电路的第一输入端，第一MOS管的源极与第二MOS管的源极相连并接地，第二MOS管的栅极与第四MOS管的栅极和第七MOS管的栅极相连并作为所述的开关驱动单元电路的第三输入端，第二MOS管的漏极与第一MOS管的漏极、第四MOS管的漏极和第三MOS管的源极相连并作为所述的开关驱动单元电路的第一输出端，第三MOS管的栅极与第六MOS管的栅极和第八MOS管的栅极相连并作为所述的开关驱动单元电路的第四输入端，第三MOS管的漏极与第四MOS管的源极、第八MOS管的源极和第七MOS管的漏极相连并作为所述的开关驱动单元电路的电压输入端，第六MOS管的源极与第五MOS管的源极相连并接地，第五MOS管的栅极为所述的开关驱动单元电路的第二输入端，第五MOS管的漏极与第六MOS管的漏极、第八MOS管的漏极和第七MOS管的源极相连并作为所述的开关驱动单元电路的第二输出端。
3.根据权利要求1所述的用于高速电流舵数模转换器的电流开关电路，其特征在于：所述的四相控制信号发生电路包括四个反相器，其中，第一反相器的输入端作为所述的四相控制信号发生电路的第一输入端并接收外部设备提供的第一差分输入信号，第一反相器的输出端与第二反相器的输入端相连作为所述的四相控制信号发生电路的第一输出端并产生第一差分控制信号，第二反相器的输出端为所述的四相控制信号发生电路的第二输出端并产生第二差分控制信号，第三反相器的输入端作为所述的四相控制信号发生电路的第二输入端并接收外部设备提供的第二差分输入信号，第三反相器的输出端与第四反相器的输入端相连作为所述的四相控制信号发生电路的第三输出端并产生第三差分控制信号，第四反相器的输出端为所述的四相控制信号发生电路的第四输出端并产生第四差分控制信号。
4.根据权利要求1所述的用于高速电流舵数模转换器的电流开关电路，其特征在于：所述的基准电压信号的电平值为所述的电源电压信号的电平值的0.3～0.5倍。
5.根据权利要求3所述的用于高速电流舵数模转换器的电流开关电路，其特征在于：所述的第一差分输入信号与所述的第二差分输入信号为相位相反一对差分输入信号，且高电平值为1.8V。
6.根据权利要求2所述的用于高速电流舵数模转换器的电流开关电路，其特征在于：所述的八个MOS管中，除了第四MOS管和第八MOS管为PMOS管，其余都为NMOS管。
7.根据权利要求1所述的用于高速电流舵数模转换器的电流开关电路，其特征在于：所述的开关管为NMOS管或PMOS管。
8.根据权利要求2所述的用于高速电流舵数模转换器的电流开关电路，其特征在于：所述的第一MOS管和所述的第五MOS管的宽长比分别为第二MOS管和第六MOS管的宽长比的0.1～0.3倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101126018A CN102158211B (zh) | 2011-05-03 | 2011-05-03 | 一种用于高速电流舵数模转换器的电流开关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101126018A CN102158211B (zh) | 2011-05-03 | 2011-05-03 | 一种用于高速电流舵数模转换器的电流开关电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102158211A true CN102158211A (zh) | 2011-08-17 |
| CN102158211B CN102158211B (zh) | 2012-11-07 |
Family
ID=44439437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101126018A Expired - Fee Related CN102158211B (zh) | 2011-05-03 | 2011-05-03 | 一种用于高速电流舵数模转换器的电流开关电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102158211B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023508A (zh) * | 2012-12-25 | 2013-04-03 | 北方工业大学 | 一种电流舵型数模转换器电流源单元电路 |
| CN103427838A (zh) * | 2012-05-25 | 2013-12-04 | 联发科技（新加坡）私人有限公司 | 开关驱动电路及运用该电路的数模转换器 |
| CN103546185A (zh) * | 2012-03-20 | 2014-01-29 | 英特尔移动通信有限责任公司 | 提供差分输出信号的装置和提供差分输出信号的方法 |
| CN103731149A (zh) * | 2012-10-12 | 2014-04-16 | 索尼公司 | 数字模拟转换电路 |
| CN104471858A (zh) * | 2012-10-22 | 2015-03-25 | 大陆泰密克微电子有限责任公司 | 用于切换半导体开关的方法和电路装置 |
| CN104113315B (zh) * | 2014-07-15 | 2017-05-10 | 西安电子科技大学 | Pmos四相电流源开关驱动电路 |
| CN108418586A (zh) * | 2017-02-10 | 2018-08-17 | 中芯国际集成电路制造(上海)有限公司 | 单端输出的电流舵数模转换电路 |
| CN109412570A (zh) * | 2018-11-26 | 2019-03-01 | 深圳和而泰智能控制股份有限公司 | 一种开关驱动电路、控制器及电子设备 |
| CN109450421A (zh) * | 2018-12-17 | 2019-03-08 | 上海艾为电子技术股份有限公司 | 一种模拟开关开启电路及方法 |
| CN110875740A (zh) * | 2018-08-30 | 2020-03-10 | 联发科技（新加坡）私人有限公司 | 数字模拟转换器 |
| CN111722665A (zh) * | 2020-06-10 | 2020-09-29 | 重庆邮电大学 | 一种应用于高速度高精度电流舵dac的单位电流源电路 |
| CN114499534A (zh) * | 2022-01-21 | 2022-05-13 | 华南理工大学 | 一种高性能数模转换器 |
| CN117938139A (zh) * | 2024-02-04 | 2024-04-26 | 博越微电子(江苏)有限公司 | 一种用于消除isi效应的标准单元电路及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040032356A1 (en) * | 2002-08-13 | 2004-02-19 | Bernd Schafferer | Control loop for minimal tailnode excursion of differential switches |
| US7098830B2 (en) * | 2004-04-09 | 2006-08-29 | Texas Instruments Incorporated | Current switching arrangement for D.A.C. reconstruction filtering |
| CN101286961A (zh) * | 2008-05-26 | 2008-10-15 | 华为技术有限公司 | 对设备输出的直流偏移进行校准的装置和方法 |
| CN201341126Y (zh) * | 2008-12-30 | 2009-11-04 | 上海贝岭股份有限公司 | 一种电流开关型BiCMOS锁存比较器电路 |
-
2011
- 2011-05-03 CN CN2011101126018A patent/CN102158211B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040032356A1 (en) * | 2002-08-13 | 2004-02-19 | Bernd Schafferer | Control loop for minimal tailnode excursion of differential switches |
| US7098830B2 (en) * | 2004-04-09 | 2006-08-29 | Texas Instruments Incorporated | Current switching arrangement for D.A.C. reconstruction filtering |
| CN101286961A (zh) * | 2008-05-26 | 2008-10-15 | 华为技术有限公司 | 对设备输出的直流偏移进行校准的装置和方法 |
| CN201341126Y (zh) * | 2008-12-30 | 2009-11-04 | 上海贝岭股份有限公司 | 一种电流开关型BiCMOS锁存比较器电路 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9444666B2 (en) | 2012-03-20 | 2016-09-13 | Intel Deutschland Gmbh | Device for generating a vector-modulated output signal and method for generating a vector-modulated output signal |
| CN103546185A (zh) * | 2012-03-20 | 2014-01-29 | 英特尔移动通信有限责任公司 | 提供差分输出信号的装置和提供差分输出信号的方法 |
| US9225565B2 (en) | 2012-03-20 | 2015-12-29 | Intel Deutschland Gmbh | Device for generating a vector-modulated output signal and method for generating a vector-modulated output signal |
| US9246722B2 (en) | 2012-03-20 | 2016-01-26 | Intel Deutschland Gmbh | Device for providing a differential output signal and method for providing a differential output signal |
| CN103546185B (zh) * | 2012-03-20 | 2016-08-10 | 英特尔移动通信有限责任公司 | 提供差分输出信号的装置和提供差分输出信号的方法 |
| CN103427838A (zh) * | 2012-05-25 | 2013-12-04 | 联发科技（新加坡）私人有限公司 | 开关驱动电路及运用该电路的数模转换器 |
| CN103427838B (zh) * | 2012-05-25 | 2017-04-12 | 联发科技（新加坡）私人有限公司 | 开关驱动电路及运用该电路的数模转换器 |
| CN103731149A (zh) * | 2012-10-12 | 2014-04-16 | 索尼公司 | 数字模拟转换电路 |
| CN104471858A (zh) * | 2012-10-22 | 2015-03-25 | 大陆泰密克微电子有限责任公司 | 用于切换半导体开关的方法和电路装置 |
| CN104471858B (zh) * | 2012-10-22 | 2018-02-27 | 大陆泰密克微电子有限责任公司 | 用于切换半导体开关的方法和电路装置 |
| US9490688B2 (en) | 2012-10-22 | 2016-11-08 | Conti Temic Microelectronic Gmbh | Method and circuit arrangement for switching a semiconductor switch |
| CN103023508B (zh) * | 2012-12-25 | 2015-12-02 | 北方工业大学 | 一种电流舵型数模转换器电流源单元电路 |
| CN103023508A (zh) * | 2012-12-25 | 2013-04-03 | 北方工业大学 | 一种电流舵型数模转换器电流源单元电路 |
| CN104113315B (zh) * | 2014-07-15 | 2017-05-10 | 西安电子科技大学 | Pmos四相电流源开关驱动电路 |
| CN108418586A (zh) * | 2017-02-10 | 2018-08-17 | 中芯国际集成电路制造(上海)有限公司 | 单端输出的电流舵数模转换电路 |
| CN108418586B (zh) * | 2017-02-10 | 2021-09-14 | 中芯国际集成电路制造(上海)有限公司 | 单端输出的电流舵数模转换电路 |
| CN110875740A (zh) * | 2018-08-30 | 2020-03-10 | 联发科技（新加坡）私人有限公司 | 数字模拟转换器 |
| CN110875740B (zh) * | 2018-08-30 | 2023-09-22 | 联发科技（新加坡）私人有限公司 | 数字模拟转换器 |
| CN109412570A (zh) * | 2018-11-26 | 2019-03-01 | 深圳和而泰智能控制股份有限公司 | 一种开关驱动电路、控制器及电子设备 |
| CN109450421A (zh) * | 2018-12-17 | 2019-03-08 | 上海艾为电子技术股份有限公司 | 一种模拟开关开启电路及方法 |
| CN109450421B (zh) * | 2018-12-17 | 2023-09-01 | 上海艾为电子技术股份有限公司 | 一种模拟开关开启电路及方法 |
| CN111722665A (zh) * | 2020-06-10 | 2020-09-29 | 重庆邮电大学 | 一种应用于高速度高精度电流舵dac的单位电流源电路 |
| CN114499534A (zh) * | 2022-01-21 | 2022-05-13 | 华南理工大学 | 一种高性能数模转换器 |
| CN117938139A (zh) * | 2024-02-04 | 2024-04-26 | 博越微电子(江苏)有限公司 | 一种用于消除isi效应的标准单元电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102158211B (zh) | 2012-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102158211B (zh) | 一种用于高速电流舵数模转换器的电流开关电路 | |
| CN108155903B (zh) | 应用于GaN栅极驱动的高速高压电平转换电路 | |
| CN102447476B (zh) | 电流舵型数模转换器 | |
| CN105049043A (zh) | 一种带有失调校正功能的高速比较器 | |
| CN208369563U (zh) | 数模转换器 | |
| CN102111132A (zh) | 高速全差分时钟占空比校准电路 | |
| CN102487240B (zh) | 电压转换速率控制电路和输出电路 | |
| CN101562449B (zh) | 一种基于mos电流模逻辑的高速电流开关驱动器 | |
| CN109672444A (zh) | 一种多通道时钟交织的超高速数模转换器 | |
| CN102355246A (zh) | 一种高速dac电流源开关驱动电路 | |
| CN105071809A (zh) | 后台校正的互补电流电路、开关电路及电流型数模转换器 | |
| CN104283546A (zh) | 一种低压差分信号驱动器 | |
| CN102420594A (zh) | 一种比较器 | |
| CN102571097B (zh) | 用于控制电流舵型数模转换器电流源开关的电压限幅电路 | |
| CN101741374B (zh) | 无相位失真的电压电平转换器 | |
| CN108199701B (zh) | 一种高速的cmos传输门开关电路 | |
| CN111294042A (zh) | 电平移位电路 | |
| CN101588179B (zh) | 一种电流舵型数模转换器 | |
| CN103001633B (zh) | 用于高速低解析度的电流控制数字-模拟转换器的nmos缓冲器 | |
| CN101383612B (zh) | 电流模式逻辑-互补金属氧化物半导体转换器 | |
| CN112054797A (zh) | 一种适用于高速dac的电流开关驱动器 | |
| WO2023035513A1 (zh) | 一种电平转换电路及芯片 | |
| CN102025365B (zh) | 一种降低电压摆幅驱动器 | |
| CN103023508B (zh) | 一种电流舵型数模转换器电流源单元电路 | |
| CN105162469A (zh) | 同步锁存器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 Termination date: 20180503 |