CN102355246A

CN102355246A - 一种高速dac电流源开关驱动电路

Info

Publication number: CN102355246A
Application number: CN2011101286604A
Authority: CN
Inventors: 刘德状; 王少轩
Original assignee: China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Current assignee: China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date: 2011-05-18
Filing date: 2011-05-18
Publication date: 2012-02-15

Abstract

本发明涉及一种高速DAC电流源开关驱动电路，驱动电路的电源电压为低于电源电压的限幅电源，驱动电路包括信号同步单元，用于保证电流开关控制信号的同步，信号同步单元通过全局时钟选通开关控制信号，并通过锁存单元来进行同步锁存，保证了所有电流开关控制信号的同步，信号同步单元产生一组互补的第一控制信号、一组互补的第二控制信号；降低控制电压交叉点单元，输出两路控制电压，用于降低两路控制电压的交叉点，使两个互补的电流开关不同时关断，避免在输出端输出毛刺尖峰，实现输出电流的平滑转换。本发明克服了电流开关引入的毛刺与失真，避免了电流源开关控制信号对DAC性能的影响。

Description

一种高速DAC电流源开关驱动电路

技术领域

本发明涉及一种高速DAC电流源开关驱动电路。

背景技术

随着移动通讯的快速发展，宽带通信系统，尤其是要求直接中频或更高的基带性能系统中，W-CDMA基站、多载波基站、多频电缆等系统，对于高速、高精度DAC的需求越来越广泛。

常用DAC结构有电流型、电压型和电荷型。因为电流型DAC直接输出电流，不需进行电流到电压的转换，因此速度相对较快；电流型DAC又可分为加权电阻型、分组衰减的权电阻网络型、R-2R梯形电阻型、电流舵型。因为电流舵 DAC相对于其他类型的DAC有其固有的优点，最适合高速场合使用。

在电流舵 DAC设计中，基准源、电流源和滤波器的设计固然重要，但同时控制电流源开关导通和截止的控制电路设计的好坏也是影响DAC动态性能的关键部分。

电流源开关控制信号对DAC性能的影响可以从以下三个方面来分析。

1）电流源开关控制信号不同步

当DAC输入信号变化时电流源开关信号也随之变化。理想情况下所有的开关控制信号应该同时变化，但由于传输延迟，各个电流源开关控制信号的变化不能同步。例如3位二进制编码的DAC，参见附图1所示，当数字输入由011变化为100时，如果最高位的电流开关相对于低两位的电流开关早先导通，那么在开关信号变化的过程中会出现111的中间状态，在输出端就会出现毛刺尖峰，如图2所示。

2）电流开关驱动信号的馈通效应

当开关控制信号在高低电平间高速切换时，开关控制信号会通过开关管的栅-漏交叠电容C_GD耦合到输出端，从而给DAC输出信号带来毛刺和失真，降低了DAC的动态特性。由图3可知，电流开关控制信号耦合到输出端的电压可表示为：

V_ctrl，out=V_ctrl·（C_GD/(C_GD+C_L）

C_GD=C_OV·W

其中C_ov是PMOS管的单位宽度交叠电容，W是开关管的宽度。

3）电流开关控制信号交叉点

如图4所示的电流开关的两个互补的控制信号S_W、S_WN，如果不采用特殊的电路来调整开关控制信号，那么两个互补的开关控制信号的交叉点将在开关控制信号幅值的中间点上。这时，如果PMOS管的阈值电压|V_T|低于控制信号的交叉点，那么当电流开关切换时，在某一时刻两个开关管会同时关断，从而导致电流源管也关断并在输出端输出毛刺尖峰。另外，电流源管从关断状态再回到导通状态需要很长的时间，这又降低了DAC的转换速率。所以，互补开关控制信号的交叉点需要通过特殊的电路使其低于|V_T|，如图5所示。这时，在开关切换的过程中两个开关管都不会同时关断，实现输出电流的平滑转换。

发明内容

本发明的目的是提供一种克服电流开关引入的毛刺与失真的高速DAC电流源开关驱动电路。

为达到上述目的，本发明采用的技术方案是：

一种高速DAC电流源开关驱动电路，所述的驱动电路的电源电压为限幅电源，所述的驱动电路的电源电压低于电源电压，所述的驱动电路包括

信号同步单元，用于保证电流开关控制信号的同步，所述的信号同步单元产生一组互补的第一控制信号、一组互补的第二控制信号，

降低控制电压交叉点单元，输出两路控制电压，用于降低两路控制电压的交叉点，使两个互补的电流开关不同时关断；

所述的信号同步单元包括

反相器单元，经过编码后的开关控制信号通过所述的反相器单元转换为一对互补的开关控制信号，

全局时钟，用于选通所述的开关控制信号，

锁存单元，用于进行同步锁存；

所述的降低控制电压交叉点单元包括相并联的第一场效应管和第二场效应管、第三场效应管、相并联的第四场效应管和第五场效应管、第六场效应管，

所述的第二场效应管的栅极与所述的第三场效应管的栅极相连接，所述的第一场效应管的栅极、所述的第三场效应管的栅极分别于所述的第一控制信号相连接，

所述的第五场效应管的栅极与所述的第六场效应管的栅极相连接，所述的第四场效应管的栅极、所述的第六场效应管的栅极分别于所述的第二控制信号相连接；

所述的第一场效应管、所述的第二场效应管、所述的第三场效应管、所述的第四场效应管、所述的第五场效应管、所述的第六场效应管的尺寸都采用工艺最小值。

优选的，所述的驱动电路的电源电压为1.8V。

优选的，所述的锁存单元包括两个反相器。

优选的，所述的驱动电路还包括降低开关管衬底电位单元，所述的降低开关管衬底电位单元包括连接在电源电位上的相串联的第七场效应管和第八场效应管、与所述的第八场效应管相连接的第九场效应管、所述的第八场效应管相连接的第十场效应管，所述的第九场效应管的栅极、所述的第十场效应管的栅极分别与所述的两路控制电压相连接；所述的第九场效应管、所述的第十场效应管的衬底电位低于所述的电源电位。

本发明工作原理是：首先所述的信号同步单元通过全局时钟选通所述的开关控制信号，并通过锁存单元来进行同步锁存，保证了所有电流开关控制信号的同步；然后降低控制电压交叉点单元将两路控制电压的交点低于PMOS管的阈值电压|V_T|，两个互补的电流开关不同时关断，避免在输出端输出毛刺尖峰，实现输出电流的平滑转换。同时，各个场效应管的尺寸都采用工艺最小值减小了栅-漏交叠电容C_GD，限幅电源得到相对较低的开关控制信号的幅值，加快了电流开关的切换速度，提高了芯片的转换速率，减小了控制信号通过栅-漏交叠电容C_GD产生的馈通效应，降低产生的瞬间毛刺。

由于上述技术方案运用，本发明与现有技术相比具有下列优点：由于本发明通过信号同步单元来使开关控制信号同步，避免了由于信号不同步带来的输出端信号的毛刺尖峰；通过降低控制电压交叉点单元来降低控制电压的交叉点，使其低于PMOS管的阈值电压而使两个互补的电流开关不同时关断；同时，通过限幅电源及所采用的工艺最小值的开关管来减小馈通效应。通过上述技术方案，克服了电流开关引入的毛刺与失真，避免了电流源开关控制信号对DAC性能的影响。

附图说明

附图1为开关控制信号不同步的示意图。

附图2为开关控制信号不同步时输出示意图。

附图3为馈通效应的示电路图。

附图4为控制信号的交叉点高于PMOS管的阈值电压的示意图。

附图5为控制信号的交叉点低于PMOS管的阈值电压的示意图。

附图6为本发明的信号同步单元的电路图。

附图7为本发明的降低控制电压交叉点单元的电路图。

附图8为本发明的控制电压的交叉点的示意图。

附图9为本发明的降低开关管衬底电位单元的电路图。

具体实施方式

下面结合附图所示的实施例对本发明作进一步描述。

实施例一：一种高速DAC电流源开关驱动电路，驱动电路的电源电压Sub_VDD为限幅电源，驱动电路的电源电压Sub_VDD为1.8V。驱动电路的电源电压Sub_VDD低于电源电压VDD。限幅电源得到相对较低的开关控制信号的幅值，加快了电流开关的切换速度，提高了芯片的转换速率，减小了控制信号通过栅-漏交叠电容C_GD产生的馈通效应，降低产生的瞬间毛刺。

驱动电路包括

信号同步单元，用于保证电流开关控制信号的同步，信号同步单元产生一组互补的第一控制信号D、DN、一组互补的第二控制信号DS、DSN；

降低控制电压交叉点单元，输出两路控制电压SWN、SW，用于降低两路控制电压SWN、SW的交叉点，使两个互补的电流开关不同时关断；

降低开关管衬底电位单元，用于降低开关管的衬底电位，进而降低PMOS管阈值电压的绝对值。

参见附图6所示。信号同步单元包括

反相器单元，经过编码后的开关控制信号DATA通过反相器单元转换为一对互补的开关控制信号，

全局时钟CLK，用于选通开关控制信号，

锁存单元，锁存单元包括两个反相器。用于进行同步锁存；

最后，信号经过反相器产生一组互补的第一控制信号D、DN、一组互补的第二控制信号DS、DSN。

由于通过全局时钟选通开关控制信号，并通过锁存单元来进行同步锁存，保证了所有电流开关控制信号的同步。

参见附图7所示。降低控制电压交叉点单元包括相并联的第一场效应管M0和第二场效应管M3、第三场效应管M5、相并联的第四场效应管M1和第五场效应管M2、第六场效应管M4，

第二场效应管M3的栅极与第三场效应管M5的栅极相连接，第一场效应管M0的栅极、第三场效应管M5的栅极分别于第一控制信号D、DN相连接，

第五场效应管M2的栅极与第六场效应管（M4）的栅极相连接，第四场效应管M1的栅极、第六场效应管（M4）的栅极分别于第二控制信号DS、DSN相连接；

第一场效应管M0、第二场效应管M3、第三场效应管M5、第四场效应管M1、第五场效应管M2、第六场效应管M4的尺寸都采用工艺最小值，即减小了栅-漏交叠电容C_GD。

一组互补的第一控制信号D、DN、一组互补的第二控制信号DS、DSN输入降低控制电压交叉点单元，降低控制电压交叉点单元输出两路控制电压SWN、SW。当D为低电平时，M0、M3、M5管导通，SW直接从高电平变到低电平。SWN的电平从低电平变到高电平时，V_GS3会逐渐变小直至M3管截止。I_DS0 约为I_DS3的1/6-1/4倍，SWN转换为高电平的速度会随着I_DS3的减小而降低，从而降低两路控制电压的交叉点，SW和SWN的交叉点电平为500mV左右，低于PMOS的阈值电压625mV，这样使两个互补的电流开关不同时关断，避免在输出端输出毛刺尖峰，实现输出电流的平滑转换。波形如附图8所示。

其他的开关控制信号交叉点的调整方法通常是通过上升下降时间的不相等来实现的，这样会降低DAC的转换速率。本驱动电路中所设计的电路结构产生的互补开关信号的上升下降时间相等，因此不会降低DAC的转换速率。

参见附图9所示。降低开关管衬底电位单元包括连接在电源电位VDD上的相串联的第七场效应管CS和第八场效应管CAS、与第八场效应管CAS相连接的第九场效应管、第八场效应管CAS相连接的第十场效应管，第九场效应管的栅极、第十场效应管的栅极分别与两路控制电压SWN、SW相连接。第九场效应管、第十场效应管的衬底电位VBG低于电源电位VDD，进而降低PMOS管阈值电压的绝对值。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims

1.一种高速DAC电流源开关驱动电路，其特征在于：所述的驱动电路的电源电压（Sub_VDD）为限幅电源，所述的驱动电路的电源电压（Sub_VDD）低于电源电压（VDD），所述的驱动电路包括

信号同步单元，用于保证电流开关控制信号的同步，所述的信号同步单元产生一组互补的第一控制信号（D、DN）、一组互补的第二控制信号（DS、DSN），

降低控制电压交叉点单元，输出两路控制电压（SWN、SW），用于降低两路控制电压（SWN、SW）的交叉点，使两个互补的电流开关不同时关断；

所述的信号同步单元包括

反相器单元，经过编码后的开关控制信号（DATA）通过所述的反相器单元转换为一对互补的开关控制信号，

全局时钟（CLK），用于选通所述的开关控制信号，

锁存单元，用于进行同步锁存；

所述的降低控制电压交叉点单元包括相并联的第一场效应管（M0）和第二场效应管（M3）、第三场效应管（M5）、相并联的第四场效应管（M1）和第五场效应管（M2）、第六场效应管（M4），

所述的第二场效应管（M3）的栅极与所述的第三场效应管（M5）的栅极相连接，所述的第一场效应管（M0）的栅极、所述的第三场效应管（M5）的栅极分别于所述的第一控制信号（D、DN）相连接，

所述的第五场效应管（M2）的栅极与所述的第六场效应管（M4）的栅极相连接，所述的第四场效应管（M1）的栅极、所述的第六场效应管（M4）的栅极分别于所述的第二控制信号（DS、DSN）相连接；

所述的第一场效应管（M0）、所述的第二场效应管（M3）、所述的第三场效应管（M5）、所述的第四场效应管（M1）、所述的第五场效应管（M2）、所述的第六场效应管（M4）的尺寸都采用工艺最小值。

2.根据权利要求1所述的一种高速DAC电流源开关驱动电路，其特征在于：所述的驱动电路的电源电压（Sub_VDD）为1.8V。

3.根据权利要求1所述的一种高速DAC电流源开关驱动电路，其特征在于：所述的锁存单元包括两个反相器。

4.根据权利要求1所述的一种高速DAC电流源开关驱动电路，其特征在于：所述的驱动电路还包括降低开关管衬底电位单元，所述的降低开关管衬底电位单元包括连接在电源电位（VDD）上的相串联的第七场效应管（CS）和第八场效应管（CAS）、与所述的第八场效应管（CAS）相连接的第九场效应管、所述的第八场效应管（CAS）相连接的第十场效应管，所述的第九场效应管的栅极、所述的第十场效应管的栅极分别与所述的两路控制电压（SWN、SW）相连接；所述的第九场效应管、所述的第十场效应管的衬底电位（VBG）低于所述的电源电位（VDD）。