CN104714774A - 一种基于数字电路的真随机数的产生方法 - Google Patents
一种基于数字电路的真随机数的产生方法 Download PDFInfo
- Publication number
- CN104714774A CN104714774A CN201310689077.XA CN201310689077A CN104714774A CN 104714774 A CN104714774 A CN 104714774A CN 201310689077 A CN201310689077 A CN 201310689077A CN 104714774 A CN104714774 A CN 104714774A
- Authority
- CN
- China
- Prior art keywords
- circuit
- random number
- combinational
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种基于数字电路的真随机数的产生方法，解决现有技术电路结构复杂，成本高或适应性不强的技术问题。本发明包括亚稳态信号产生电路、延时组合电路和随机数输出电路；输入时钟连接亚稳态信号产生电路的输入端，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。本发明完全采用数字电路实现，电路结构简单；除过所需的电源和时钟外，不需要其它外部电路，成本低廉；能够根据需要，通过简单复制电路或增加串并转换电路，将电路进行扩展，从而产生任意位宽的随机数；通过改变M和N的值，可以改变产生随机数的随机性。
Description
技术领域
本发明涉及一种真随机数的产生电路，特别是一种基于数字电路的真随机数的产生电路。
背景技术
在电子电路、通信和信息安全领域，真随机数应用日益广泛，由于电路的上电状态和数字电路的亚稳态具备真正的随机性，所以可以利用硬件方法产生真随机数。目前，已经有一些专利提出了真随机数产生的硬件方法，例如专利号为02156222.9、200410053926.3、201110103750.8、200610117119.2、200510028911.6、03819634.4、200510061136.4、201210472888.x、200910060751.1、201010582707.x、201110031771.3、201110271207.9、201310041627.7、201310105323.2、201010108937.2、201010253543.6、201010559971.1、201210512891.x的发明专利和专利号为200820166534.1的实用新型。上述专利所提出的方法均能有效产生真随机数，但还存在一些不足，有的由于使用数模混合电路或多个振荡器或采用复杂处理电路来增强随机性，从而造成电路结构复杂；有的仅仅利用不同源时钟间频率、相位的随机性，需要使用多个时钟源，使得成本上升；还有的虽然电路结构较为简单，但电路和产生的随机数的随机性均无法根据需要进行调整。
发明内容
本发明提供一种基于数字电路的真随机数的产生电路，解决现有技术电路结构复杂，成本高或适应性不强的技术问题。
本发明的技术解决方案是：
一种基于数字电路的真随机数的产生电路，其特殊之处在于：包括亚稳态信号产生电路、延时组合电路和随机数输出电路，亚稳态信号产生电路、延时组合电路和随机数输出电路的时钟信号由输入时钟提供，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。
上述亚稳态信号产生电路包括M级门控时钟电路和1个第一组合电路，M≥3；M级门控时钟电路的输出端均连接第一组合电路的输入端；第一组合电路将M级门控时钟电路的输出通过组合逻辑运算后，输出最终的亚稳态信号。
上述述延时组合电路包括N个延时电路、1个反馈电路和1个第二组合电路，N≥3，N个延时电路依次串联在亚稳态信号产生电路的输出端，每个延时电路的输出端均连接至第二组合电路的输入端，反馈电路的输入端与随机数输出电路的输出端连接，反馈电路的输出端连接到第二组合电路的输入端，第二组合电路的输出为延时组合电路的输出端。
上述述反馈电路包括第一寄存器、第二寄存器和一个K位的移位寄存器，K≥3；第一寄存器的输入端接反馈信号，第一寄存器输出端分为两路信号，一路信号做为移位寄存器的输入，另一路信号做为第二组合电路的一个输入；移位寄存器的输出接第二寄存器的输入，第二寄存器的输出做为第二组合电路的一个输入,第一寄存器、第二寄存器和移位寄存器的时钟信号由输入时钟提供。
上述述随机数输出电路包括依次串联在延时组合电路的输出端的采样电路和同步电路，同步电路的输出端输出真随机数。
上述采样电路包括第三寄存器，第三寄存器的输入端D端接第二组合电路的输出端，第三寄存器的输出端Q端接同步电路的输入端，第三寄存器的时钟端接输入时钟，采样电路的时钟信号由输入时钟提供。
本发明的优点是：
a)完全采用数字电路实现，电路结构简单；
b)除过所需的电源和时钟外，不需要其它外部电路，成本低廉；
c)能够根据需要，通过简单复制电路或增加串并转换电路，将电路进行扩展，从而产生任意位宽的随机数；
d)通过改变M和N的值，可以改变产生随机数的随机性，使用灵活方便；
e)支持FPGA等集成电路的使用，更加易于实现。
附图说明
图1是本发明的技术方案示意图；
图2是M=5时亚稳态信号产生电路具体实施例示意图；
图3是N=3时延时组合电路具体实施例示意图；
图4是N=3时延时组合电路中的5输入LUT的实际电路图；
图5是随机数输出电路具体实施例示意图。
具体实施方式
本发明在充分利用器件及线路延时的基础上，仅需使用单独的时钟源，即可使数字电路产生亚稳态，从而产生真随机数。本发明在实现相同功能的情况下，具有电路结构简单，成本低，调整灵活，易于实现的特点。
下面结合附图对本发明做进一步的详细说明。
如图1，一种基于数字电路的真随机数的产生电路，包括亚稳态信号产生电路、延时组合电路和随机数输出电路；输入时钟连接亚稳态信号产生电路的输入端，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。
a)亚稳态信号产生电路，如图2。亚稳态信号产生电路由5个门控时钟电路（M=5）和1个第一组合电路组成，亚稳态信号产生电路通过破坏信号相对于输入时钟信号的建立时间特性，产生亚稳态信号；5个门控时钟电路的输入均为输入时钟，5个门控时钟电路的输出端均连接第一组合电路的输入端，第一组合电路将5个门控时钟电路的输出通过组合逻辑运算后，输出最终的亚稳态信号，采用何种组合逻辑可以自由选择。
b)延时组合电路，如图4图所示。延时组合电路由3个延时电路（N=3）、1个反馈电路和1个第二组合电路组成，延时组合电路将亚稳态信号产生电路输出的信号经过不同的延时后，与反馈电路的输出端进行运算，进一步增强亚稳态信号的随机性，延时电路的输入为亚稳态信号产生电路的输出信号，每一级延时电路均将其输出端连接到下一级延时电路和第二组合电路的输入端，反馈电路的输入为随机数输出电路的输出端，反馈电路的输出端连接到第二组合电路的输入端，第二组合电路的输出为延时组合电路的输出端。
反馈电路包括第一寄存器、第二寄存器和一个K位的移位寄存器，K≥3；第一寄存器的输入端接反馈信号，第一寄存器输出端分为两路信号，一路信号做为移位寄存器的输入，另一路信号做为第二组合电路的一个输入；移位寄存器的输出接第二寄存器的输入，第二寄存器的输出做为第二组合电路的一个输入,第一寄存器、第二寄存器和移位寄存器的时钟信号由输入时钟提供。
c)随机数输出电路，如图5。随机数输出电路包括采样电路和同步电路，采样电路采用第三寄存器实现，同步电路采用两级寄存器实现。第三寄存器的输入端D端接第二组合电路的输出端，第三寄存器的输出端Q端接同步电路的输入端，第三寄存器的时钟端接输入时钟，采样电路的时钟信号由输入时钟提供。随机数输出电路对延时组合电路的输出端采样并同步后，将随机数输出，采样电路的输入为延时组合电路的输出端，采样电路的输出连接到同步电路的输入端，同步电路的输出为随机数输出电路的输出端，即本发明产生的随机数。另外，本发明可以根据需要，通过改变M和N的值对随机性进行调整，还可以通过简单复制电路或增加串并转换电路狂战产生任意位宽的随机数。
Claims (6)
1.一种基于数字电路的真随机数的产生电路，其特征在于：包括亚稳态信号产生电路、延时组合电路和随机数输出电路，亚稳态信号产生电路、延时组合电路和随机数输出电路的时钟信号由输入时钟提供，亚稳态信号产生电路的输出端连接延时组合电路的输入端，延时组合电路的输出端连接随机数输出电路的输入端，随机数输出电路输出反馈信号给延时组合电路。
2.根据权利要求1所述的一种基于数字电路的真随机数的产生电路，其特征在于：所述亚稳态信号产生电路包括M级门控时钟电路和1个第一组合电路，M≥3；M级门控时钟电路的输出端均连接第一组合电路的输入端；第一组合电路将M级门控时钟电路的输出通过组合逻辑运算后，输出最终的亚稳态信号。
3.根据权利要求1或2所述的一种基于数字电路的真随机数的产生电路，其特征在于：所述延时组合电路包括N个延时电路、1个反馈电路和1个第二组合电路，N≥3，N个延时电路依次串联在亚稳态信号产生电路的输出端，每个延时电路的输出端均连接至第二组合电路的输入端，反馈电路的输入端与随机数输出电路的输出端连接，反馈电路的输出端连接到第二组合电路的输入端，第二组合电路的输出为延时组合电路的输出端。
4.根据权利要求3所述的一种基于数字电路的真随机数的产生电路，所述反馈电路包括第一寄存器、第二寄存器和一个K位的移位寄存器，K≥3；第一寄存器的输入端接反馈信号，第一寄存器输出端分为两路信号，一路信号做为移位寄存器的输入，另一路信号做为第二组合电路的一个输入；移位寄存器的输出接第二寄存器的输入，第二寄存器的输出做为第二组合电路的一个输入,第一寄存器、第二寄存器和移位寄存器的时钟信号由输入时钟提供。
5.根据权利要求1或2所述的一种基于数字电路的真随机数的产生电路，其特征在于：所述随机数输出电路包括依次串联在延时组合电路的输出端的采样电路和同步电路，同步电路的输出端输出真随机数。
6.根据权利要求5所述的一种基于数字电路的真随机数的产生电路，其特征在于：采样电路包括第三寄存器，第三寄存器的输入端D端接第二组合电路的输出端，第三寄存器的输出端Q端接同步电路的输入端，第三寄存器的时钟端接输入时钟，采样电路的时钟信号由输入时钟提供。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310689077.XA CN104714774A (zh) | 2013-12-14 | 2013-12-14 | 一种基于数字电路的真随机数的产生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310689077.XA CN104714774A (zh) | 2013-12-14 | 2013-12-14 | 一种基于数字电路的真随机数的产生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104714774A true CN104714774A (zh) | 2015-06-17 |
Family
ID=53414155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310689077.XA Pending CN104714774A (zh) | 2013-12-14 | 2013-12-14 | 一种基于数字电路的真随机数的产生方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104714774A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109284084A (zh) * | 2018-08-06 | 2019-01-29 | 温州大学 | 一种无电容耦合效应的真随机数发生器 |
| CN109558111A (zh) * | 2018-10-16 | 2019-04-02 | 北京理工雷科雷达技术研究院有限公司 | 基于d触发器亚稳态特性的真随机数生成装置 |
| CN107918535B (zh) * | 2017-11-17 | 2021-02-19 | 宁波大学 | 一种在fpga上实现的亚稳态真随机数发生器 |
| CN116860206A (zh) * | 2023-07-24 | 2023-10-10 | 山西工程科技职业大学 | 一种基于自治亚稳态电路的真随机数发生器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1662875A (zh) * | 2002-06-20 | 2005-08-31 | 皇家飞利浦电子股份有限公司 | 利用亚稳态锁存器生成随机数的方法和装置 |
| CN101126941A (zh) * | 2007-10-16 | 2008-02-20 | 北京天碁科技有限公司 | 时钟切换方法以及时钟切换装置 |
| CN101290566A (zh) * | 2003-06-24 | 2008-10-22 | 株式会社瑞萨科技 | 具备环形振荡电路的随机数产生装置 |
| CN102736890A (zh) * | 2011-04-15 | 2012-10-17 | 深圳市证通电子股份有限公司 | 基于开环结构的高速随机数发生器 |
| CN102968290A (zh) * | 2012-11-20 | 2013-03-13 | 华中科技大学 | 一种异构轻量级的真随机数产生器 |
| CN203276255U (zh) * | 2013-05-24 | 2013-11-06 | 深圳职业技术学院 | 竞争冒险发生器及系统 |
-
2013
- 2013-12-14 CN CN201310689077.XA patent/CN104714774A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1662875A (zh) * | 2002-06-20 | 2005-08-31 | 皇家飞利浦电子股份有限公司 | 利用亚稳态锁存器生成随机数的方法和装置 |
| CN101290566A (zh) * | 2003-06-24 | 2008-10-22 | 株式会社瑞萨科技 | 具备环形振荡电路的随机数产生装置 |
| CN101126941A (zh) * | 2007-10-16 | 2008-02-20 | 北京天碁科技有限公司 | 时钟切换方法以及时钟切换装置 |
| CN102736890A (zh) * | 2011-04-15 | 2012-10-17 | 深圳市证通电子股份有限公司 | 基于开环结构的高速随机数发生器 |
| CN102968290A (zh) * | 2012-11-20 | 2013-03-13 | 华中科技大学 | 一种异构轻量级的真随机数产生器 |
| CN203276255U (zh) * | 2013-05-24 | 2013-11-06 | 深圳职业技术学院 | 竞争冒险发生器及系统 |
Non-Patent Citations (2)
| Title |
|---|
| HWAJEONG SEO ETAL: ""Always Metastable State True Random Number Generator"", 《JOURNAL OF INFORMATION AND COMMUNICATION CONVERGENCE ENGINEERING》 * |
| 吴飞 等: ""基于FPGA一种真随机数生成器的设计和实现"", 《计算机应用与软件》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107918535B (zh) * | 2017-11-17 | 2021-02-19 | 宁波大学 | 一种在fpga上实现的亚稳态真随机数发生器 |
| CN109284084A (zh) * | 2018-08-06 | 2019-01-29 | 温州大学 | 一种无电容耦合效应的真随机数发生器 |
| CN109284084B (zh) * | 2018-08-06 | 2023-03-21 | 温州大学 | 一种无电容耦合效应的真随机数发生器 |
| CN109558111A (zh) * | 2018-10-16 | 2019-04-02 | 北京理工雷科雷达技术研究院有限公司 | 基于d触发器亚稳态特性的真随机数生成装置 |
| CN109558111B (zh) * | 2018-10-16 | 2023-09-29 | 北京理工雷科空天信息技术有限公司 | 基于d触发器亚稳态特性的真随机数生成装置 |
| CN116860206A (zh) * | 2023-07-24 | 2023-10-10 | 山西工程科技职业大学 | 一种基于自治亚稳态电路的真随机数发生器 |
| CN116860206B (zh) * | 2023-07-24 | 2024-03-22 | 山西工程科技职业大学 | 一种基于自治亚稳态电路的真随机数发生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7864084B2 (en) | Serializer architecture for serial communications | |
| CN103888147B (zh) | 一种串行转并行转换电路和转换器以及转换系统 | |
| CN102739202B (zh) | 一种可级联的多通道dds信号发生器 | |
| CN104714774A (zh) | 一种基于数字电路的真随机数的产生方法 | |
| CN108736897B (zh) | 应用于高速接口物理层芯片的并串转换电路及装置 | |
| CN105404495B (zh) | 用于调制宽带转换器的高速伪随机序列发生器及发生方法 | |
| CN104022781B (zh) | 超高速dac芯片的片内时钟时序控制方法及系统 | |
| CN101615912B (zh) | 并串转换器及其实现方法 | |
| CN102707766A (zh) | 信号同步装置 | |
| CN116192102A (zh) | 一种小面积全数字可编程延迟电路 | |
| CN101446843A (zh) | 一种高频时钟发生器、时钟频率转换方法以及一种芯片 | |
| CN105306068A (zh) | 一种基于时钟调相的并串转换电路 | |
| CN109861690A (zh) | 输出反馈时钟占空比调节装置、方法及系统 | |
| CN105354008A (zh) | 一种随机数生成器的输出电路及输出方法 | |
| CN106209067B (zh) | 一种接口复用的接收电路 | |
| US8466816B2 (en) | Method and apparatus for serializing bits | |
| CN105553470B (zh) | 一种基于半速率时钟恢复电路的串行器 | |
| CN114546083A (zh) | 一种复位同步器电路及其时钟门控方法 | |
| CN104836763B (zh) | 一种提高传信率的多通道信号输出系统 | |
| CN208999990U (zh) | 真随机数发生器 | |
| CN102662626B (zh) | 一种带扰动的混沌双螺旋随机数发生器 | |
| CN105553784A (zh) | 通信信号模拟器 | |
| JP2013034087A (ja) | シリアル通信用インターフェース回路及びパラレルシリアル変換回路 | |
| CN104283561A (zh) | 一种异步时钟并串转换半周期输出电路 | |
| CN110059041A (zh) | 传输系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150617 |
|
| RJ01 | Rejection of invention patent application after publication |