CN103166623A

CN103166623A - 缓冲器

Info

Publication number: CN103166623A
Application number: CN2011104080590A
Authority: CN
Inventors: 张祐维; 郑景中
Original assignee: Ali Corp
Current assignee: Ali Corp
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2013-06-19

Abstract

本发明公开了一种缓冲器，包括控制单元、驱动单元以及预充单元。控制单元依据输入信号产生第一控制信号与第二控制信号。驱动单元依据第一控制信号与第二控制信号产生一驱动信号。预充单元电性连接控制单元，并提供由参考电压至控制单元的预充路经。其中，当输入信号从第一电压切换至第二电压时，预充单元导通预充路经，以致使控制单元将第一控制信号从第二电压切换至预设电压，并将第二控制信号从第二电压切换至第一电压。本发明无须增加第一P型晶体管的布局面积，增加缓冲器的传输速度。

Description

缓冲器

技术领域

本发明涉及一种缓冲器，且特别是有关于一种利用振幅不相同的两控制信号来控制驱动单元的缓冲器。

背景技术

在集成电路的制造工艺中，缓冲器的输出级，亦即缓冲器中用以驱动负载的驱动单元，大多是由一P型晶体管(P-type transistor)与一N型晶体管(N-type transistor)串接而成。其中，晶体管利用互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制成，P型晶体管是以电洞(electronic hole)为多数载子，而N型晶体管则是以电子(electron)为多数载子。此外，在半导体中电子的移动速度大于电洞的移动速度，因此缓冲器的操作速度往往会受限于P型晶体管的驱动能力。相对地，应用此类型缓冲器的电子装置，其操作频宽也将受限于缓冲器的操作速度。

举例来说，在双倍数据速率(double data rate，DDR)的存储器中，存储器的存取速度将取决于缓冲器的操作速度。一般而言，现有技术大多是通过增加输出级中P型晶体管的布局面积，来提高缓冲器的操作速度，进而提升整体系统的操作频宽。然而，随着P型晶体管的布局面积的增加，将导致更多的功率消耗，并限制了应用此缓冲器的电子装置在微型化的发展。

发明内容

本发明提供一种缓冲器，利用预充单元所提供的预充路经来降低第一控制信号的振幅，进而提高缓冲器的操作速度。

本发明提出一种缓冲器，包括控制单元、驱动单元以及预充单元。控制单元依据输入信号产生第一控制信号与第二控制信号。驱动单元依据第一控制信号与第二控制信号产生一驱动信号。预充单元电性连接控制单元，并提供由参考电压至控制单元的预充路经。其中，当输入信号从第一电压切换至第二电压时，预充单元导通预充路经，以致使控制单元将第一控制信号从第二电压切换至预设电压，并将第二控制信号从第二电压切换至第一电压。

在本发明的一实施例中，上述的驱动单元包括第一P型晶体管及第一N型晶体管。第一P型晶体管的源极接收第一电压，第一P型晶体管的漏极产生驱动信号，且第一P型晶体管的栅极接收第一控制信号。第一N型晶体管的漏极电性连接第一P型晶体管的漏极，第一N型晶体管的源极接收第二电压，且第一N型晶体管的栅极接收第二控制信号。

在本发明的一实施例中，上述的控制单元包括第一反相器及第二反相器。第一反相器接收输入信号，以产生第一控制信号，并具有第一电源端与第二电源端。其中，第一反相器的第一电源端电性连接预充单元，以在预充路径导通时接收预设电压，且第一反相器的第二电源端接收第二电压。第二反相器接收输入信号，以产生第二控制信号，并具有第一电源端与第二电源端，其中第二反相器的第一电源端接收第一电压，且第二反相器的第二电源端接收第二电压。

在本发明的一实施例中，上述的预充单元包括二极管，其中二极管的阳极接收参考电压，二极管的阴极电性连接第一反相器的第一电源端。此外，上述的参考电压相等于第一电压。

在本发明的一实施例中，上述的预充单元包括一开关。开关的第一端接收第一控制信号，开关的第二端接收参考电压，其中当输入信号从第一电压切换至第二电压时，开关导通其第一端与第二端。此外，上述的第一电压大于预设电压，且预设电压大于第二电压。

基于上述，本发明提供一种缓冲器，利用预充单元所提供的预充路经来降低第一控制信号的振幅，进而增加驱动单元中第一P型晶体管的导通与截止时间。藉此，本发明无须增加第一P型晶体管的布局面积，增加缓冲器的传输速度。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明的一实施例的缓冲器的示意图；

图2为本发明的一实施例的信号时序图；

图3为本发明的另一实施例的缓冲器的示意图；

图4为本发明的又一实施例的缓冲器的示意图。

附图标号：

100、300、400：缓冲器

110、310、410：控制单元

120、320、420：驱动单元

130、430：预充单元

D1：二极管

PM1、PM14、NM1、NM2、NM14：晶体管

V1、V14：第一电压

V2、V24：第二电压

VR、VR4：参考电压

VP：预设电压

C1、C14：负载

Si、Si4：输入信号

S1、S2、S14、S24：控制信号

S3、S34：驱动信号

SW4：开关

111、112：反相器

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

图1为本发明的一实施例的缓冲器的示意图。请参照图1，缓冲器100用以驱动一负载C1，并包括控制单元110、驱动单元120以及预充单元130。其中，预充单元130电性连接控制单元110，且控制单元110电性连接驱动单元120。

驱动单元120包括P型晶体管PM1及N型晶体管NM1。其中，P型晶体管PM1的源极接收第一电压V1(例如：电源电压)，且P型晶体管PM1的栅极接收控制信号S1。N型晶体管NM1的漏极电性连接P型晶体管PM1的漏极，N型晶体管NM1的源极接收第二电压V2(例如：接地电压)，且N型晶体管NM1的栅极接收控制信号S2。在此，驱动单元120将依据控制信号S1与控制信号S2，而据以通过P型晶体管PM1的漏极产生一驱动信号S3。

控制单元110包括反相器111及反相器112。反相器111与反相器112分别具有第一电源端、第二电源端、输入端及控制端。反相器111的第一电源端电性连接至预充单元130，且反相器111的第二电源端接收第二电压V2。反相器112的第一电源端接收第一电压V1，且反相器112的第二电源端接收第二电压V2。在操作上，反相器111与反相器112会同时接收输入信号Si，并分别产生控制信号S1与控制信号S2。藉此，控制单元110将可利用控制信号S1与控制信号S2来控制驱动单元120。

预充单元130接收参考电压VR，并用以提供由参考电压VR至控制单元110的一预充路经。此外，当输入信号Si从第一电压V1切换至第二电压V2时，预充单元130将导通预充路径，进而利用参考电压VR产生一预设电压VP。举例来说，在本实施例中，预充单元130包括二极管D1。其中，二极管D1的阳极端接收参考电压VR，且二极管D1的阴极端电性连接至反相器111的第一电源端。

在操作上，当输入信号Si从第一电压V1切换至第二电压V2时，二极管D1将导通其两端，进而导通由参考电压VR至控制单元110的预充路经。此外，随着二极管D1的导通，二极管D1的两端将产生一跨压。藉此，二极管D1的阴极将可提供低于参考电压VR的预设电压VP至反相器111的第一电源端。

在实际应用上，二极管D1可由一N型晶体管或是一P型晶体管所构成。举例来说，在本实施例中，二极管D1是由一N型晶体管MN2所构成。其中，N型晶体管MN2的栅极与源极接收参考电压VR，并且N型晶体管MN2的漏极电性连接反相器111的第一电源端。此外，当二极管D1是由一P型晶体管所构成时，所述P型晶体管的源极接收参考电压VR，并且所述P型晶体管的栅极与漏极电性连接至反相器111的第一电源端。

值得一提的是，在本发明的实施例中，参考电压VR相等于第一电压V1。亦即，第一电压V1大于预设电压VP，并且预设电压VP大于第二电压V2。且知，随着二极管D1的导通，反相器111将操作在预设电压VP与第二电压V2之间，且知反相器112是操作在第一电压V1与第二电压V2之间。因此，反相器111所产生的控制信号S1的振幅将小于反相器112所产生的控制信号S2的振幅。

为了致使本领域技术人员能更了解本实施例，图2为依据本发明一实施例的信号时序图，以下请一并参照图1及图2来看缓冲器100的整体运作。如图2所示，在进入时间点t1时，输入信号Si由第一电压V1切换至第二电压V2。此时，由于预充单元130导通预充路径，并在预充单元130的两端形成一压差ΔV，因此预充单元130将可提供小于第一电压V1的预设电压VP至反相器111的第一电源端。藉此，反相器111将依据输入信号Si，而将控制信号S1从第二电压V2切换至预设电压VP。于此同时，反相器112则是会依据输入信号Si，将控制信号S2由第二电压V2切换至第一电压V1。

随着控制信号S1切换至预设电压VP，且控制信号S2切换第一电压V1，则驱动单元120中的P型晶体管PM1将不导通，且N型晶体管NM1将导通。换言之，驱动单元120将断开由第一电压V1至负载C1的路径，并导通由第二电压V2至负载C1的路径。如此一来，驱动单元120将可提供一放电路径给负载C1，进而致使驱动信号S3由第一电压V1切换至第二电压V2。

同理，在进入时间点t2时，输入信号Si从第一电压V1切换至第二电压V2。此时，预充单元130切断预充路径。此外，反相器111将依据输入信号Si将控制信号S1从预设电压VP切换至第二电压V2。同时，反相器112将依据输入信号Si将控制信号S2从第一电压V1切换至第二电压V2。于此，控制信号S1将导通P型晶体管PM1，并且控制信号S2将截止N型晶体管NM1，进而致使驱动信号S3从第二电压V2切换至第一电压V1。

控制信号S1是用以对驱动单元120的P型晶体管PM1进行驱动。此外，控制信号S1的准位是介在预设电压VP与第二电压V2之间，且预设电压VP小于第一电压V1。且知，控制信号S2的准位是介在第一电压V1与第二电压V2之间。换言之，控制信号S1的振幅将小于控制信号S2的振幅。藉此，随着控制信号S1的振幅的降低，将可缩短控制信号S1的上升时间与下降时间，进而加速了P型晶体管PM1的导通及截止速度。

如前所述，本实施例是通过控制信号S1的上升时间及下降时间的减少，来加速P型晶体管PM1的导通及截止速度，进而增加缓冲器100的操作速度。换言之，本实施例无须增加P型晶体管PM1的布局面积，即可增加缓冲器100的传输速度。

附带一提，图3为本发明的另一实施例的缓冲器的示意图。在此，就图1实施例的实施型态来看，可归结出，通过控制单元110的一端来接收小于第一电压V1的预设电压VP，皆可藉此降低控制信号S1的振幅，进而提高P型晶体管PM1的导通及截止速度。因此，如图3所示，在其它实施例中，亦可以运用电压产生器、电压转换器等构件来提供预设电压VP，以在控制单元110的一端产生预设电压VP，只是本发明的预充单元的设计不限于上述。

图4为本发明的又一实施例的缓冲器的示意图。请参照图4，缓冲器400用以驱动一负载C14，并包括控制单元410、驱动单元420以及预充单元430。此外，控制单元410包括反相器411及反相器412。驱动单元420包括P型晶体管PM14及N型晶体管NM14。预充单元430包括开关SW4。

相较于图1实施例，不同的是，本实施例的预充单元430是串接于反相器411的输出端以及参考电压VR4之间，且参考电压VR相等于第二电压V24。此外，就控制单元410来说，反相器411及412的第一电源端及第二电源端各别接收第一电压V14(例如：电源电压)及第二电压V24(例如：接地电压)。然而，与图1的实施例相似的，就驱动单元420而言，P型晶体管PM14与N型晶体管NM14串接在第一电压V14与第二电压V24之间，并分别受控于控制信号S14与控制信号S4。藉此，驱动单元420将产生驱动信号S34来驱动负载C14。

值得一提的是，就本实施例的预充单元430来说，开关SW4具有第一端、第二端及控制端。其中，开关SW4的第一端接收控制信号S14，开关SW4的第二端接收参考电压VR4，并且开关SW4的控制端接收输入信号Si4的反相信号/Si4。因此，当输入信号Si4从第一电压V14切换至第二电压V24时，反相信号/Si4将从第二电压V24切换至第一电压V14，进而导通开关SW4。此时，预充单元430将可导通由参考电压VR4至控制单元410的预充路经。

详细而言，当输入信号Si4从第一电压V14切换至第二电压V24时，反相信号/Si4将导通开关SW4，进而致使开关SW4提供导通至参考电压VR4(例如：第二电压V24)的预充路径。随着预充路径的导通，控制信号S14将无法完全上拉至第一电压V14。因此，此时的控制信号S14将从第二电压V24切换至预设电压，且预设电压小于第一电压V14。此外，此时的控制信号S24将从第二电压V24切换至第一电压V14。另一方面，当输入信号Si4从第二电压V24切换至第一电压V14时，控制信号S14将从预设电压切换至第二电压V24，且控制信号S24将从第一电压V14切换至第二电压V24。换言之，控制信号S14的振幅将小于控制信号S24的振幅，进而有助于提升P型晶体管PM14的导通及截止速度。

附带一提，本实施的开关SW4是由一N型晶体管所构成，因此预充单元430是利用输入信号Si4的反相信号/Si4来控制开关SW4。但是，本实施例的开关SW4亦可由一P型晶体管所构成，并可利用输入信号Si4来控制开关SW4，且本实施例所述的开关SW4不受限于上述所列举的实施型态。

综上所述，本发明是通过预充单元提供一预充路经。此外，随着预充路径的导通，驱动单元中P型晶体管所接收的控制信号，将切换于第二电压与预设电压之间。如此一来，无须增加P型晶体管的布局面积，即可增加P型晶体管的导通与截止时间，进而有助于增加缓冲器的传输速度。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定者为准。

Claims

1.一种缓冲器，其特征在于，应用于一存储器中以加速所述存储器的存取速度，包括：

一控制单元，依据一输入信号产生一第一控制信号与一第二控制信号；

一驱动单元，依据所述第一控制信号与所述第二控制信号产生一驱动信号；以及

一预充单元，电性连接所述控制单元，并提供由一参考电压至所述控制单元的一预充路经，

其中，当所述输入信号从一第一电压切换至一第二电压时，所述预充单元导通所述预充路经，以致使所述控制单元将所述第一控制信号从所述第二电压切换至一预设电压，并将所述第二控制信号从所述第二电压切换至所述第一电压。

2.如权利要求1所述的缓冲器，其特征在于，所述驱动单元包括：

一第一P型晶体管，其源极接收所述第一电压，所述第一P型晶体管的漏极产生所述驱动信号，且所述第一P型晶体管的栅极接收所述第一控制信号；以及

一第一N型晶体管，其漏极电性连接所述第一P型晶体管的漏极，所述第一N型晶体管的源极接收所述第二电压，且所述第一N型晶体管的栅极接收所述第二控制信号。

3.如权利要求1所述的缓冲器，其特征在于，所述控制单元包括：

一第一反相器，接收所述输入信号，以产生所述第一控制信号，并具有一第一电源端与一第二电源端，其中所述第一反相器的第一电源端电性连接所述预充单元，以在所述预充路径导通时接收所述预设电压，且所述第一反相器的第二电源端接收所述第二电压；以及

一第二反相器，接收所述输入信号，以产生所述第二控制信号，并具有一第一电源端与一第二电源端，其中所述第二反相器的第一电源端接收所述第一电压，且所述第二反相器的第二电源端接收所述第二电压。

4.如权利要求3所述的缓冲器，其特征在于，所述预充单元包括一二极管，其中所述二极管的阳极接收所述参考电压，所述二极管的阴极电性连接所述第一反相器的第一电源端。

5.如权利要求4所述的缓冲器，其特征在于，所述参考电压相等于所述第一电压。

6.如权利要求4所述的缓冲器，其特征在于，所述二极管由一第二N型晶体管所构成，所述第二N型晶体管的栅极与源极接收所述参考电压，且所述第二N型晶体管的漏极电性连接所述第一反相器的第一电源端。

7.如权利要求4所述的缓冲器，其特征在于，所述二极管由一第二P型晶体管所构成，所述第二P型晶体管的源极接收所述参考电压，且所述第二P型晶体管的栅极与漏极电性连接至所述第一反相器的第一电源端。

8.如权利要求1所述的缓冲器，其特征在于，所述控制单元包括：

一第三反相器，接收所述输入信号，以产生所述第一控制信号，并具有一第一电源端与一第二电源端，其中所述第三反相器的第一电源端接收所述第一电压，且所述第三反相器的第二电源端接收所述第二电压；以及

一第四反相器，接收所述输入信号，以产生所述第二控制信号，并具有一第一电源端与一第二电源端，其中所述第四反相器的第一电源端接收所述第一电压，且所述第四反相器的第二电源端接收所述第二电压。

9.如权利要求1所述的缓冲器，其特征在于，所述预充单元包括：

一开关，其第一端接收所述第一控制信号，所述开关的第二端接收所述参考电压，其中当所述输入信号从所述第一电压切换至所述第二电压时，所述开关导通其第一端与第二端。

10.如权利要求1所述的缓冲器，其特征在于，所述第一电压大于所述预设电压，且所述预设电压大于所述第二电压。