CN111224660A - 电压电路及其操作方法 - Google Patents

电压电路及其操作方法 Download PDF

Info

Publication number
CN111224660A
CN111224660A CN201910272025.XA CN201910272025A CN111224660A CN 111224660 A CN111224660 A CN 111224660A CN 201910272025 A CN201910272025 A CN 201910272025A CN 111224660 A CN111224660 A CN 111224660A
Authority
CN
China
Prior art keywords
voltage
circuit
output
node
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910272025.XA
Other languages
English (en)
Other versions
CN111224660B (zh
Inventor
许平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN111224660A publication Critical patent/CN111224660A/zh
Application granted granted Critical
Publication of CN111224660B publication Critical patent/CN111224660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本公开提供一种电压电路。电压电路包含一第一输入信号反相电路、一第二输入信号反相电路、一第一电位转换电路、一第二电位转换电路、一第一二极管电路以及一第二二极管电路。第一输入信号反相电路经配置以接收一输入信号并输出一第一反相信号。第二输入信号反相电路经配置以接收来自第一输入信号反相电路的第一反相信号并输出一第二反相信号。第一电位转换电路经配置以响应于第一及第二反相信号而确定一第一输出节点的电压电位。第二电位转换电路经配置以响应于第一及第二反相信号而确定一第二输出节点的电压电位。第一二极管电路连接于一第一电压施加节点以及第一输出节点之间。第二二极管电路连接于一第二电压施加节点以及第二输出节点。

Description

电压电路及其操作方法
技术领域
本公开主张2018/11/23申请的美国临时申请案第62/770,956号及2019/1/17申请的美国正式申请案第16/250,662号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
本公开关于一种集成电路及操作方法，特别涉及一种电压电路及其操作方法。
背景技术
在集成电路中，从外部装置接收信号是很常见的。此外，在集成电路的内部电路与外部电路之间传输信号也是很常见的。
为了使不同电路之间能够彼此相容，当集成电路传输或接收信号时可能会需要改变信号的最大电压电位以及最小电压电位。
因此，需要一种经配置而稳定地改变信号的最大电压电位以及最小电压电位的电路。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开提供一种电压电路。该电压电路包含一第一输入信号反相电路、一第二输入信号反相电路、一第一电位转换电路、一第二电位转换电路、一第一二极管电路以及一第二二极管电路。该第一输入信号反相电路经配置以接收一输入信号并输出一第一反相信号。该第二输入信号反相电路经配置以接收来自第一输入信号反相电路的该第一反相信号并输出一第二反相信号。该第一电位转换电路经配置以响应于该第一及第二反相信号而确定一第一输出节点的电压电位。该第二电位转换电路经配置以响应于该第一及第二反相信号而确定一第二输出节点的电压电位。该第一二极管电路连接于一第一电压施加节点以及该第一输出节点之间。该第二二极管电路连接于一第二电压施加节点以及该第二输出节点。
在一些实施例中，该第一反相信号的相位与该第二反相信号的相位不同。
在一些实施例中，该第一输出节点的最大电压电位以及最小电压电位与该第二输出节点的最大电压电位以及最小电压电位不同。
在一些实施例中，该第一二极管电路包含第一数量的二极管，且该第二二极管电路包含第二数量的二极管。
在一些实施例中，该第一二极管电路的二极管串联连接于该第一电压施加节点以及该第一输出节点之间，且该第二二极管电路的二极管串联连接于该第二电压施加节点以及该第二输出节点之间。
在一些实施例中，该第一数量等于该第二数量。
在一些实施例中，该第一数量不同于该第二数量。
在一些实施例中，该第一电压施加节点为正电压，且该第二电压施加节点为负电压。
在一些实施例中，该第一二极管电路包含一第一开关电路，该第一开关电路连接至该第一二极管电路的二极管并经配置以控制该第一二极管电路的二极管的一者的连接状态。
在一些实施例中，该第二二极管电路包含一第二开关电路，该第二开关电路连接至该第二二极管电路的二极管并经配置以控制该第二二极管电路的二极管的一者的连接状态。
在一些实施例中，该电压电路还包括一第一输出电路，该第一输出电路连接至该第一输出节点并经配置以响应于该第一输出节点的电压电位而输出一输出信号。
在一些实施例中，该电压电路还包括一第二输出电路，该第二输出电路连接至该第二输出节点并经配置以响应于该第二输出节点的电压电位而输出一输出信号。
在一些实施例中，该第一输出电路包括一第一反相器，该第一反相器经配置以反相该第一输出节点的电压电位，且该第二输出电路包括一第二反相器，该第二反相器经配置以反相该第二输出节点的电压电位。
在一些实施例中，该第一二极管电路连接于该第一电压施加节点以及该第一反相器之间并经配置以产生一电压降使得该第一反相器由一降低电压以及一接地电压所操作，其中该降低电压低于该第一电压施加节点并高于该接地电压。
在一些实施例中，该第二二极管电路连接于该第二电压施加节点以及该第二反相器之间并经配置以产生一电压升使得该第二反相器由一升高电压以及一外部电压所操作，其中该升高电压高于该第二电压施加节点并低于该外部电压。
本公开另提供一种电压电路的操作方法。该操作方法包含以下步骤。接收并反相一第一输入信号，并输出一第一反相信号。接收并反相该第一反相信号，并输出一第二反相信号。响应于该第一及第二反相信号而决定一第一输出节点的电压电位。降低一第一电压施加节点以及该第一输出节点之间的电压。响应于该第一及第二反相信号而决定一第二输出节点的电压电位。升高一第二电压施加节点以及该第二输出节点之间的电压。
在一些实施例中，该第一电压施加节点提供一正电压且该第二电压节点提供一负电压。
在一些实施例中，该第一输出节点的最大电压电位以及最小电压电位与该第二输出节点的最大电压电位以及最小电压电位不同。
在一些实施例中，该操作方法还包括配置一第一二极管电路以决定该第一电压施加节点以及该第一输出节点之间的电压降。
在一些实施例中，该操作方法还包括配置一第二二极管电路以决定该第二电压施加节点以及该第二输出节点之间的电压升。
通过上述电压电路的配置，可调整输出信号的最大电压电位以及最小电压电位，如此一来，可将信号转移到不同电路。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1例示本公开一些实施例的电压电路；
图2例示本公开一些实施例的电压电路的第一二极管电路；
图3例示本公开一些实施例的电压电路的第二二极管电路；
图4例示本公开一些实施例的电压电路的第一开关电路；
图5例示本公开一些实施例的电压电路的第二开关电路；以及
图6是一流程图，例示本公开一些实施例的电压电路的操作方法。
附图标记说明：
10 第一输入信号反相电路
20 第二输入信号反相电路
30 第一电位转换电路
31 第一信号传输电路
32 第一锁存电路
40 第二电位转换电路
41 第二信号传输电路
42 第二锁存电路
50 第一输出电路
60 第二输出电路
100 电压电路
600 操作方法
602 步骤
604 步骤
606 步骤
608 步骤
610 步骤
612 步骤
D1 第一二极管
D2 第二二极管电路
Dn 第n二极管
Dm 第m二极管
DC1 第一二极管电路
DC2 第二二极管电路
IV1 第一反相器
IV2 第二反相器
IV3 第三反相器
IV4 第四反相器
N1 第一晶体管
N2 第二晶体管
N3 第七晶体管
N4 第八晶体管
N_in1 第一输入节点
N_in2 第二输入节点
N_out1 第一输出节点
N_out2 第二输出节点
P1 第三晶体管
P2 第四晶体管
P3 第五晶体管
P4 第六晶体管
SC1 第一开关电路
SC2 第二开关电路
S_in 输入信号
S_out1 第一输出信号
S_out2 第二输出信号
SW1 第一开关
SW2 第二开关
SW3 第三开关
SWn-1 第n-1开关
SWm-1 第m-1开关
VDD 外部电压
VNN 负电压
VPP 帮浦电压
VSS 接地电压
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1例示本公开一些实施例的电压电路100。参考图1，依据一实施例的电压电路100可包含第一输入信号反向电路10、第二输入信号反相电路20、第一电位转换电路30、第二电位转换电路40、第一输出电路50、第二输出电路60、第一二极管电路DC1以及第二二极管电路DC2。
第一输入信号反相电路10可接收输入信号S_in。并且，第一输入信号反相电路10可反相所接收的输入信号S_in并输出反相输入信号至第一输入节点N_in1。
第一输入信号反相电路10可以包括第一反相器IV1。第一反相器IV1可以由外部电压VDD和接地电压VSS所操作。通过这样的设置，来自第一反相器IV1的输出信号的最大电压电位可以本质上对应于外部电压VDD。并且，来自第一反相器IV1的输出信号的最小电压电位可以本质上对应于接地电压VSS。
第二输入信号反相电路20可以将来自第一输入信号反相电路10的输出信号反相。第二输入信号反相电路20可以将反相输出信号输出到第二输入节点N_in2。反相输入信号的相位与反相输出信号的相位不同。
第二输入信号反相电路20可以包括第二反相器IV2。第二反相器IV2可以由外部电压VDD和接地电压VSS所操作。通过这样的设置，来自第二反相器IV2的输出信号的最大电压电位可以本质上对应于外部电压VDD。来自第二反相器IV2的输出信号的最小电压电位可以本质上对应于接地电压VSS。
第一电位转换电路30可以被配置为响应于第一输入节点N_in1和第二输入节点N_in2的电压电位而确定第一输出节点N_out1的电压电位。第一电位转换电路30可以接收帮浦电压VPP。第一电位转换电路30可以通过帮补电压VPP来操作。例如，当第一输入节点N_in1的电压电位处于外部电压VDD的电位而第二输入节点N_in2的电压电位处于接地电压VSS的电位时，第一电位转换电路30可以将第一输出节点N_out1的电压电位增加到帮浦电压VPP。与此相反，当第一输入节点N_in1的电压电位为接地电压VSS而第二输入节点N_in2的电压电位为外部电压VDD时，第一电位转换电路30可以将第一输出节点N_out1的电压电位降低到接地电压VSS的电压电位。
第一电位转换电路30可以包括第一信号传输电路31和第一锁存电路32。
第一信号传输电路31可以响应于第一输入节点N_in1和第二输入节点N_in2的电压电位而将第一输入节点N_in1和第二输入节点N_in2的电压电位中的任意一个传输给第一锁存电路32。例如，第一信号传输电路31可以将具有第一输入节点N_in1和第二输入节点N_in2的电压电位之中相对较低电压电位的输入节点的电压传输给第一锁存电路32。当第一输入节点N_in1的电压电位处于外部电压VDD的电位而第二输入节点N_in2的电压电位处于接地电压VSS的电位时，第一信号传输电路31可以将第一输入节点N_in1的电压电位传输给第一锁存电路32。与此相反，当第一输入节点N_in1的电压电位处于接地电压VSS而第二输入节点N_in2的电压电位处于外部电压VDD时，第一信号传输电路31可以将第二输入节点N_in2的电压电位传输给第一锁存电路32。
第一信号传输电路31可以包括第一晶体管N1和第二晶体管N2。第一晶体管N1可以包括可以施加外部电压VDD的栅极、与第一输入节点N_in1连接的源极以及与第一锁存电路32连接的漏极。第二晶体管N2可以包括可以施加外部电压VDD的栅极、与第二输入节点N_in2连接的源极以及与第一锁存电路32连接的漏极。
第一锁存电路32可以被配置为响应于从第一信号传输电路31传输来的第一输入节点N_in1和第二输入节点N_in2的电压电位中的任意一个而确定第一输出节点N_out1的电压电位。例如，当第一输入节点N_in1的接地电压VSS从第一信号传输电路31传输来时，第一锁存电路32可以将接地电压VSS提供给第一输出节点N_out1的电压电位。与此相反，当第二输入节点N_in2的接地电压VSS从第一信号传输电路31传输来时，第一锁存电路32可以将帮浦电压VPP提供给第一输出节点N_out1的电压电位。
第一锁存电路32可以包括第三晶体管P1和第四晶体管P2。第三晶体管P1可以包括与第一信号传输电路31的第二晶体管N2连接的栅极、可以施加帮浦电压VPP的源极以及与第一信号传输电路31的第一晶体管N1连接的漏极。第四晶体管P2可以包括与第一信号传输电路31的第一晶体管N1连接的栅极、可以施加帮浦电压VPP的源极以及与第一信号传输电路31的第二晶体管N2连接的漏极。
第二电压转换电路40可以被配置为响应于第一输入节点N_in1和第二输入节点N_in2的电压电位而确定第二输出节点N_out2的电压电位。第二电压转换电路40可以接收负电压VNN。第二电压转换电路40可以通过负电压VNN来操作。例如，当第一输入节点N_in1的电压电位处于外部电压VDD的电位而第二输入节点N_in2的电压电位处于接地电压VSS的电位时，第二电压转换电路40可以将第二输出节点N_out2的电压电位增加到外部电压VDD。与此相反，当第一输入节点N_in1的电压电位处于接地电压VSS的电位而第二输入节点N_in2的电压电位处于外部电压VDD的电位时，第二电压转换电路40可以将第二输出节点N_out2的电压电位减小到负电压VNN。
第二电压转换电路40可以包括第二信号传输电路41和第二锁存电路42。在一些实施例中，第二信号传输电路41可以响应于第一输入节点N_in1和第二输入节点N_in2的电压电位而将第一输入节点N_in1和第二输入节点N_in2的电压电位中的任意一个传输给第二锁存电路42。例如，第二信号传输电路41可以将具有第一输入节点N_in1和第二输入节点N_in2的电压电位之中的相对较高的电压电位的输入节点的电压传输给第二锁存电路42。当第一输入节点N_in1的电压电位处于接地电压VSS的电位而第二输入节点N_in2的电压电位处于外部电压VDD的电位时，第二信号传输电路41可以将第二输入节点N_in2的电压电位传输给第二锁存电路42。与此相反，当第一输入节点N_in1的电压电位为外部电压VDD而第二输入节点N_in2的电压电位为接地电压VSS时，第二信号传输电路41可以将第一输入节点N_in1的电压电位传输给第二锁存电路42。
第二信号传输电路41可以包括第五晶体管P3和第六晶体管P4。第五晶体管P3可以包括可以施加接地电压VSS的栅极、与第一输入节点N_in1连接的源极以及与第二锁存电路42连接的漏极。第六晶体管P4可以包括可以施加接地电压VSS的栅极、与第二输入节点N_in2连接的源极以及与第二锁存电路42连接的漏极。
第二锁存电路42可以被配置为响应于从第二信号传输电路41传输来的第一输入节点N_in1和第二输入节点N_in2的电压电位中的任意一个而确定第二输出节点N_out2的电压电位。例如，当第一输入节点N_in1的外部电压VDD从第二信号传输电路41传输来时，第二锁存电路42可以将外部电压VDD提供给第二输出节点N_out2的电压电位。与此相反，当第二输入节点N_in1的外部电压VDD从第二信号传输电路41传输来时，第二锁存电路42可以将负电压VNN提供给第二输出节点N_out2的电压电位。
第二锁存电路42可以包括第七晶体管N3和第八晶体管N4。第七晶体管N3可以包括与信号传输电路41的第六晶体管P4连接的栅极、可以施加负电压VNN的源极以及与第二信号传输电路41的第五晶体管P3连接的漏极。第八晶体管N4可以包括与第二信号传输电路41的第五晶体管P3连接的栅极、可以施加负电压VNN的源极以及与第二信号传输电路41的第六晶体管P4连接的漏极。
第一输出电路50可以响应于第一输出节点N_out1的电压电位而输出第一输出信号S_out1。例如，当第一输出节点N_out1的电压电位处于接地电压VSS的电压电位时，第一输出电路50可以输出具有帮浦电压VPP的电位的第一输出信号S_out1。与此相反，当第一输出节点N_out1的电压电位处于帮浦电压VPP的电压电位时，第一输出电路50可以输出具有接地电压VSS的电位的第一输出信号S_out1。
第一输出电路50可以包括第三反相器IV3。第三反相器IV3可以将第一输出节点N_out1的电压电位反相以输出第一输出信号S_out1。第一输出电路50还可包含第一二极管电路DC1。第一二极管电路DC1可连接于帮浦电压VPP和第三反相器IV3之间，使得趋近于帮浦电压VPP(举例来说，VPP-0.7伏特)的第一新电压电位以及接地电压VSS可被施加到第三反相器IV3。因此，第三反相器IV3可通过第一新电压电位以及接地电压VSS所操作。
第二输出电路60可以响应于第二输出节点N_out2的电压电位而输出第二输出信号S_out2。例如，当第二输出节点N_out2的电压电位处于负电压VNN的电压电位时，第二输出电路60可以输出具有外部电压VDD的电位的第二输出信号S_out2。与此相反，当第二输出节点N_out2的电压电位处于外部电压VDD的电压电位时，第二输出电路60可以输出具有负电压VNN的电位的第二输出信号S_out2。
第二输出电路60可以包括第四反相器IV4。第四反相器IV4可以将第二输出节点N_out2的电压电位反相以输出第二输出信号S_out2。第二输出电路60还可包含第二二极管电路DC2。第二二极管电路DC2可连接于负电压VNN和第四反相器IV4之间，使得趋近于负电压VNN(举例来说，VNN+0.7伏特)的第二新电压电位以及外部电压VDD可被施加到第四反相器IV4。因此，第四反相器IV4可通过第二新电压电位以及外部电压VDD所操作。
图2例示本公开一些实施例的电压电路100的第一二极管电路DC1。参考图2，在一些实施例中，第一二极管电路DC1包含n个串联连接于第一电压施加节点(帮浦电压)VPP以及第三反相器IV3之间的二极管。通过这样的设置，可以将第一新电压电位进一步降低至VPP-0.7V*n。可以基于第一输出节点N_out1想要的最大电压电位而选择数字n。
图3例示本公开一些实施例的电压电路100的第二二极管电路DC2。参考图3，在一些实施例中，第二二极管电路DC2包含m个串联连接于第二电压施加节点(负电压)VNN以及第四反相器IV4之间的二极管。通过这样的设置，可以将第二新电压电位进一步升高至VNN+0.7V*m。可以基于第二输出节点N_out2想要的最小电压电位而选择数字m。在一些实施例中，数字n等于数字m使得从帮浦电压VPP到第一新电压电位的电压降等于从负电压VNN到第二新电压电位的电压升。在一些实施例中，数字n与数字m不同使得从帮浦电压VPP到第一新电压电位的电压降与从负电压VNN到第二新电压电位的电压升不同。
图4例示本公开一些实施例的电压电路100的第一开关电路SC1。参考图4，第一开关电路SC1包含多个开关SW1、SW2…SWn-1，这些开关经配置以控制n个二极管的对应一者的连接状态。举例来说，第一开关SW1与第一二极管D1并联，使得当第一开关SW1打开时，略过第一二极管D1，也就是没有电流经过第一二极管D1。与此相反，当第一开关SW1关闭时，第一二极管D1的连接状态为导通。相似地，第二开关SW2与第二二极管D2并联，使得当第二开关SW2打开时，略过第二二极管D1。在本实施例中，没有开关电路与第n个二极管Dn并联，因此二极管Dn总是处于导通的连接状态，使得无论如何从帮浦电压VPP到第三反相器IV3至少都会有0.7V的电压降。
图5例示本公开一些实施例的电压电路100的第二开关电路SC2。参考图5，第二开关电路SC2包含多个开关SW1、SW2…SWm-1，这些开关经配置以控制m个二极管的对应一者的连接状态。举例来说，第一开关SW1与第一二极管D1并联，使得当第一开关SW1打开时，略过第一二极管D1，也就是没有电流经过第一二极管D1。与此相反，当第一开关SW1关闭时，第一二极管D1的连接状态为导通。相似地，第二开关SW2与第二二极管D2并联，使得当第二开关SW2打开时，略过第二二极管D1。在本实施例中，没有开关电路与第m个二极管Dm并联，因此二极管Dm总是处于导通的连接状态，使得无论如何从负电压VNN到第四反相器IV4至少都会有0.7V的电压升。
图6是一流程图，例示本公开一些实施例的电压电路的操作方法600。在一些实施例中，操作方法600包含数个操作602、604、606、608、610及612，以下的说明及例示并非用于限制其操作顺序。
在操作602中，接收并反相一第一输入信号，并输出一第一反相信号；第一输入信号反相电路10可接收并反相输入信号S_in，并输出一反相信号。举例来说，当输入信号S_in处于高电位时，第一输入信号反相电路10可以输出处于接地电压VSS的电位的反相输出信号。
在操作604中，接收并反相该第一反相信号，并输出一第二反相信号；由第一输入信号反相电路10所输出的反相输出信号可被第二输入信号反相电路20所接收，并输出反相信号。举例来说，第二输入信号反相电路20可以输出第一输入信号反相电路10的处于外部电压VDD的电位的输出信号。因此，第一输入节点N_in1处于接地电压VSS的电位。第二输入节点N_in2处于外部电压VDD的电位。
第一信号传输电路31可以将第一输入节点N_in1和第二输入节点N_in2之中的输入节点的低电压电位输出给第一锁存电路32。因此，第一信号传输电路31可以将第一输入节点N_in1的电压电位传输给第一锁存电路32。
第一信号传输电路31可以包括第一晶体管N1和第二晶体管N2。因为外部电压VDD可以被施加给第一晶体管N1和第二晶体管N2的栅极，所以第一晶体管N1和第二晶体管N2的导通可以根据输入至源极中的电压电位来确定。当第一输入节点N_in1的电压电位处于接地电压VSS的电位而第二输入节点N_in2的电压电位处于外部电压VDD的电位时，第一晶体管N1可以导通而第二晶体管N2可以关断。因此，第一输入节点N_in1的电压电位可以经由导通的第一晶体管N1而传输给第一锁存电路32。
在操作606中，响应于该第一反相信号及该第二反相信号，决定一第一输出节点的电压电位；响应于第一输入信号反相电路10及第二输入信号反相电路20所输出的反相信号决定第一输出节点S_out1的电压电位。举例来说，当第一锁存电路32接收第一输入节点N_in1的接地电压VSS的电位时，第四晶体管P2可以导通而第三晶体管P1可以关断。因此，第一输出节点N_out1可以与第一输入节点N_in1连接，使得第一输出节点N_out1的电压电位可以变成接地电压VSS的电位。
在操作608中，降低该第一输出节点与一第一电压施加节点之间的电压；降低帮浦电压VPP的电位与第一输出节点N_out1之间的电压。举例来说，当第一输出节点N_out1的电压电位变成接地电压VSS的电位时，依据第一二极管电路DC1的连接状态，第一输出电路50可以输出具有从帮浦电压VPP降低的电压电位的第一输出信号S_out1。
如上所述，当输入信号S_in处于高电位时，第一输入节点N_in1可以变成接地电压VSS的电位而第二输入节点N_in2可以变成外部电压VDD的电位。
第二信号传输电路41可以将第一输入节点N_in1和第二输入节点N_in2之中的输入节点的高电压电位传输给第二锁存电路42。因此，第二信号传输电路41可以将第二输入节点N_in2的电压电位传输给第二锁存电路42。
第二信号传输电路41可以包括第五晶体管P3和第六晶体管P4。因为接地电压VSS可以被施加给第五晶体管P3和第六晶体管P4的栅极，所以第五晶体管P3和第六晶体管P4的导通可以根据输入至源极中的电压电位来确定。当第一输入节点N_in1的电压电位处于接地电压VSS的电位而第二输入节点N_in2的电压电位处于外部电压VDD的电位时，第六晶体管P4可以导通而第五晶体管P3可以关断。因此，第二输入节点N_in2的电压电位可以经由导通的第六晶体管P4传输给第二锁存电路42。
在操作610中，响应于该第一反相信号及该第二反相信号，决定一第二输出节点的电压电位；响应于第一输入信号反相电路10及第二输入信号反相电路20所输出的反相信号决定第二输出节点N_out2的电压电位。举例来说，当第二锁存电路42接收第二输入节点N_in2的外部电压VDD的电位时，第七晶体管N3可以导通，使得第二输出节点N_out2的电压电位可以变成负电压VNN的电位。
当第二输出节点N_out2的电压电位变成负电压VNN的电位时，第二输出电路60可以输出具有外部电压VDD的电位的第二输出信号S_out2。
当输入信号S_in处于低电位时，第一输入信号反相电路10可以输出处于外部电压VDD的电位的输出信号。第二输入信号反相电路20可以输出第一输入信号反相电路10的处于接地电压VSS的电位的输出信号。因此，第一输入节点N_in1处于外部电压VDD的电位。第二输入节点N_in2处于接地电压VSS的电位。
第一信号传输电路31可以将第一输入节点N_in1和第二输入节点N_in2之中的输入节点的低电压电位传输给第一锁存电路32。因此，第一信号传输电路31可以将第二输入节点N_in2的电压电位传输给第一锁存电路32。
第一信号传输电路31可以包括第一晶体管N1和第二晶体管N2。因为外部电压VDD被施加给第一晶体管N1和第二晶体管N2的栅极，所以第一晶体管N1和第二晶体管N2的导通可以根据输入至源极中的电压电位来确定。当第一输入节点N_in1的电压电位处于外部电压VDD的电位而第二输入节点N_in2的电压电位处于接地电压VSS的电位时，第一晶体管N1可以关断而第二晶体管N2可以导通。因此，第二输入节点N_in2的电压电位可以经由导通的第二晶体管N2传输给第一锁存电路32。
当第一锁存电路32接收第二输入节点N_in2的接地电压VSS的电位时，第三晶体管P1可以导通，使得第一输出节点N_out1的电压电位可以变成帮浦电压VPP的电位。
当第一输出节点N_out1的电压电位变成帮浦电压VPP的电位时，第一输出电路50可以输出具有接地电压VSS的电位的第一输出信号S_out1。
如上所述，当输入信号S_in处于低电位时，第一输入节点N_in1可以变成外部电压VDD的电位，而第二输入节点N_in2可以变成接地电压VSS的电位。
第二信号传输电路41可以将第一输入节点N_in1和第二输入节点N_in2之中的输入节点的高电压电位传输给第二锁存电路42。因此，第二信号传输电路41可以将第一输入节点N_in1的电压电位传输给第二锁存电路42。
第二信号传输电路41可以包括第五晶体管P3和第六晶体管P4。因为接地电压VSS可以被施加给第五晶体管P3和第六晶体管P4的栅极，所以第五晶体管P3和第六晶体管P4的导通可以根据输入至源极中的电压电位来确定。当第一输入节点N_in1的电压电位处于外部电压VDD的电位而第二输入节点N_in2的电压电位处于接地电压VSS的电位时，第五晶体管P3可以导通而第六晶体管P4可以关断。因此，第一输入节点N_in1的电压电位可以经由导通的第五晶体管P3传输给第二锁存电路42。
当第二锁存电路42接收第一输入节点N_in1的外部电压VDD的电位时，第八晶体管N4可以导通而第七晶体管N3可以关断。第二输出节点N_out2可以与第一输入节点N_in1连接，使得第二输出节点N_out2的电压电位可以变成外部电压VDD的电位。
在操作612中，升高该第一输出节点与一第二电压施加节点之间的电压；增加负电压VNN和第二输出节点N_out2之间的电压。举例来说，当第二输出节点N_out2的电压电位变成外部电压VDD的电位时，依据第二二极管电路DC2的连接状态，第二输出电路60可以输出具有从负电压VNN升高的电压电位的第二输出信号S_out2。
根据一些实施例，电压电路100可以响应于单个输入信号S_in而输出具有不同的最大电压电位和不同的最小电压电位的输出信号。此外，因为外部电压和接地电压可以分别被施加给关断的第一晶体管N1或第二晶体管N2的栅极和源极以及关断的第五晶体管P3或第六晶体管P4的源极，所以可以减小在第一信号传输电路31和第二信号传输电路41的晶体管中栅极与源极之间的应力和漏极与源极之间的应力。此外，第一信号传输电路31和第二信号传输电路41的晶体管的导通和关断可以分别通过漏极和源极(而非栅极)的电压电位变化来控制。
总结来说，在本公开的一些实施例中，通过上述电压电路的配置，可调整输出信号的最大电压电位以及最小电压电位，如此一来，可将信号转移到不同电路。
本公开的一个实施方式提供一种电压电路。该电压电路包含一第一输入信号反相电路、一第二输入信号反相电路、一第一电位转换电路、一第二电位转换电路、一第一二极管电路以及一第二二极管电路。该第一输入信号反相电路经配置以接收一输入信号并输出一第一反相信号。该第二输入信号反相电路经配置以接收来自第一输入信号反相电路的该第一反相信号并输出一第二反相信号。该第一电位转换电路经配置以响应于该第一及第二反相信号而确定一第一输出节点的电压电位。该第二电位转换电路经配置以响应于该第一及第二反相信号而确定一第二输出节点的电压电位。该第一二极管电路连接于一第一电压施加节点以及该第一输出节点之间。该第二二极管电路连接于一第二电压施加节点以及该第二输出节点。
本公开另一实施方式提供一种电压电路的操作方法。该操作方法包含以下步骤。接收并反相一第一输入信号，并输出一第一反相信号。接收并反相该第一反相信号，并输出一第二反相信号。响应于该第一及第二反相信号而决定一第一输出节点的电压电位。降低一第一电压施加节点以及该第一输出节点之间的电压。响应于该第一及第二反相信号而决定一第二输出节点的电压电位。升高一第二电压施加节点以及该第二输出节点之间的电压。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。

Claims (20)

1.一种电压电路，包括：
一第一输入信号反相电路，经配置以接收一输入信号并输出一第一反相信号；
一第二输入信号反相电路，经配置以接收来自第一输入信号反相电路的该第一反相信号并输出一第二反相信号；
一第一电位转换电路，经配置以响应于该第一及第二反相信号而确定一第一输出节点的电压电位；
一第二电位转换电路，经配置以响应于该第一及第二反相信号而确定一第二输出节点的电压电位；
一第一二极管电路，连接于一第一电压施加节点以及该第一输出节点之间；以及
一第二二极管电路，连接于一第二电压施加节点以及该第二输出节点。
2.如权利要求1所述的电压电路，其中该第一反相信号的相位与该第二反相信号的相位不同。
3.如权利要求2所述的电压电路，其中该第一输出节点的最大电压电位以及最小电压电位与该第二输出节点的最大电压电位以及最小电压电位不同。
4.如权利要求1所述的电压电路，其中该第一二极管电路包含第一数量的二极管，且该第二二极管电路包含第二数量的二极管。
5.如权利要求4所述的电压电路，其中该第一二极管电路的二极管串联连接于该第一电压施加节点以及该第一输出节点之间，且该第二二极管电路的二极管串联连接于该第二电压施加节点以及该第二输出节点之间。
6.如权利要求5所述的电压电路，其中该第一数量等于该第二数量。
7.如权利要求5所述的电压电路，其中该第一数量不同于该第二数量。
8.如权利要求5所述的电压电路，其中该第一电压施加节点为正电压，且该第二电压施加节点为负电压。
9.如权利要求5所述的电压电路，其中该第一二极管电路包含一第一开关电路，该第一开关电路连接至该第一二极管电路的二极管并经配置以控制该第一二极管电路的二极管的一者的连接状态。
10.如权利要求9所述的电压电路，其中该第二二极管电路包含一第二开关电路，该第二开关电路连接至该第二二极管电路的二极管并经配置以控制该第二二极管电路的二极管的一者的连接状态。
11.如权利要求1所述的电压电路，还包括一第一输出电路，该第一输出电路连接至该第一输出节点并经配置以响应于该第一输出节点的电压电位而输出一输出信号。
12.如权利要求11所述的电压电路，还包括一第二输出电路，该第二输出电路连接至该第二输出节点并经配置以响应于该第二输出节点的电压电位而输出一输出信号。
13.如权利要求12所述的电压电路，其中该第一输出电路包括一第一反相器，该第一反相器经配置以反相该第一输出节点的电压电位，且该第二输出电路包括一第二反相器，该第二反相器经配置以反相该第二输出节点的电压电位。
14.如权利要求13所述的电压电路，其中该第一二极管电路连接于该第一电压施加节点以及该第一反相器之间并经配置以产生一电压降使得该第一反相器由一降低电压以及一接地电压所操作，其中该降低电压低于该第一电压施加节点并高于该接地电压。
15.如权利要求14所述的电压电路，其中该第二二极管电路连接于该第二电压施加节点以及该第二反相器之间并经配置以产生一电压升使得该第二反相器由一升高电压以及一外部电压所操作，其中该升高电压高于该第二电压施加节点并低于该外部电压。
16.一种电压电路的操作方法，该方法包括：
接收并反相一第一输入信号，并输出一第一反相信号；
接收并反相该第一反相信号，并输出一第二反相信号；
响应于该第一及第二反相信号而决定一第一输出节点的电压电位；
降低一第一电压施加节点以及该第一输出节点之间的电压；
响应于该第一及第二反相信号而决定一第二输出节点的电压电位；以及
升高一第二电压施加节点以及该第二输出节点之间的电压。
17.如权利要求16所述的操作方法，其中该第一电压施加节点提供一正电压且该第二电压节点提供一负电压。
18.如权利要求16所述的操作方法，其中该第一输出节点的最大电压电位以及最小电压电位与该第二输出节点的最大电压电位以及最小电压电位不同。
19.如权利要求16所述的操作方法，还包括配置一第一二极管电路以决定该第一电压施加节点以及该第一输出节点之间的电压降。
20.如权利要求16所述的操作方法，还包括配置一第二二极管电路以决定该第二电压施加节点以及该第二输出节点之间的电压升。
CN201910272025.XA 2018-11-23 2019-04-04 电压电路及其操作方法 Active CN111224660B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862770956P 2018-11-23 2018-11-23
US62/770,956 2018-11-23
US16/250,662 2019-01-17
US16/250,662 US10491220B1 (en) 2018-11-23 2019-01-17 Voltage circuit and method of operating the same

Publications (2)

Publication Number Publication Date
CN111224660A true CN111224660A (zh) 2020-06-02
CN111224660B CN111224660B (zh) 2023-11-07

Family

ID=68617945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910272025.XA Active CN111224660B (zh) 2018-11-23 2019-04-04 电压电路及其操作方法

Country Status (3)

Country Link
US (1) US10491220B1 (zh)
CN (1) CN111224660B (zh)
TW (1) TWI688208B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
CN101174044A (zh) * 2006-11-02 2008-05-07 立锜科技股份有限公司 背光控制电路及发光元件控制方法
US20090315610A1 (en) * 2008-06-24 2009-12-24 Hee-Seok Han Integrated Circuit Devices Having Level Shifting Circuits Therein
CN103166623A (zh) * 2011-12-09 2013-06-19 扬智科技股份有限公司 缓冲器
US20150171866A1 (en) * 2013-12-18 2015-06-18 Freescale Semiconductor, Inc. Level shifter circuit
US20160182052A1 (en) * 2014-12-23 2016-06-23 International Business Machines Corporation Level-shifting latch
CN106200846A (zh) * 2016-06-28 2016-12-07 珠海市杰理科技有限公司 上电掉电复位电路及芯片
CN108694965A (zh) * 2017-04-04 2018-10-23 爱思开海力士有限公司 半导体器件、操作半导体器件的方法以及包括其的系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521695A (en) 1983-03-23 1985-06-04 General Electric Company CMOS D-type latch employing six transistors and four diodes
JP4133371B2 (ja) 2002-06-10 2008-08-13 株式会社ルネサステクノロジ レベル変換回路
US7224202B2 (en) 2004-11-03 2007-05-29 Texas Instruments Incorporated Self-biased high voltage level shifter
US8217705B2 (en) 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
US8547717B2 (en) * 2010-05-26 2013-10-01 Hamilton Sundstrand Corporation Multilevel unidirectional rectifier with N-2 switches per phase leg
KR101760658B1 (ko) 2010-11-16 2017-07-24 삼성전자 주식회사 비휘발성 메모리 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
CN101174044A (zh) * 2006-11-02 2008-05-07 立锜科技股份有限公司 背光控制电路及发光元件控制方法
US20090315610A1 (en) * 2008-06-24 2009-12-24 Hee-Seok Han Integrated Circuit Devices Having Level Shifting Circuits Therein
CN103166623A (zh) * 2011-12-09 2013-06-19 扬智科技股份有限公司 缓冲器
US20150171866A1 (en) * 2013-12-18 2015-06-18 Freescale Semiconductor, Inc. Level shifter circuit
US20160182052A1 (en) * 2014-12-23 2016-06-23 International Business Machines Corporation Level-shifting latch
CN106200846A (zh) * 2016-06-28 2016-12-07 珠海市杰理科技有限公司 上电掉电复位电路及芯片
CN108694965A (zh) * 2017-04-04 2018-10-23 爱思开海力士有限公司 半导体器件、操作半导体器件的方法以及包括其的系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
戴春怡: "交直流电源与测量表计 第5册", 中国电力出版社, pages: 6 - 7 *

Also Published As

Publication number Publication date
US10491220B1 (en) 2019-11-26
CN111224660B (zh) 2023-11-07
TWI688208B (zh) 2020-03-11
TW202021277A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US9755621B1 (en) Single stage cascoded voltage level shifting circuit
US7804350B1 (en) Level shifting using cross-coupled cascode transistors
US20110025380A1 (en) Output driver operable over wide range of voltages
US20100061164A1 (en) Fail-safe high speed level shifter for wide supply voltage range
US20090315595A1 (en) Output drive circuit
KR101221177B1 (ko) 전압 전환 회로
JPH07283716A (ja) 出力回路及び半導体集積回路
US7724069B1 (en) Analog switch for operation outside power rails with low supply current
US7705631B2 (en) Level shifter circuit
US7463072B2 (en) Small swing signal receiver for low power consumption and semiconductor device including the same
US7859305B2 (en) Input/output circuit
US9570977B2 (en) Charge pump initialization device, integrated circuit having charge pump initialization device, and method of operation
US11894843B2 (en) Level shift circuit
CN111224660B (zh) 电压电路及其操作方法
US20130194001A1 (en) Data output circuit
JP2009303460A (ja) 昇圧回路
US20080024188A1 (en) Junction field effect transistor level shifting circuit
US20180034464A1 (en) Level shifter
JP4467959B2 (ja) デジタルスイッチ、およびレベル変換デジタルスイッチ
US7317334B2 (en) Voltage translator circuit and semiconductor memory device
JP2002344303A (ja) レベルシフト回路
CN113257190B (zh) 信号输出电路和显示装置驱动器
US10763849B2 (en) Semiconductor integrated circuit
US10101760B1 (en) Power-on control circuit and input/output control circuit
KR101437201B1 (ko) 승압 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant