CN108694965A - 半导体器件、操作半导体器件的方法以及包括其的系统 - Google Patents

半导体器件、操作半导体器件的方法以及包括其的系统 Download PDF

Info

Publication number
CN108694965A
CN108694965A CN201810054103.4A CN201810054103A CN108694965A CN 108694965 A CN108694965 A CN 108694965A CN 201810054103 A CN201810054103 A CN 201810054103A CN 108694965 A CN108694965 A CN 108694965A
Authority
CN
China
Prior art keywords
signal
circuit
voltage
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810054103.4A
Other languages
English (en)
Inventor
李基元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108694965A publication Critical patent/CN108694965A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

可以提供一种半导体器件。半导体器件可以包括第一输入信号反相电路、第二输入信号反相电路、第一电平移位电路和第二电平移位电路。第一输入信号反相电路可以被配置为将输入信号反相并输出。第二输入信号反相电路可以被配置为将来自第一输入信号反相电路的输出信号反相并输出。第一电平移位电路可以被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而确定第一输出节点的电压电平。第二电平移位电路可以被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而确定第二输出节点的电压电平。

Description

半导体器件、操作半导体器件的方法以及包括其的系统
相关申请的交叉引用
本申请要求2017年4月4日向韩国知识产权局提交的申请号为10-2017-0043565的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体集成电路，更具体地，涉及一种半导体器件及操作半导体器件的方法。
背景技术
半导体器件可以被配置为从外部设备接收信号。此外，半导体器件可以被配置为在半导体器件的内部电路与外部电路之间传输信号。
当半导体器件传输信号或接收信号时，可以要求改变信号的最大电压电平和最小电压电平。
因此，可以需要被配置为稳定地改变信号的最大电压电平和最小电压电平的电路。
发明内容
在一个实施例中，可以提供一种半导体器件。半导体器件可以包括第一输入信号反相电路、第二输入信号反相电路、第一电平移位电路和第二电平移位电路。第一输入信号反相电路可以被配置为将输入信号反相并输出。第二输入信号反相电路可以被配置为将来自第一输入信号反相电路的输出信号反相并输出。第一电平移位电路可以被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而确定第一输出节点的电压电平。第二电平移位电路可以被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而确定第二输出节点的电压电平。
在一个实施例中，可以提供一种操作半导体器件的方法。该方法可以包括将第一输入信号反相以及输出第一结果信号。该方法可以包括将结果信号反相以及输出第二结果信号。该方法可以包括响应于第一结果信号和第二结果信号而确定第一输出节点的电压电平。该方法可以包括响应于第一结果信号和第二结果信号而确定第二输出节点的电压电平。
附图说明
图1是图示根据示例性实施例的半导体器件的电路图；以及
图2是图示根据示例性实施例的半导体器件的电路图。
图3图示了采用以上关于图1至图2讨论的各种实施例的半导体器件的系统和/或操作该半导体器件的方法的代表示例的框图。
具体实施方式
在下文中，下面将参考附图通过实施例的各种示例来描述实施例的示例。
图1是图示根据一个实施例的示例的半导体器件的电路图。
参考图1，根据一个实施例的示例的半导体器件可以包括第一输入信号反相电路110、第二输入信号反相电路120、第一电平移位电路200、第二电平移位电路300、第一输出电路410和第二输出电路420。
第一输入信号反相电路110可以将输入信号IN_s反相。第一输入信号反相电路110可以将反相的输入信号IN_s输出到第一输入节点N_inA。
第一输入信号反相电路110可以包括第一反相器IV1。第一反相器IV1可以接收外部电压VDD和接地电压VSS。因此，来自第一反相器IV1的输出信号的最大电压电平可以对应于外部电压VDD。来自第一反相器IV1的输出信号的最小电压电平可以对应于接地电压VSS。
第二输入信号反相电路120可以将来自第一输入信号反相电路110的输出信号反相。第二输入信号反相电路120可以将反相的输出信号输出到第二输入节点N_inB。
第二输入信号反相电路120可以包括第二反相器IV2。第二反相器IV2可以接收外部电压VDD和接地电压VSS。因此，来自第二反相器IV2的输出信号的最大电压电平可以对应于外部电压VDD。来自第二反相器IV2的输出信号的最小电压电平可以对应于接地电压VSS。
第一电平移位电路200可以被配置为响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而确定第一输出节点N_outA的电压电平。第一电平移位电路200可以接收泵送电压VPP。第一电平移位电路200可以通过泵送电压VPP来操作。例如，当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第一电平移位电路200可以将第一输出节点N_outA的电压电平增加到泵送电压VPP。与此相反，当第一输入节点N_inA的电压电平可以为接地电压VSS而第二输入节点N_inB的电压电平可以为外部电压VDD时，第一电平移位电路200可以将接地电压VSS提供给第一输出节点N_outA的电压电平。
第一电平移位电路200可以包括第一信号传输电路210和第一锁存电路220。
第一信号传输电路210可以响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而将第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个传输给第一锁存电路220。例如，第一信号传输电路210可以将具有第一输入节点N_inA和第二输入节点N_inB的电压电平之中相对较低电压电平的输入节点的电压传输给第一锁存电路220。特别地，当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第一信号传输电路210可以将第一输入节点N_inA的电压电平传输给第一锁存电路220。与此相反，当第一输入节点N_inA的电压电平处于接地电压VSS而第二输入节点N_inB的电压电平处于外部电压VDD时，第一信号传输电路210可以将第二输入节点N_inB的电压电平传输给第一锁存电路220。
第一信号传输电路210可以包括第一晶体管N1和第二晶体管N2。第一晶体管N1可以包括可以施加外部电压VDD的栅极、与第一输入节点N_inA连接的源极以及与第一锁存电路220连接的漏极。第二晶体管N2可以包括可以施加外部电压VDD的栅极、与第二输入节点N_inB连接的源极以及与第一锁存电路220连接的漏极。
第一锁存电路220可以被配置为响应于从第一信号传输电路210传输来的第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个而确定第一输出节点N_outA的电压电平。例如，当第一输入节点N_inA的接地电压VSS从第一信号传输电路210传输来时，第一锁存电路220可以将接地电压VSS提供给第一输出节点N_outA的电压电平。与此相反，当第二输入节点N_inB的接地电压VSS从第一信号传输电路210传输来时，第一锁存电路220可以将泵送电压VPP提供给第一输出节点N_outA的电压电平。
第一锁存电路220可以包括第三晶体管P1和第四晶体管P2。第三晶体管P1可以包括与第一信号传输电路210的第二晶体管N2连接的栅极、可以施加泵送电压VPP的源极以及与第一信号传输电路210的第一晶体管N1连接的漏极。第四晶体管P2可以包括与第一信号传输电路210的第一晶体管N1连接的栅极、可以施加泵送电压VPP的源极以及与第一信号传输电路210的第二晶体管N2连接的漏极。
第二电平移位电路300可以被配置为响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而确定第二输出节点N_outB的电压电平。第二电平移位电路300可以接收负电压VNN。第二电平移位电路300可以通过负电压VNN来操作。例如，当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第二电平移位电路300可以将第二输出节点N_outB的电压电平增加到外部电压VDD。与此相反，当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第二电平移位电路300可以将第二输出节点N_outB的电压电平减小到负电压VNN。
第二电平移位电路300可以包括第二信号传输电路310和第二锁存电路320。
第二信号传输电路310可以响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而将第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个传输给第二锁存电路320。例如，第二信号传输电路310可以将具有第一输入节点N_inA和第二输入节点N_inB的电压电平之中的相对较高的电压电平的输入节点的电压传输给第二锁存电路320。特别地，当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第二信号传输电路310可以将第二输入节点N_inB的电压电平传输给第二锁存电路320。与此相反，当第一输入节点N_inA的电压电平可以为外部电压VDD而第二输入节点N_inB的电压电平可以为接地电压VSS时，第二信号传输电路310可以将第一输入节点N_inA的电压电平传输给第二锁存电路320。
第二信号传输电路310可以包括第五晶体管P3和第六晶体管P4。第五晶体管P3可以包括可以施加接地电压VSS的栅极、与第一输入节点N_inA连接的源极以及与第二锁存电路320连接的漏极。第六晶体管P4可以包括可以施加接地电压VSS的栅极、与第二输入节点N_inB连接的源极以及与第二锁存电路320连接的漏极。
第二锁存电路320可以被配置为响应于从第二信号传输电路310传输来的第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个而确定第二输出节点N_outB的电压电平。例如，当第一输入节点N_inA的外部电压VDD从第二信号传输电路310传输来时，第二锁存电路320可以将外部电压VDD提供给第二输出节点N_outB的电压电平。与此相反，当第二输入节点N_inB的外部电压VDD可以从第二信号传输电路310传输来时，第二锁存电路320可以将负电压VNN提供给第二输出节点N_outB的电压电平。
第二锁存电路320可以包括第七晶体管N3和第八晶体管N4。第七晶体管N3可以包括与第二信号传输电路310的第六晶体管P4连接的栅极、可以施加负电压VNN的源极以及与第二信号传输电路310的第五晶体管P3连接的漏极。第八晶体管N4可以包括与第二信号传输电路310的第五晶体管P3连接的栅极、可以施加负电压VNN的源极以及与第二信号传输电路310的第六晶体管P4连接的漏极。
第一输出电路410可以响应于第一输出节点N_outA的电压电平而输出第一输出信号OUT_sA。例如，当第一输出节点N_outA的电压电平处于接地电压VSS的电压电平时，第一输出电路410可以输出具有泵送电压VPP的电平的第一输出信号OUT_sA。与此相反，当第一输出节点N_outA的电压电平处于泵送电压VPP的电压电平时，第一输出电路410可以输出具有接地电压VSS的电平的第一输出信号OUT_sA。
第一输出电路410可以包括第三反相器IV3。第三反相器IV3可以将第一输出节点N_outA的电压电平反相以输出第一输出信号OUT_sA。泵送电压VPP和接地电压VSS可以被施加给第三反相器IV3。因此，第三反相器IV3可以由泵送电压VPP和接地电压VSS来操作。
第二输出电路420可以响应于第二输出节点N_outB的电压电平而输出第二输出信号OUT_sB。例如，当第二输出节点N_outB的电压电平处于负电压VNN的电压电平时，第二输出电路420可以输出具有外部电压VDD的电平的第二输出信号OUT_sB。与此相反，当第二输出节点N_outB的电压电平处于外部电压VDD的电压电平时，第二输出电路420可以输出具有负电压VNN的电平的第二输出信号OUT_sB。
第二输出电路420可以包括第四反相器IV4。第四反相器IV4可以将第二输出节点N_outB的电压电平反相以输出第二输出信号OUT_sB。外部电压VDD和负电压VNN可以被施加给第四反相器IV4。因此，第四反相器IV4可以由外部电压VDD和负电压VNN来操作。
在下文中，下面将讨论根据一个实施例的示例的半导体器件的操作。
当输入信号IN_s处于高电平时，第一输入信号反相电路110可以输出处于接地电压VSS的电平的输出信号。第二输入信号反相电路120可以输出第一输入信号反相电路110的处于外部电压VDD的电平的输出信号。因此，第一输入节点N_inA处于接地电压VSS的电平。第二输入节点N_inB处于外部电压VDD的电平。
第一信号传输电路210可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的低电压电平输出给第一锁存电路220。因此，第一信号传输电路210可以将第一输入节点N_inA的电压电平传输给第一锁存电路220。
特别地，第一信号传输电路210可以包括第一晶体管N1和第二晶体管N2。因为外部电压VDD可以被施加给第一晶体管N1和第二晶体管N2的栅极，所以第一晶体管N1和第二晶体管N2的导通可以根据输入至源极中的电压电平来确定。当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第一晶体管N1可以导通而第二晶体管N2可以关断。因此，第一输入节点N_inA的电压电平可以经由导通的第一晶体管N1而传输给第一锁存电路220。
当第一锁存电路220接收第一输入节点N_inA的接地电压VSS的电平时，第四晶体管P2可以导通而第三晶体管P1可以关断。因此，第一输出节点N_outA可以与第一输入节点N_inA连接，使得第一输出节点N_outA的电压电平可以变成接地电压VSS的电平。
当第一输出节点N_outA的电压电平变成接地电压VSS的电平时，第一输出电路410可以输出具有泵送电压VPP的电平的第一输出信号OUT_sA。
如上所述，当输入信号IN_s处于高电平时，第一输入节点N_inA可以变成接地电压VSS的电平而第二输入节点N_inB可以变成外部电压VDD的电平。
第二信号传输电路310可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的高电压电平传输给第二锁存电路320。因此，第二信号传输电路310可以将第二输入节点N_inB的电压电平传输给第二锁存电路320。
特别地，第二信号传输电路310可以包括第五晶体管P3和第六晶体管P4。因为接地电压VSS可以被施加给第五晶体管P3和第六晶体管P4的栅极，所以第五晶体管P3和第六晶体管P4的导通可以根据输入至源极中的电压电平来确定。当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第六晶体管P4可以导通而第五晶体管P3可以关断。因此，第二输入节点N_inB的电压电平可以经由导通的第六晶体管P4传输给第二锁存电路320。
当第二锁存电路320接收第二输入节点N_inB的外部电压VDD的电平时，第七晶体管N3可以导通，使得第二输出节点N_outB的电压电平可以变成负电压VNN的电平。
当第二输出节点N_outB的电压电平变成负电压VNN的电平时，第二输出电路420可以输出具有外部电压VDD的电平的第二输出信号OUT_sB。
当输入信号IN_s处于低电平时，第一输入信号反相电路110可以输出处于外部电压VDD的电平的输出信号。第二输入信号反相电路120可以输出第一输入信号反相电路110的处于接地电压VSS的电平的输出信号。因此，第一输入节点N_inA处于外部电压VDD的电平。第二输入节点N_inB处于接地电压VSS的电平。
第一信号传输电路210可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的低电压电平传输给第一锁存电路220。因此，第一信号传输电路210可以将第二输入节点N_inB的电压电平传输给第一锁存电路220。
特别地，第一信号传输电路210可以包括第一晶体管N1和第二晶体管N2。因为外部电压VDD被施加给第一晶体管N1和第二晶体管N2的栅极，所以第一晶体管N1和第二晶体管N2的导通可以根据输入至源极中的电压电平来确定。当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第一晶体管N1可以关断而第二晶体管N2可以导通。因此，第二输入节点N_inB的电压电平可以经由导通的第二晶体管N2传输给第一锁存电路220。
当第一锁存电路220接收第二输入节点N_inB的接地电压VSS的电平时，第三晶体管P1可以导通，使得第一输出节点N_outA的电压电平可以变成泵送电压VPP的电平。
当第一输出节点N_outA的电压电平变成泵送电压VPP的电平时，第一输出电路410可以输出具有接地电压VSS的电平的第一输出信号OUT_sA。
如上所述，当输入信号IN_s处于低电平时，第一输入节点N_inA可以变成外部电压VDD的电平，而第二输入节点N_inB可以变成接地电压VSS的电平。
第二信号传输电路310可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的高电压电平传输给第二锁存电路320。因此，第二信号传输电路310可以将第一输入节点N_inA的电压电平传输给第二锁存电路320。
特别地，第二信号传输电路310可以包括第五晶体管P3和第六晶体管P4。因为接地电压VSS可以被施加给第五晶体管P3和第六晶体管P4的栅极，所以第五晶体管P3和第六晶体管P4的导通可以根据输入至源极中的电压电平来确定。当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第五晶体管P3可以导通而第六晶体管P4可以关断。因此，第一输入节点N_inA的电压电平可以经由导通的第五晶体管P3传输给第二锁存电路320。
当第二锁存电路320接收第一输入节点N_inA的外部电压VDD的电平时，第八晶体管N4可以导通而第七晶体管N3可以关断。第二输出节点N_outB可以与第一输入节点N_inA连接，使得第二输出节点N_outB的电压电平可以变成外部电压VDD的电平。
当第二输出节点N_outB的电压电平变成外部电压VDD的电平时，第二输出电路420可以输出具有负电压VNN的电平的第二输出信号OUT_sB。
根据实施例的示例，半导体器件可以响应于单个输入信号IN_s而输出具有不同的最大电压电平和不同的最小电压电平的输出信号。此外，因为外部电压和接地电压可以分别被施加给关断的第一晶体管N1或第二晶体管N2的栅极和源极以及关断的第五晶体管P3或第六晶体管P4的源极，所以可以减小在第一信号传输电路210和第二信号传输电路310的晶体管中栅极与源极之间的应力和漏极与源极之间的应力。此外，第一信号传输电路210和第二信号传输电路310的晶体管的导通和关断可以分别通过漏极和源极(而非栅极)的电压电平变化来控制。
图2是图示根据实施例的示例的半导体器件的电路图。
参考图2，在一个实施例中，例如，半导体器件可以包括第一输入信号反相电路2110、第二输入信号反相电路2120、第一电平移位电路2200、第二电平移位电路2300、第一输出电路2410和第二输出电路2420。
第一输入信号反相电路2110可以将输入信号IN_s反相。第一输入信号反相电路2110可以将反相的输出信号IN_s输出到第一输入节点N_inA。
第一输入信号反相电路2110可以包括第一反相器IV1。第一反相器IV1可以接收外部电压VDD和接地电压VSS。因此，来自第一反相器IV1的输出信号的最大电压电平可以对应于外部电压VDD。来自第一反相器IV1的输出信号的最小电压电平可以对应于接地电压VSS。
第二输入信号反相电路2120可以将来自第一输入信号反相电路2110的输出信号反相。第二输入信号反相电路2120可以将反相的输出信号输出到第二输入节点N_inB。
第二输入信号反相电路2120可以包括第二反相器IV2。第二反相器IV2可以接收外部电压VDD和接地电压VSS。因此，来自第二反相器IV2的输出信号的最大电压电平可以对应于外部电压VDD。来自第二反相器IV2的输出信号的最小电压电平可以对应于接地电压VSS。
第一电平移位电路2200可以被配置为响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而确定第一输出节点N_outA的电压电平。第一电平移位电路2200可以接收泵送电压VPP。第一电平移位电路2200可以由泵送电压VPP来操作。例如，当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第一电平移位电路2200可以将第一输出节点N_outA的电压电平增加到泵送电压VPP。与此相反，当第一输入节点N_inA的电压电平处于接地电压VSS而第二输入节点N_inB的电压电平处于外部电压VDD时，第一电平移位电路2200可以将接地电压VSS提供给第一输出节点N_outA的电压电平。
第一电平移位电路2200可以包括第一信号传输电路2210和第一锁存电路2220。
第一信号传输电路2210可以响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而将第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个传输给第一锁存电路2220。例如，第一信号传输电路2210可以将具有第一输入节点N_inA和第二输入节点N_inB的电压电平之中的相对较低的电压电平的输入节点的电压传输给第一锁存电路2220。特别地，当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VSS的电平时，第一信号传输电路2210可以将第一输入节点N_inA的电压电平传输给第一锁存电路2220。与此相反，当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第一信号传输电路2210可以将第二输入节点N_inB的电压电平传输给第一锁存电路2220。
第一信号传输电路2210可以包括第一晶体管N1和第二晶体管N2。第一晶体管N1可以包括可以施加来自第二输入信号反相电路2120的输出信号的栅极、与第一输入节点N_inA连接的源极以及与第一锁存电路2220连接的漏极。第二晶体管N2可以包括可以施加来自第一输入信号反相电路2110的输出信号的栅极、与第二输入节点N_inB连接的源极以及与第一锁存电路2220连接的漏极。
第一锁存电路2220可以被配置为响应于从第一信号传输电路2210传输来的第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个而确定第一输出节点N_outA的电压电平。例如，当第一输入节点N_inA的接地电压VSS从第一信号传输电路2210传输来时，第一锁存电路2220可以将接地电压VSS提供给第一输出节点N_outA的电压电平。与此相反，当第二输入节点N_inB的接地电压VSS从第一信号传输电路2210传输来时，第一锁存电路2220可以将泵送电压VPP提供给第一输出节点N_outA的电压电平。
第一锁存电路2220可以包括第三晶体管P1和第四晶体管P2。第三晶体管P1可以包括与第一信号传输电路2210的第二晶体管N2连接的栅极、可以施加泵送电压VPP的源极以及与第一信号传输电路2210的第一晶体管N1连接的漏极。第四晶体管P2可以包括与第一信号传输电路2210的第一晶体管N1连接的栅极、可以施加泵送电压VPP的源极以及与第一信号传输电路2210的第二晶体管N2连接的漏极。
第二电平移位电路2300可以被配置为响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而确定第二输出节点N_outB的电压电平。第二电平移位电路2300可以接收负电压VNN。第二电平移位电路2300可以由负电压VNN来操作。例如，当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第二电平移位电路2300可以将第二输出节点N_outB的电压电平增加到外部电压VDD。与此相反，当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第二电平移位电路2300可以将第二输出节点N_outB的电压电平减小到负电压VNN。
第二电平移位电路2300可以包括第二信号传输电路2310和第二锁存电路2320。
第二信号传输电路2310可以响应于第一输入节点N_inA和第二输入节点N_inB的电压电平而将第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个传输给第二锁存电路2320。例如，第二信号传输电路2310可以将具有第一输入节点N_inA和第二输入节点N_inB的电压电平之中的相对较高的电压电平的输入节点的电压传输给第二锁存电路2320。特别地，当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第二信号传输电路2310可以将第二输入节点N_inB的电压电平传输给第二锁存电路2320。与此相反，当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第二信号传输电路2310可以将第一输入节点N_inA的电压电平传输给第二锁存电路2320。
第二信号传输电路2310可以包括第五晶体管P3和第六晶体管P4。第五晶体管P3可以包括可以施加来自第二输入信号反相电路2120的输出信号的栅极、与第一输入节点N_inA连接的源极以及与第二锁存电路2320连接的漏极。第六晶体管P4可以包括可以施加来自第一输入信号反相电路2110的输出信号的栅极、与第二输入节点N_inB连接的源极以及与第二锁存电路2320连接的漏极。
第二锁存电路2320可以被配置为响应于从第二信号传输电路2310传输来的第一输入节点N_inA和第二输入节点N_inB的电压电平中的任意一个而确定第二输出节点N_outB的电压电平。例如，当第一输入节点N_inA的外部电压VDD从第二信号传输电路2310传输来时，第二锁存电路2320可以将外部电压VDD提供给第二输出节点N_outB的电压电平。与此相反，当第二输入节点N_inB的外部电压VDD从第二信号传输电路2310传输来时，第二锁存电路2320可以将负电压VNN提供给第二输出节点N_outB的电压电平。
第二锁存电路2320可以包括第七晶体管N3和第八晶体管N4。第七晶体管N3可以包括与第二信号传输电路2310的第六晶体管P4连接的栅极、可以施加负电压VNN的源极以及与第二信号传输电路2310的第五晶体管P3连接的漏极。第八晶体管N4可以包括与第二信号传输电路2310的第五晶体管P3连接的栅极、可以施加负电压VNN的源极以及与第二信号传输电路2310的第六晶体管P4连接的漏极。
第一输出电路2410可以响应于第一输出节点N_outA的电压电平而输出第一输出信号OUT_sA。例如，当第一输出节点N_outA的电压电平处于接地电压VSS的电压电平时，第一输出电路2410可以输出具有泵送电压VPP的电平的第一输出信号OUT_sA。与此相反，当第一输出节点N_outA的电压电平处于泵送电压VPP的电压电平时，第一输出电路2410可以输出具有接地电压VSS的电平的第一输出信号OUT_sA。
第一输出电路2410可以包括第三反相器IV3。第三反相器IV3可以将第一输出节点N_outA的电压电平反相以输出第一输出信号OUT_sA。泵送电压VPP和接地电压VSS可以被施加给第三反相器IV3。因此，第三反相器IV3可以由泵送电压VPP和接地电压VSS来操作。
第二输出电路2420可以响应于第二输出节点N_outB的电压电平而输出第二输出信号OUT_sB。例如，当第二输出节点N_outB的电压电平处于负电压VNN的电压电平时，第二输出电路2420可以输出具有外部电压VDD的电平的第二输出信号OUT_sB。与此相反，当第二输出节点N_outB的电压电平处于外部电压VDD的电压电平时，第二输出电路2420可以输出具有负电压VNN的电平的第二输出信号OUT_sB。
第二输出电路2420可以包括第四反相器IV4。第四反相器IV4可以将第二输出节点N_outB的电压电平反相以输出第二输出信号OUT_sB。外部电压VDD和负电压VNN可以被施加给第四反相器IV4。因此，第四反相器IV4可以由外部电压VDD和负电压VNN来操作。
在下文中，下面将讨论根据实施例的示例的半导体器件的操作。
当输入信号IN_s处于高电平时，第一输入信号反相电路2110可以输出处于接地电压VSS的电平的输出信号。第二输入信号反相电路2120可以输出第一输入信号反相电路2110的处于外部电压VDD的电平的输出信号。因此，第一输入节点N_inA可以处于接地电压VSS的电平。第二输入节点N_inB可以处于外部电压VDD的电平。
第一信号传输电路2210可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的低电压电平传输给第一锁存电路2220。因此，第一信号传输电路2210可以将第一输入节点N_inA的电压电平传输给第一锁存电路2220。
特别地，第一信号传输电路2210可以包括第一晶体管N1和第二晶体管N2。因为第一晶体管N1可以包括可以输入来自第二输入信号反相电路2120的输出信号的栅极以及可以输入来自第一输入信号反相电路2110的输出信号的源极，而第二晶体管N2可以包括可以输入来自第一输入信号反相电路2110的输出信号的栅极和可以输入来自第二输入信号反相电路2120的输出信号的源极，所以第一晶体管N1和第二晶体管N2中的任意一个可以根据输入信号IN_s的电压电平而导通。当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第一晶体管N1可以导通而第二晶体管N2可以关断。因此，第一输入节点N_inA的电压电平可以经由导通的第一晶体管N1传输给第一锁存电路2220。
当第一锁存电路2220接收第一输入节点N_inA的接地电压VSS的电平时，第四晶体管P2可以导通而第三晶体管P1可以关断。因此，第一输出节点N_outA可以与第一输入节点N_inA连接，使得第一输出节点N_outA的电压电平可以变成接地电压VSS的电平。
当第一输出节点N_outA的电压电平变成接地电压VSS的电平时，第一输出电路2410可以输出具有泵送电压VPP的电平的第一输出信号OUT_sA。
如上所述，当输入信号IN_s处于高电平时，第一输入节点N_inA可以变成接地电压VSS的电平而第二输入节点N_inB可以变成外部电压VDD的电平。
第二信号传输电路2310可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的高电压电平传输给第二锁存电路2320。因此，第二信号传输电路2310可以将第二输入节点N_inB的电压电平传输给第二锁存电路2320。
特别地，第二信号传输电路2310可以包括第五晶体管P3和第六晶体管P4。因为第五晶体管P3可以包括可以输入来自第二输入信号反相电路2120的输出信号的栅极以及可以输入来自第一输入信号反相电路2110的输出信号的源极，而第六晶体管P4可以包括可以输入来自第一输入信号反相电路2110的输出信号的栅极和可以输入来自第二输入信号反相电路2120的输出信号的源极，所以第五晶体管P3和第六晶体管P4的导通可以根据输入至源极中的电压电平来确定。当第一输入节点N_inA的电压电平处于接地电压VSS的电平而第二输入节点N_inB的电压电平处于外部电压VDD的电平时，第六晶体管P4可以导通而第五晶体管P3可以关断。因此，第二输入节点N_inB的电压电平可以经由导通的第六晶体管P4传输给第二锁存电路2320。
当第二锁存电路2320接收第二输入节点N_inB的外部电压VDD的电平时，第七晶体管N3可以导通，使得第二输出节点N_outB的电压电平可以变成负电压VNN的电平。
当第二输出节点N_outB的电压电平变成负电压VNN的电平时，第二输出电路2420可以输出具有外部电压VDD的电平的第二输出信号OUT_sB。
当输入信号IN_s处于低电平时，第一输入信号反相电路2110可以输出外部电压VDD的电平的输出信号。第二输入信号反相电路2120可以输出接地电压VSS的电平的输出信号。因此，第一输入节点N_inA可以为外部电压VDD的电平。第二输入节点N_inB可以为接地电压VSS的电平。
第一信号传输电路2210可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的低电压电平传输给第一锁存电路2220。因此，第一信号传输电路2210可以将第二输入节点N_inB的电压电平传输给第一锁存电路2220。
特别地，第一信号传输电路2210可以包括第一晶体管N1和第二晶体管N2。当第一输入节点N_inA的电压电平(即，来自第一输入信号反相电路2110的输出信号的电压电平)处于外部电压VDD的电平而第二输入节点N_inB的电压电平(即，来自第二输入信号反相电路2120的输出信号的电压电平)处于接地电压VSS的电平时，第一晶体管N1可以关断而第二晶体管N2可以导通。因此，第二输入节点N_inB的电压电平可以经由导通的第二晶体管N2传输给第一锁存电路2220。
当第一锁存电路2220接收第二输入节点N_inB的接地电压VSS的电平时，第三晶体管P1可以导通，使得第一输出节点N_outA的电压电平可以变成泵送电压VPP的电平。
当第一输出节点N_outA的电压电平变成泵送电压VPP的电平时，第一输出电路2410可以输出具有接地电压VSS的电平的第一输出信号OUT_sA。
如上所述，当输入信号IN_s处于低电平时，第一输入节点N_inA可以变成外部电压VDD的电平而第二输入节点N_inB可以变成接地电压VSS的电平。
第二信号传输电路2310可以将第一输入节点N_inA和第二输入节点N_inB之中的输入节点的高电压电平传输给第二锁存电路2320。因此，第二信号传输电路2310可以将第一输入节点N_inA的电压电平传输给第二锁存电路2320。
特别地，第二信号传输电路2310可以包括第五晶体管P3和第六晶体管P4。因为第五晶体管P3可以包括可以输入来自第二输入信号反相电路2120的输出信号的栅极和可以输入来自第一输入信号反相电路2110的输出信号的源极，而第六晶体管P4可以包括可以输入来自第一输入信号反相电路2110的输出信号的栅极和可以输入来自第二输入信号反相电路2120的输出信号的源极，所以第五晶体管P3和第六晶体管P4的导通可以根据输入至源极中的电压电平来确定。当第一输入节点N_inA的电压电平处于外部电压VDD的电平而第二输入节点N_inB的电压电平处于接地电压VSS的电平时，第五晶体管P3可以导通而第六晶体管P4可以关断。因此，第一输入节点N_inA的电压电平可以经由导通的第五晶体管P3传输给第二锁存电路2320。
当第二锁存电路2320接收第一输入节点N_inA的外部电压VDD的电平时，第八晶体管N4可以导通而第七晶体管N3可以关断。第二输出节点N_outB可以与第一输入节点N_inA连接，使得第二输出节点N_outB的电压电平可以变成外部电压VDD的电平。
当第二输出节点N_outB的电压电平变成外部电压VDD的电平时，第二输出电路2420可以输出具有负电压VNN的电平的第二输出信号OUT_sB。
根据实施例的示例，半导体器件可以响应于单个输入信号IN_s而输出具有不同的最大电压电平和不同的最小电压电平的输出信号。此外，因为外部电压和接地电压可以被分别施加给关断的第一晶体管N1或第二晶体管N2的栅极和源极以及关断的第五晶体管P3或第六晶体管P4的源极，所以可以降低施加给第一信号传输电路2210和第二信号传输电路2310的晶体管的应力。
以上讨论的半导体器件和/或方法(参见图1至图2)在其他存储器件、处理器和计算机系统的设计方面特别有用。例如，参考图3，示出采用根据各种实施例的半导体器件和/或方法的系统的框图，且整体由附图标记1000来表示。系统1000可以包括一个或更多个处理器(即，“处理器”)或者例如但不限于中央处理单元(“CPU”)1100。处理器(即，CPU)1100可以单独使用，或者结合其他处理器(即，CPU)来使用。虽然处理器(即，CPU)1100将主要以单数来提及，但是本领域技术人员将理解的是，可以实施具有任何数量的物理处理器或逻辑处理器(即，CPU)的系统1000。
芯片组1150可以可操作地耦接到处理器(即，CPU)1100。芯片组1150为用于处理器(即，CPU)1100与系统1000的其他组件之间的信号的通信路径。系统1000的其他组件可以包括存储器控制器1200、输入/输出(I/O)总线1250和磁盘驱动器控制器1300。根据系统1000的配置，若干不同信号中的任意一个可以经由芯片组1150来传输，且本领域技术人员将认识到，在不改变系统1000的基本性质的情况下，可以容易地调节贯穿系统1000的信号的路径。
如上所述，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括至少一个如以上参照图1至图2而讨论的半导体器件和/或方法。因此，存储器控制器1200可以经由芯片组1150接收从处理器(即，CPU)1100提供的请求。在可选实施例中，存储器控制器1200可以集成至芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在一个实施例中，存储器件1350可以包括至少一个如以上关于图1至图2而讨论的半导体器件和/或方法，存储器件1350可以包括用于定义多个存储单元的多个字线和多个位线。存储器件1350可以为若干工业标准存储器类型中的任意一种，包括但不限于：单列直插存储器模块(“SIMM”)和双列直插存储器模块(“DIMM”)。此外，存储器件1350可以通过储存指令和数据二者来辅助外部数据储存设备的安全移除。
芯片组1150也可以耦接到I/O总线1250。I/O总线1250可以用作用于从芯片组1150到I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包括例如但不限于：鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用若干通信协议中的任意一种来与I/O设备1410、1420和1430通信。在一个实施例中，I/O总线1250可以集成至芯片组1150中。
磁盘驱动器控制器1300可以可操作地耦接到芯片组1150。磁盘驱动器控制器1300可以用作芯片组1150与一个内部磁盘驱动器1450或多于一个的内部磁盘驱动器1450之间的通信路径。内部磁盘驱动器1450可以通过储存指令和数据二者来辅助外部数据储存设备的断开。磁盘驱动器控制器1300和内部磁盘驱动器1450可以使用几乎任何类型的通信协议(包括，例如但不限于：以上关于I/O总线1250而提及的所有协议)来彼此通信或与芯片组1150通信。
重要的是要注意，以上关于图3描述的系统1000仅为采用如以上关于图1至图2而讨论的半导体器件和/或方法的系统的示例。在可选实施例(诸如，例如但不限于蜂窝电话或数码相机)中，组件可能与图3中示出的实施例不同。
本公开的以上实施例为说明性的而非限制性的。各种替代和等价是可能的。实施例的示例不由本文中描述的实施例来限制。本公开也不局限于任何特定类型的半导体器件。鉴于本公开，其他添加、删减或修改是明显的，且意在落入所附权利要求的范围之内。

Claims (17)

1.一种半导体器件，包括：
第一输入信号反相电路，其被配置为将输入信号反相并输出；
第二输入信号反相电路，其被配置为将来自第一输入信号反相电路的输出信号反相并输出；
第一电平移位电路，其被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而确定第一输出节点的电压电平；以及
第二电平移位电路，其被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而确定第二输出节点的电压电平。
2.如权利要求1所述的半导体器件，其中，第一输出节点的最大电压电平和最小电压电平与第二输出节点的最大电压电平和最小电压电平分别不同。
3.如权利要求1所述的半导体器件，其中，第一输入信号反相电路和第二输入信号反相电路中的每个输入信号反相电路包括由外部电压和接地电压操作的反相器。
4.如权利要求1所述的半导体器件，其中，第一电平移位电路包括：
信号传输电路，其被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而传输来自第一输入信号反相电路和第二输入信号反相电路中的任意一个的输出信号；以及
锁存电路，其被配置为响应于来自信号传输电路的输出信号的电压电平而确定第一输出节点的电压电平。
5.如权利要求4所述的半导体器件，其中，信号传输电路传输来自第一输入信号反相电路和第二输入信号反相电路的输出信号中的具有低电压电平的输出信号。
6.如权利要求5所述的半导体器件，其中，信号传输电路包括：
第一晶体管，其包括施加外部电压的栅极、输入来自第一输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极；以及
第二晶体管，其包括施加外部电压的栅极、输入来自第二输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极。
7.如权利要求5所述的半导体器件，其中，信号传输电路包括：
第一晶体管，其包括输入来自第二输入信号反相电路的输出信号的栅极、输入来自第一输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极；以及
第二晶体管，其包括输入来自第一输入信号反相电路的输出信号的栅极、输入来自第二输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极。
8.如权利要求4所述的半导体器件，其中，锁存电路被配置为接收泵送电压，以及响应于来自信号传输电路的输出信号的电压电平而将泵送电压的电压电平和接地电压的电压电平中的任意一个提供给第一输出节点。
9.如权利要求1所述的半导体器件，其中，第二电平移位电路包括：
信号传输电路，其被配置为响应于来自第一输入信号反相电路和第二输入信号反相电路的输出信号而传输来自第一输入信号反相电路和第二输入信号反相电路中的任意一个的输出信号；以及
锁存电路，其被配置为响应于来自信号传输电路的信号的电压电平而确定第二输出节点的电压电平。
10.如权利要求9所述的半导体器件，其中，信号传输电路传输来自第一输入信号反相电路和第二输入信号反相电路的输出信号中的具有高电压电平的输出信号。
11.如权利要求10所述的半导体器件，其中，信号传输电路包括：
第一晶体管，其包括施加接地电压的栅极、输入来自第一输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极；以及
第二晶体管，其包括施加接地电压的栅极、输入来自第二输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极。
12.如权利要求9所述的半导体器件，其中，信号传输电路包括：
第一晶体管，其包括输入来自第二输入信号反相电路的输出信号的栅极、输入来自第一输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极；以及
第二晶体管，其包括输入来自第一输入信号反相电路的输出信号的栅极、输入来自第二输入信号反相电路的输出信号的源极以及与锁存电路连接的漏极。
13.如权利要求9所述的半导体器件，其中，锁存电路被配置为接收负电压，以及响应于来自信号传输电路的输出信号的电压电平而将负电压的电压电平和外部电压的电压电平中的任意一个提供给第二输出节点。
14.如权利要求1所述的半导体器件，还包括：
第一输出电路，其被配置为响应于第一输出节点的电压电平而输出具有泵送电压和接地电压中的任意一个的电压电平的输出信号；以及
第二输出电路，其被配置为响应于第二输出节点的电压电平而输出具有负电压和外部电压中的任意一个的电压电平的输出信号。
15.如权利要求14所述的半导体器件，其中，第一输出电路包括由泵送电压和接地电压来操作的第一反相器，而第二输出电路包括由外部电压和负电压来操作的第二反相器。
16.一种操作半导体器件的方法，所述方法包括：
将第一输入信号反相以及输出第一结果信号；
将结果信号反相以及输出第二结果信号；
响应于第一结果信号和第二结果信号而确定第一输出节点的电压电平；以及
响应于第一结果信号和第二结果信号而确定第二输出节点的电压电平。
17.如权利要求16所述的方法，其中，用来确定第一输出节点的电压电平的最大电压电平和最小电压电平与用来确定第二输出节点的电压电平的最大电压电平和最小电压电平不同。
CN201810054103.4A 2017-04-04 2018-01-19 半导体器件、操作半导体器件的方法以及包括其的系统 Pending CN108694965A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0043565 2017-04-04
KR1020170043565A KR20180112460A (ko) 2017-04-04 2017-04-04 반도체 장치

Publications (1)

Publication Number Publication Date
CN108694965A true CN108694965A (zh) 2018-10-23

Family

ID=63671850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810054103.4A Pending CN108694965A (zh) 2017-04-04 2018-01-19 半导体器件、操作半导体器件的方法以及包括其的系统

Country Status (3)

Country Link
US (1) US20180287613A1 (zh)
KR (1) KR20180112460A (zh)
CN (1) CN108694965A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111224660A (zh) * 2018-11-23 2020-06-02 南亚科技股份有限公司 电压电路及其操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
US20010001545A1 (en) * 1998-04-02 2001-05-24 Mitsubishi Denki Kabushiki Kaisha Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
CN101110258A (zh) * 2006-07-20 2008-01-23 海力士半导体有限公司 半导体器件
US20080122516A1 (en) * 2006-07-05 2008-05-29 Samsung Electronics Co., Ltd. Level shifter and driving method
CN103093833A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 半导体器件、具有半导体器件的半导体系统及其操作方法
US20160182053A1 (en) * 2014-12-23 2016-06-23 International Business Machines Corporation Level-shifting latch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
US20010001545A1 (en) * 1998-04-02 2001-05-24 Mitsubishi Denki Kabushiki Kaisha Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
US20080122516A1 (en) * 2006-07-05 2008-05-29 Samsung Electronics Co., Ltd. Level shifter and driving method
CN101110258A (zh) * 2006-07-20 2008-01-23 海力士半导体有限公司 半导体器件
CN103093833A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 半导体器件、具有半导体器件的半导体系统及其操作方法
US20160182053A1 (en) * 2014-12-23 2016-06-23 International Business Machines Corporation Level-shifting latch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111224660A (zh) * 2018-11-23 2020-06-02 南亚科技股份有限公司 电压电路及其操作方法
CN111224660B (zh) * 2018-11-23 2023-11-07 南亚科技股份有限公司 电压电路及其操作方法

Also Published As

Publication number Publication date
KR20180112460A (ko) 2018-10-12
US20180287613A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
US8548069B2 (en) Data transmission system capable of transmitting interrupt signal without interrupt gate period
CN106205662B (zh) 半导体存储装置、阻抗校准电路及其方法
CN108736879B (zh) 半导体装置
US10367505B2 (en) Low power general purpose input/output level shifting driver
US9236859B1 (en) Power control device
CN104168012B (zh) 电压电平转换器和实现其的系统
US7688104B2 (en) On-die termination device to compensate for a change in an external voltage
CN106357262B (zh) 半导体装置
CN108694965A (zh) 半导体器件、操作半导体器件的方法以及包括其的系统
US11128121B2 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
CN102545953B (zh) Uart功能扩展电路及其控制方法
CN115001456A (zh) 动态锁存器、数据运算单元、芯片、算力板及计算设备
KR20110108125A (ko) 집적 회로 장치, 그리고 그것을 포함하는 컴퓨팅 시스템
CN100585724C (zh) 具有加强电源的半导体存储器件及其加强电源的方法
US20160261119A1 (en) Power adapter, power adapting system and method thereof
CN113381734A (zh) 一种带复位且延时少的时钟锁存器电路及芯片
JP5374285B2 (ja) 半導体装置及びその制御方法
US20150123477A1 (en) Power integrated device and power control method thereof
US7456652B2 (en) Apparatus for expressing circuit version identification information
CN106160747B (zh) 数字模拟转换器
CN104765284A (zh) Tc485n高压无极性自稳压通信芯片
JP2004165993A (ja) 半導体集積回路の多電源インターフェース装置
KR101935437B1 (ko) 노이즈를 감소시킬 수 있는 출력 구동 회로 및 이를 포함하는 반도체 메모리 장치
CN104467799A (zh) 输入输出电路装置
CN211454293U (zh) 一种uart通讯电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023