CN100585724C - 具有加强电源的半导体存储器件及其加强电源的方法 - Google Patents

具有加强电源的半导体存储器件及其加强电源的方法 Download PDF

Info

Publication number
CN100585724C
CN100585724C CN200610003635A CN200610003635A CN100585724C CN 100585724 C CN100585724 C CN 100585724C CN 200610003635 A CN200610003635 A CN 200610003635A CN 200610003635 A CN200610003635 A CN 200610003635A CN 100585724 C CN100585724 C CN 100585724C
Authority
CN
China
Prior art keywords
data
solder joint
pin
tissue
data bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610003635A
Other languages
English (en)
Other versions
CN1822210A (zh
Inventor
裵昶贤
许洛源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1822210A publication Critical patent/CN1822210A/zh
Application granted granted Critical
Publication of CN100585724C publication Critical patent/CN100585724C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B3/7001—Coverings therefor; Door leaves imitating traditional raised panel doors, e.g. engraved or embossed surfaces, with trim strips applied to the surfaces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B3/82—Flush doors, i.e. with completely flat surface
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B7/00—Special arrangements or measures in connection with doors or windows
    • E06B7/16—Sealing arrangements on wings or parts co-operating with the wings
    • E06B7/22—Sealing arrangements on wings or parts co-operating with the wings by means of elastic edgings, e.g. elastic rubber tubes; by means of resilient edgings, e.g. felt or plush strips, resilient metal strips
    • E06B7/23—Plastic, sponge rubber, or like strips or tubes
    • E06B7/2301—Plastic, sponge rubber, or like strips or tubes without an integrally formed part for fixing the edging
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B7/00—Special arrangements or measures in connection with doors or windows
    • E06B7/16—Sealing arrangements on wings or parts co-operating with the wings
    • E06B7/22—Sealing arrangements on wings or parts co-operating with the wings by means of elastic edgings, e.g. elastic rubber tubes; by means of resilient edgings, e.g. felt or plush strips, resilient metal strips
    • E06B7/23—Plastic, sponge rubber, or like strips or tubes
    • E06B7/2305—Plastic, sponge rubber, or like strips or tubes with an integrally formed part for fixing the edging
    • E06B7/2307—Plastic, sponge rubber, or like strips or tubes with an integrally formed part for fixing the edging with a single sealing-line or -plane between the wing and the part co-operating with the wing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2800/00—Details, accessories and auxiliary operations not otherwise provided for
    • E05Y2800/40—Physical or chemical protection
    • E05Y2800/422—Physical or chemical protection against vibration or noise
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2900/00—Application of doors, windows, wings or fittings thereof
    • E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
    • E05Y2900/112—Application of doors, windows, wings or fittings thereof for buildings or parts thereof for restrooms

Landscapes

  • Engineering & Computer Science (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体存储器件，其功率电平在未连接状态中使用数据输入/输出焊点(pad)被加强，以及一种以稳定的功率电平加强半导体存储器件的电源的方法。该半导体存储器件包括：多个数据输入/输出驱动器；和多个数据输入/输出焊点，每一个都连接到多个数据输入/输出驱动器中对应的一个。第一子组数据输入/输出焊点被连接到封装组件(package)各自的数据输入/输出管脚上，而未连接到该封装组件的数据输入/输出管脚的数据输入/输出焊点的其余子组的部分或全部数据输入/输出焊点被连接到该封装组件的电源管脚上。

Description

具有加强电源的半导体存储器件及其加强电源的方法
技术领域
本发明涉及一种半导体器件，具体地说，涉及一种具有加强电源的半导体存储器件和加强半导体存储器件的电源的方法。
背景技术
半导体存储器件通常是根据被称之为“组织”的数个数据位结构而配置。例如，半导体存储器件可以根据X4、X8和X16数据位组织配置。在X4数据位组织中，同时对半导体存储器件输入/输出的数据带宽，即，数据位的数量是4位。在X8数据位组织中，数据带宽是8位，而在X16数据位组织中，数据带宽是16位。
因此，半导体存储器封装组件的数据输入/输出(I/O)焊点的数量以及数据I/O焊点和管脚当中的结合配置是根据组织的类型变化的。半导体存储器件可以在芯片内包括各种组织，但根据其中数据带宽可以被最大化的组织设计所述封装组件。
图1示出了用于传统半导体存储器件的X4组织的结合配置。参看图1，在X4组织中使用的数据I/O焊点PAD_LDQ0到PAD_LDQ3被结合到封装组件的对应数据I/O管脚LDQ0到LDQ3。在X4组织中没有使用但在X8和X16组织中使用的其它数据I/O焊点PAD_LDQ4到PAD_LDQ7和PAD_UDQ0到PAD_UDQ7没有被连接到它们对应的数据I/O管脚上。即，数据I/O焊点PAD_LDQ4到PAD_LDQ7和PAD_UDQ0到PAD_UDQ7处于未连接(NC)状态。
图2示出了用于传统半导体存储器件的X8组织的结合配置。参看图2，在X8组织中，数据I/O焊点PAD_LDQ0到PAD_LDQ7被结合到封装组件的对应数据I/O管脚LDQ0到LDQ7上。其它的数据I/O焊点PAD_UDQ0到PAD_UDQ7没有被连接到数据I/O管脚上，即，它们处于NC状态.
图3的框图示出了连接到传统半导体存储器件的处于NC状态的数据I/O焊点上的数据I/O驱动器300。数据I/O驱动器300包括输出端被连接到对应焊点PAD_UDQ的输出缓冲器31；输入端连接到焊点PAD_UDQ的输入缓冲器32；和连接在焊点PAD_UDQ和地电压线VSS之间用于静电放电(ESD)保护的NMOS晶体管33。
但是，由于传统半导体存储器件的某些数据I/O焊点处于NC状态，所以，数据I/O焊点的使用效率很低。通常，存储器件的带宽越大，即，将被同时对半导体存储器件输入/输出的数据的位值越大，诸如接地反跳等对系统操作产生影响的电源噪声就越多。另外，通常，电源电压越低，电源噪声的电平就越高。
发明内容
本发明提供一种半导体存储器件，通过在未连接状态下使用数据输入/输出(I/O)焊点，该半导体存储器件的电源得到了加强。加强的电源减少了电源噪声对半导体存储器件的影响。
本发明还提供了一种加强这种半导体存储器件的电源的方法。
在一个方面，本发明提供了一种具有多个数据位组织配置的半导体存储器件，包括多个数据输入/输出驱动器；和多个数据输入/输出焊点，其中的每一个都被连接到对应的多个数据输入/输出驱动器中的一个。其中，所述多个数据输入/输出焊点中的第一多个数据输入/输出焊点被连接到封装组件的各自数据输入/输出管脚上，该第一多个数据输入/输出焊点对应于第一数据位组织配置，其中，所述多个数据输入/输出焊点中的第二多个数据输入/输出焊点没有连接到封装组件的数据输入/输出管脚，而是连接到该封装组件的电源管脚上，该第二多个数据输入/输出焊点对应于具有与第一数据位组织配置的数据带宽不同的数据带宽的第二数据位组织配置。
在一个实施例中，每个电源管脚包括电源电压管脚和地电压管脚中的一个。
在另一个实施例中，每个被连接到没有被连接到所述封装组件的数据输入/输出管脚的第二子组数据输入/输出焊点中的一个的数据输入/输出驱动器包括：输出焊点，其输出端连接到对应数据输入/输出焊点；输入缓冲器，其输入端连接到对应数据输入/输出焊点上；第一NMOS晶体管，其漏极和源极分别被连接到对应的数据输入/输出焊点和地电压线；和第二NMOS晶体管，其漏极和源极被分别连接到第一NMOS晶体管的栅极和源极，其中，当表示多个数据位组织配置中的预定的一个的信息信号被激活时，第二NMOS晶体管导通，和当表示其它组织的信息信号被激活时，第一NMOS晶体管导通。
在另一个实施例中，每个连接到没有被连接到所述封装组件的数据输入/输出管脚的第二子组数据输入/输出焊点之一的数据输入/输出驱动器包括：输出缓冲器，其输出端连接到对应数据输入/输出焊点；输入缓冲器，其输入端连接到对应数据输入/输出焊点；第一PMOS晶体管，其漏极和源极分别被连接到对应的数据输入/输出焊点和电源电压线；和第二PMOS晶体管，其漏极和源极被分别连接到第一PMOS晶体管的栅极和源极，其中，当表示多个数据位组织配置中的预定的一个的信息信号被激活时，第二PMOS晶体管被导通，和当表示其它组织的信息信号被激活时，第一PMOS晶体管被导通。
在另一个实施例中，所述数据位组织配置包括X4、X8和X16组织。
在另一方面，本发明提供一种以稳定的电源电平加强半导体存储器件的电源的方法，所述半导体存储器件具有多个数据位组织配置，所述方法包括：将所述多个数据输入/输出焊点中的第一多个数据输入/输出焊点连接到封装组件的各自数据输入/输出管脚上，该第一多个数据输入/输出焊点对应于第一数据位组织配置；以及将没有连接到封装组件的数据输入/输出管脚的所述多个数据输入/输出焊点中的第二多个数据输入/输出焊点连接到该封装组件的电源管脚上，该第二多个数据输入/输出焊点对应于具有与第一数据位组织配置的数据带宽不同的数据带宽的第二数据位组织配置。
在一个实施例中，每个电源管脚包括电源电压管脚和地电压管脚中的一个。
在另一实施例中，该方法还包括：在连接到该器件的地电压管脚的数据输入/输出焊点和地电压线之间提供第一NMOS晶体管；在第一NMOS晶体管的栅极和地电压线之间提供第二NMOS晶体管；当表示多个组织中的预定的一个的信息信号被激活时，激活第二NMOS晶体管；和当表示其它组织的信息信号被激活时，激活第一NMOS晶体管。
在另一个实施例中，所述方法还包括：在连接到电源电压管脚的数据输入/输出焊点和所述器件的电源电压线之间提供第一PMOS晶体管；在第一PMOS晶体管的栅极和电源电压线之间提供第二PMOS晶体管；当表示多个组织中的预定的一个的信息信号被激活时，激活第二PMOS晶体管；和当表示其它组织的信息信号被激活时，激活第一PMOS晶体管。
在另一个实施例中，所述数据位组织配置包括X4、X8和X16组织。
附图说明
通过下面结合附图对本发明范例性实施例的详细描述，本发明的上述和其它方面以及优点将会变得更加明显，其中：
图1示出了用于传统半导体存储器件的X4组织的结合配置；
图2示出了用于传统半导体存储器件的X8组织的结合配置；
图3的框图示出了连接到传统存储器件的焊点上的数据输入/输出(I/O)驱动器，所述焊点处于未连接状态；
图4示出了根据本发明的实施例的用于半导体存储器件的X8组织的结合配置；
图5的框图示出了根据本发明实施例的连接到数据I/O焊点的数据I/O驱动器，其依次连接到图4所示的半导体存储器件的封装组件的地电压管脚；和
图6的框图示出了根据本发明的实施例的连接到数据I/O焊点的数据I/O驱动器，其依次连接到图4所示半导体存储器件的封装组件的电源电压管脚上。
具体实施方式
下面将参照附图详细描述本发明的范例性实施例。在整个申请文本中，相同的附图标记用于表示相同或等效的元件。
图4示出了根据本发明的实施例的用于半导体存储器件的X8组织配置的结合配置。参看图4，在X8组织中使用的数据输入/输出(I/O)焊点PAD_LDQ0到PAD_LDQ7被结合或连接到封装组件的对应数据I/O管脚LDQ0到LDQ7。另外，为了有效使用焊点，在X16组织配置中使用而在X8组织配置中不使用的其它数据I/O焊点PAD_UDQ0到PAD_UDQ7被结合到该封装组件的电源管脚VSS和VDD上。
这里，VSS表示地电压管脚和VDD表示电源管脚。
连接到数据I/O焊点PAD_UDQ0到PAD_UDQ7的每个数据I/O驱动器(未示出)包括响应表示半导体存储器件的组织配置的信息信号而工作的开关晶体管。该开关晶体管允许数据I/O焊点PAD_UDQ0到PAD_UDQ7被有选择地用做电源焊点。
图5的框图示出了根据本发明实施例的连接到数据I/O焊点PAD_UDQeven的数据I/O驱动器500，其依次连接到图4所示半导体存储器件的封装组件PKG的地电压管脚VSS。参看图5，数据I/O驱动器500包括输出缓冲器51、输入缓冲器52、第一NMOS晶体管53、第二NMOS晶体管54和或门55。
输出缓冲器51的输出端和输入缓冲器53的输入端被连接到数据I/O焊点PAD_UDQ odd。第一NMOS晶体管53的漏极、源极和栅极被分别连接到数据I/O焊点PAD_UDQ odd、地电压VSS和或门55的输出端。
或门55接收表示X4组织配置的信息信号X4和表示X8组织配置的信息信号X8。数据I/O焊点PAD_UDQ odd被连接到封装组件PKG的地电压管脚VSS上。
第二NMOS晶体管54的漏极和源极分别被连接到第一NMOS晶体管53的栅极和源极上，而表示X16组织配置的信息信号X16被输入给第二NMOS晶体管54的栅极。
当信息信号X4或信息信号X8被激活到逻辑高电平时，第一NMOS晶体管53导通。在这种情况下，连接到封装组件PKG的地电压管脚VSS上、然后当该封装组件被结合到基板上并处于工作状态时依次连接到地电源的数据I/O焊点PAD_UDQ odd经过第一NMOS晶体管53被直接连接到地电压VSS的线上，因此，加强和稳定了在半导体存储器件中的地电压电平。
当使用X16组织时，信息信号X16被激活到逻辑高电平，第二NMOS晶体管54导通和第一NMOS晶体管53被用于静电放电(ESD)保护。在这种情况下，数据I/O焊点PAD_UDQ odd被连接到封装组件PKG的数据I/O管脚(未示出)，而不是地电压管脚VSS。
图6的框图示出了根据本发明实施例的连接到数据I/O焊点PAD_UDQodd的数据I/O驱动器600，其依次连接到图4所示半导体存储器件的封装组件PKG的电源电压管脚VDD。数据I/O驱动器600包括输出缓冲器61、输入缓冲器62、第一PMOS晶体管63、第二PMOS晶体管64、或非门65和反转器66。
输出缓冲器61的输出端和输入缓冲器62的输入端被连接到数据I/O焊点PAD_UDQ odd上。第一PMOS晶体管63的漏极、源极和栅极被分别连接到数据I/O焊点PAD_UDQ odd、电源电压线VDD和或非门65的输出端上。
或非门65接收表示X4组织配置的信息信号X4和表示X8组织配置的信息信号X8。数据I/O焊点PAD_UDQ odd被结合到电源电压管脚VDD。
第二PMOS晶体管64的漏极和源极被分别连接到第一PMOS晶体管63的栅极和源极上，和从反转器66输出的信号被输入给第二PMOS晶体管64的栅极。反转器66接收表示X16组织配置的信息信号X16。
当信息信号X4或信息信号X8被激活到逻辑高电平时，第一PMOS晶体管63导通。在这种情况下，连接到封装组件PKG的电源电压管脚VDD、接下来当该封装组件被结合到基板上并处于工作状态时被连接到电源电压源上的数据I/O焊点PAD_UDQ odd经过第一PMOS晶体管63被直接连接到电源电压线VDD上，从而，加强和稳定了在半导体存储器件中的电源电压电平。
当使用X16组织时，信息信号X16被激活到逻辑高电平，第二PMOS晶体管64导通和第一PMOS晶体管63被用于静电放电(ESD)保护。在这种情况下，数据I/O焊点PAD_UDQ odd被连接到封装组件PKG的数据I/O管脚(未示出)上，而不是电源电压管脚VDD上。
如上所述，根据本发明，可以利用处于未连接状态的数据I/O焊点加强和/或稳定半导体存储器件的电源电平。处于未连接状态的数据I/O焊点被结合到封装组件的地电压VSS和电源电压VDD管脚中的一个，从而当数据I/O焊点没有被用于传送数据时，处于所谓“未连接状态”的焊点能够被用于加强和/或稳定所述器件的电源电平，即，地或电源电平。
尽管已经参照本发明的范例性实施例特别示出和描述了本发明，但本领域技术人员应当理解，在不脱离由所附权利要求定义的本发明的精神和范围的前提下可以在形式和细节方面做出各种变化。

Claims (10)

1.一种具有多个数据位组织配置的半导体存储器件，包括：
多个数据输入/输出驱动器；和
多个数据输入/输出焊点，每一个都被连接到所述多个数据输入/输出驱动器中对应的一个，
其中，所述多个数据输入/输出焊点中的第一多个数据输入/输出焊点被连接到封装组件的各自数据输入/输出管脚上，该第一多个数据输入/输出焊点对应于第一数据位组织配置，其中，所述多个数据输入/输出焊点中的第二多个数据输入/输出焊点没有连接到封装组件的数据输入/输出管脚，而是连接到该封装组件的电源管脚上，该第二多个数据输入/输出焊点对应于具有与第一数据位组织配置的数据带宽不同的数据带宽的第二数据位组织配置。
2.如权利要求1所述的半导体存储器件，其中，每个电源管脚是电源电压管脚和地电压管脚中的一个。
3.如权利要求1所述的半导体存储器件，其中，连接到未被连接到所述封装组件的数据输入/输出管脚的第二多个数据输入/输出焊点之一的每个数据输入/输出驱动器包括：
输出缓冲器，其输出端被连接到对应数据输入/输出焊点；
输入缓冲器，其输入端被连接到对应数据输入/输出焊点；
第一NMOS晶体管，其漏极和源极被分别连接到对应的数据输入/输出焊点和地电压线；和
第二NMOS晶体管，其漏极和源极分别被连接到第一NMOS晶体管的栅极和源极，
其中，所述第一NMOS晶体管和第二NOMS晶体管的栅极分别连接到表示多个数据位组织配置的不同组织配置的信息信号，并且当表示多个数据位组织配置中的数据位最多的组织配置的信息信号被激活时，第二NMOS晶体管导通，以及当表示其它组织配置的信息信号被激活时，第一NMOS晶体管导通。
4.如权利要求1所述的半导体存储器件，其中，连接到未被连接到所述封装组件的数据输入/输出管脚的第二多个数据输入/输出焊点中的一个上的每个数据输入/输出驱动器包括：
输出缓冲器，其输出端被连接到对应数据输入/输出焊点；
输入缓冲器，其输入端被连接到对应数据输入/输出焊点；
第一PMOS晶体管，其漏极和源极分别被连接到对应的数据输入/输出焊点和电源电压线；和
第二PMOS晶体管，其漏极和源极分别被连接到第一PMOS晶体管的栅极和源极，
其中，所述第一PMOS晶体管和第二POMS晶体管的栅极分别连接到表示多个数据位组织配置的不同组织配置的信息信号，并且当表示多个数据位组织配置中的数据位最多的组织配置的信息信号被激活时，第二PMOS晶体管导通，以及当表示其它组织配置的信息信号被激活时，第一PMOS晶体管导通。
5.如权利要求1所述的半导体存储器件，其中，所述数据位组织配置包括X4、X8和X16组织。
6.一种以稳定电源电平加强半导体存储器件的电源的方法，所述半导体存储器件具有多个数据位组织配置，所述方法包括：
将多个数据输入/输出焊点中的第一多个数据输入/输出焊点连接到封装组件的各自数据输入/输出管脚上，该第一多个数据输入/输出焊点对应于第一数据位组织配置；以及
将没有连接到封装组件的数据输入/输出管脚的所述多个数据输入/输出焊点中的第二多个数据输入/输出焊点连接到该封装组件的电源管脚上，该第二多个数据输入/输出焊点对应于具有与第一数据位组织配置的数据带宽不同的数据带宽的第二数据位组织配置。
7.如权利要求6所述的方法，其中，每个电源管脚是电源电压管脚和地电压管脚中的一个。
8.如权利要求7所述的方法，还包括：
在连接到地电压管脚上的数据输入/输出焊点和该器件的地电压线之间提供第一NMOS晶体管；
在第一NMOS晶体管的栅极和地电压线之间提供第二NMOS晶体管；
当表示所述多个数据位组织配置中的数据位最多的组织配置的信息信号被激活时，激活第二NMOS晶体管；和
当表示其它组织配置的信息信号被激活时，激活第一NMOS晶体管。
9.如权利要求7所述的方法，还包括：
在连接到电源电压管脚的数据输入/输出焊点和该器件的电源电压线之间提供第一PMOS晶体管；
在第一PMOS晶体管的栅极和电源电压线之间提供第二PMOS晶体管；
当表示多个数据位组织配置中的数据位最多的组织配置的信息信号被激活时，激活第二PMOS晶体管；和
当表示其它组织配置的信息信号被激活时，激活第一PMOS晶体管。
10.如权利要求6所述的方法，其中，所述数据位组织配置包括X4、X8和X16组织。
CN200610003635A 2005-01-10 2006-01-09 具有加强电源的半导体存储器件及其加强电源的方法 Active CN100585724C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050002050A KR100674936B1 (ko) 2005-01-10 2005-01-10 강화된 파우워를 갖는 반도체 메모리장치 및 이의 파우워강화 방법
KR2050/05 2005-01-10

Publications (2)

Publication Number Publication Date
CN1822210A CN1822210A (zh) 2006-08-23
CN100585724C true CN100585724C (zh) 2010-01-27

Family

ID=36815422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610003635A Active CN100585724C (zh) 2005-01-10 2006-01-09 具有加强电源的半导体存储器件及其加强电源的方法

Country Status (3)

Country Link
US (1) US7518898B2 (zh)
KR (1) KR100674936B1 (zh)
CN (1) CN100585724C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663372B1 (ko) * 2005-09-15 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이의 유사 접지 패드 생성 방법
JP2011061090A (ja) * 2009-09-11 2011-03-24 Elpida Memory Inc 半導体装置及びこれを備える半導体パッケージ
US8705282B2 (en) * 2011-11-01 2014-04-22 Silicon Storage Technology, Inc. Mixed voltage non-volatile memory integrated circuit with power saving

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888755B2 (ja) * 1994-04-28 1999-05-10 株式会社メガチップス 半導体装置
US5604710A (en) * 1994-05-20 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Arrangement of power supply and data input/output pads in semiconductor memory device
TW359023B (en) * 1996-04-20 1999-05-21 Winbond Electronics Corp Device for improvement of static discharge protection in ICs
KR100231606B1 (ko) * 1996-12-31 1999-11-15 김영환 데이타 출력버퍼의 파워 라인 배치 방법
US6577157B1 (en) * 1997-11-14 2003-06-10 Altera Corporation Fully programmable I/O pin with memory
KR20000027792A (ko) 1998-10-29 2000-05-15 김영환 정전기 방지회로
KR100323456B1 (ko) 1999-12-30 2002-02-06 박종섭 입력 보호회로
JP4776861B2 (ja) 2002-09-26 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
KR20040107244A (ko) * 2003-06-13 2004-12-20 삼성전자주식회사 반도체메모리장치의 전원 및 접지 배선구조

Also Published As

Publication number Publication date
KR100674936B1 (ko) 2007-01-26
US7518898B2 (en) 2009-04-14
CN1822210A (zh) 2006-08-23
US20060181913A1 (en) 2006-08-17
KR20060081560A (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
CN102279833B (zh) 具有分级管芯上端接的集成电路
US7688663B2 (en) Anti-fuse repair control circuit and semiconductor device including DRAM having the same
US8174115B2 (en) Multi-chip package memory device
TW200306707A (en) Semiconductor integrated circuit with leak current cut-off circuit
CN1679111B (zh) 同时向存储矩阵中的多个行进行写入的装置
US7688109B2 (en) Semiconductor memory device
CN100585724C (zh) 具有加强电源的半导体存储器件及其加强电源的方法
CN101097772A (zh) 半导体集成电路
CN100568390C (zh) 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法
KR100343914B1 (ko) 반도체 장치
JP3129898U (ja) マルチチップシステム機能ユニットインターフェース回路
CN116346117B (zh) Iic口扩展电路、传输方法、系统、计算机设备及介质
US6615289B1 (en) Semiconductor chip configuration and method of controlling a semiconductor chip
US6798236B2 (en) Output buffer circuit with power supply voltages different from a power supply voltage applied to an internal circuit
CN109872737B (zh) 存储器装置
CN100514644C (zh) 半导体集成电路
US7362649B2 (en) Memory control device and memory control method
US7379358B2 (en) Repair I/O fuse circuit of semiconductor memory device
US7579876B1 (en) Multi-use input/output pin systems and methods
KR102468863B1 (ko) 반도체 메모리 장치
JP2006324359A (ja) 半導体チップ及び半導体装置
JP4124699B2 (ja) 集積回路装置
JP2007193923A (ja) 半導体デバイス
US6034881A (en) Transistor stack read only memory
KR101203036B1 (ko) 메모리장치 및 그의 접근방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant