JP3129898U

JP3129898U - マルチチップシステム機能ユニットインターフェース回路

Info

Publication number: JP3129898U
Application number: JP2006010285U
Authority: JP
Inventors: 品洋莊
Original assignee: 威剛科技股▲ふん▼有限公司; 品洋莊
Priority date: 2006-03-17
Filing date: 2006-12-19
Publication date: 2007-03-08
Anticipated expiration: 2016-12-19
Also published as: DE202006014573U1; US20070217102A1; TWM301367U

Abstract

【課題】マルチチップシステム内部の機能ユニットを入出力バスに接続するインターフェース回路を提供する。
【解決手段】従来の機能ユニットインターフェース回路のうち機能ユニット独立電源と入出力バス線との間に介在する正圧保護ダイオードを不要とし、入出力バスにおける信号が機能ユニット独立電源のオフの時に生じる低い抵抗負荷によって歪みを無くす。他の主な特徴は、従来の機能ユニットインターフェース回路のうちアースと入出力バス線との間に介在する負圧保護ダイオードを定圧形態のツエナーダイオードに切り替え、高圧静電がツエナーダイオードを介して接地され、静電防止及び機能ユニット保護の目的を達成する。
【選択図】図３ｂ

Description

本考案はマルチチップシステムに係わり、特に、マルチチップシステムにおける機能ユニットと入出力バス接続のインターフェース回路に関するものである。

２０００年以来、半導体設計産業は、常にシステム・オン・チップ（ＳｙｓｔｅｍｏｎＣｈｉｐ：ＳｏＣ）を未来産業の主流となっている。しかしながら、ＳｏＣの複雑度が高く、設計周期が長いため、マーケットは購入コスト及び量産時間を考える上、逆にいわゆるシステム・イン・パッケージ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ：ＳｉＰ）またはマルチチップパッケージ（Ｍｕｌｔｉ−ｃｈｉｐＰａｃｋａｇｅ：ＭＣＰ）を徐々に採用する傾向がある。ＳｉＰとは、パッケージ内に２以上のチップを有し、さらに、キャパシティ、抵抗、コネクタ、アンテナなどの受動素子が封止されることを指す。これによると、ＳｉＰは色々な形式があり、そのチップの配列方式を言えば、ＳｉＰが平面配列または立体堆積で良く、パッケージ面積を減少させ、その内部の接合技術が、単なるワイヤボンディングでれば良いか、フリップチップを用いてもよく、両方を使ってもよい。

従来のＳｉＰが、主に、携帯電話のメモリ、メモリカードに適応され、これは、携帯電話が、プログラムコード読取、ベースバンド周波数アプリケーションバッファ、マルチメディアストレージの三つの機能を同時に持つ必要があるので、携帯電話が、例えば、ＮＯＲＦｌａｓｈ、ＮＡＮＤＦｌａｓｈ、ＰｓｅｕｄｏＳＲＡＭを同時に持つ必要になるからである。さらに、メモリチップが、類似サイズやボンディング、標準化電気特性及び多くのチップ供給メーカを有するため、携帯電話のメモリ、メモリカードは、他のＩＣ製品より先にＳｉＰの封止概念を採用している。そのため、本考案は、以下においてマルチチップメモリカードを例とし本考案の背景を説明し、さらに、「マルチチップシステム」で、このような従来のＳｉＰパッケージ、または、将来には現れることが可能な類似の複数のチップを含むパッケージ製品を総称する。

マルチチップシステム自体も、突破できない難点がある。その一つは、それぞれのチップが異なる供給メーカから供給され、供給電圧が異なるなどの要因で複雑な電源管理線路が必要で、並びにこういったことによるパワー浪費や回路ノイズなどの問題が発生されることになる。図１ａは、従来のマルチチップメモリカードの内部を示す図であり、図１ａに示すマルチチップメモリカード１が、マルチメディアファイルストレージのため、携帯電話、デジタルカメラ、ＭＰ３プレヤー、ＰＤＡなどの携帯型電子装置に挿入でき、卓上型コンピュータ、ノード型コンピュータのＵＳＢポートにも挿入できるメモリカードである。そのため、図１ａに示すように、マルチチップメモリカード１は、携帯型電子装置の入出力インターフェース１２に接続する入出力バス１０と、コンピュータのＵＳＢポート２２に接続する機能バス２０とを有する。マルチチップメモリカード１のメモリ３２の読み書きが、メモリコントローラ３０により制御され、コンピュータのＵＳＢポート２２の入出力には、コントローラ４０により機能バス２０を介して制御される。携帯型電子装置とコンピュータがメモリ３２への読み書きは、入出力バス１０を介して行われる。

図１ａに示す構造は、１種のマルチインターフェースのカード読取機１である。例えば、図１ａにおけるメモリ３２及びメモリコントローラ３０が、実にカード挿入方式でカード読取機１内に結合されるマイクロＳＤカード（図中の破線ブロックに示すように）である。入出力インターフェース１２がＳＤのインターフェースである。このような設計によって、カード読取機１内のマイクロＳＤカードが、マイクロＳＤのインターフェースを備えなく、ＳＤインターフェースのみを有する携帯電話、デジタルカメラ、ＭＰ３プレヤー、ＰＤＡなどの携帯型電子装置内に挿入できる。そして、カード読取機１が、ＵＳＢポート２２を介して、卓上型コンピュータ、ノード型コンピュータのＵＳＢポートにも挿入できる。

図１ａに示す構造から、類似のマルチチップシステムの内部回路が図１ｂに抽象的に現れる。図に示すように、マルチチップシステム内には、少なくとも共同体メイン制御ユニット３００と、少なくとも一つの機能ユニットと（この図がともに二つの機能ユニット４００、４１０を示す）を含む。マルチチップシステムは、実により多くの機能ユニットを有するが、簡易化するため二つしか図に示されない。マルチチップメモリカード１を例とし、共同体メイン制御ユニット３００はメモリコントローラ３０である。共同体メイン制御ユニット３００の作用は、マルチチップシステムのＣＰＵのように、周辺の機能ユニット４００、４１０を繋ぎ、制御し各項の機能を完了させる。機能ユニット４００、４１０は、マルチチップメモリカード１のコントローラ４０のように、それぞれの機能バス２００、２１０及び機能インターフェース２０２、２１２（ＵＳＢポート２２のように）を有する。共同体メイン制御ユニット３００及び機能ユニット４００、４１０がともに入出力バス１００に接続され、データの交換が入出力バス１００を介する外、各種の制御信号１０４も入出力バス１００を介する。また、入出力バス１００がマルチチップシステムの入出力インターフェース１０２に接続される。注意すべき点は、図１ｂのマルチチップシステムが、図１ａに示すメモリカードであれば、メモリチップ（図中の破線ブロック）も含まれることが勿論である。また、ここで言う「ユニット」が、主なチップを含む以外に、その関連の受動素子も含まれるが、簡単化を図るため図に示されていない。

また、注意すべき点は、共同体メイン制御ユニット３００と機能ユニット４００、４１０が、ともにそれぞれの操作電源Ｖ１、Ｖ２及びＶ３を有することである。例えば、マルチチップシステムが、ある電子装置に接続する時、普通に、Ｖ１、Ｖ２及びＶ３がともに該電子装置から入出力インターフェースまたは機能インターフェースを介して供給される電力を受取り、適当な変換回路（図に示さず）を介して適当な電圧になった後に、各ユニットに同時に供給される。しかし、全ての機能ユニットが運行する必要はないため、この構成が供給される電力に無駄な負担になり（即ち、元々このような大きい電力が必要はない）、また、無駄なパワー消費になる。そのため、図１ｃのような構造が提出され（簡易化するため、制御信号１０４が省略された）、機能ユニット４００、４１０と入出力バス１００との間にバッファ（ｂｕｆｆｅｒｓｗｉｔｃｈ）５００、５１０を設置し、機能ユニット４１０だけが必要とすると、機能ユニット４００の電力供給を停止する以外に（Ｖ２の横にＸが表記され）、それとともにバッファ５００を制御し機能ユニット４００と入出力バス１００を分離させる（分離する目的は、後で説明する）。しかし、バッファ５００、５１０自体も、断続でなく供給される電源Ｖ４が必要であり、結果的に、電力の負担減少には限度があり、逆にバッファの設置がコストをかかることになってしまう。また、バッファが、マルチチップシステムの線路レイアウト時の面積及びコストを大幅に増加してしまい、特に、高ビット数及び高速伝送の入出力バスに接続する時に、バッファが必ず十分な安定性を供給できるとは言えない。

同様に、図１ｃを例とし、バッファ５００、５１０を設置しなければ、入出力バスが信号歪みを発生してしまう。図２ａは正常場合において従来のマルチチップシステムの入出力バスの信号波形図である。正常場合において（即ち、全てのユニットが電力供給またはバッファを設置する場合）、その信号レベルが該信号を正確的に識別できる最低レベルＴＧより高い。しかし、バッファを設置しなく、運行必要のない機能ユニットの電源を単独にオフするときに、その信号が図２ｂのように変形され、ＴＧのレベルより低くされシステムの不正常運行になる。

信号変形になる原因は、図１ｄに示される。簡易化するため、図１ｄは、共同体メイン制御ユニット３００と、運行の必要がないため電源Ｖ２をオフする機能ユニット４００のみを示す。共同体メイン制御ユニット３００と機能ユニット４００のコアロジック（ｃｏｒｅｌｏｇｉｃ）部分も、図中の両ブロック３０４、４０４に簡易化される。入出力バス１００のうち一つのバス線１０６を例とし、共同体メイン制御ユニット３００と機能ユニット４００のコアロジック３０４、４０４が、バス線１０６に接続するインターフェースにおいて、ともに正圧保護ダイオード３０６及び４０６と、負圧保護ダイオード３０８及び４０８が配置されている。ダイオード３０６及び３０８が逆方向に電源Ｖ１とアースとの間に直列され、同様に、ダイオード４０６及び４０８が逆方向に電源Ｖ２とアースとの間に直列される。入出力バスのインターフェースにおいてダイオードを設置する目的は、共同体メイン制御ユニットと機能ユニットが高圧静電の破壊を受けないように保護するためである。高圧静電を発生するときに、機能ユニット４００に対して、図中の破線を沿って、ダイオード４０６、キャパシティ４０２を介して接地される。共同体メイン制御ユニット３００に対して、ダイオード３０６、キャパシティ３０２を介して接地される。しかし、Ｖ２が供給されない場合、図中の破線が代表する電流経路が、入出力バス１００には低い抵抗の負荷を形成するため、図２ａに示す信号レベルが図２ｂに示すように低くされ、信号波形の歪みになり、データ伝送の正確性に影響される。

本考案の主な目的は、マルチチップシステム内部の機能ユニットが入出力バスに対してのインターフェース回路を提案し、本考案のマルチチップシステムを採用すれば、以下の効果を得られる。（１）マルチチップシステムの各機能ユニットが独立に電力供給でき、必要のない電力負担及びパワー損失を低下させ、（２）バッファで機能ユニットと入出力バスを分離する必要はなく、製品のコストを節約させ、（３）入出力バス上の信号が、ある機能ユニットの電力供給をオフするため歪みになることはなく、（４）機能ユニットのコアロジックが高圧静電の破壊を受けないように保護する。

本考案の主な特徴は、従来の機能ユニットインターフェース回路のうち機能ユニット独立電源と入出力バス線との間に介在する正圧保護ダイオードを取り消し、入出力バスにおける信号が機能ユニット独立電源のオフで形成された低い抵抗負荷による歪みを無くすことである。
本考案の他の主な特徴は、従来の機能ユニットインターフェース回路のうちアースと入出力バス線との間に介在する負圧保護ダイオードを定圧形態のツエナーダイオードに切り替え、高圧静電がツエナーダイオードを貫通し接地され、静電防止及び機能ユニット保護の目的を達成する。
上記内容、本考案の他の目的及び利点を、以下に添付図面、実施例に関わる詳しい説明及び請求項に合せて説明する。しかしながら、それらの添付図面が参考及び説明のみに使われ、本考案の主張範囲を狭義的に制限するものではないことは言うまでもないことである。本考案範疇の定義に関して、添付の請求項を参照する。

本考案の主な目的は、マルチチップシステム内部の機能ユニットが入出力バスに対してのインターフェース回路を提案する。本考案は、如何なる現在知られているＳｉＰ、ＭＣＰパッケージ方式、または未来に出現可能な類似の複数のチップを含むパッケージ方式で作製されたマルチチップシステムに適応する。マルチチップシステムの最も典型的な例は、携帯電話、デジタルカメラ、ＭＰ３プレヤー、ＰＤＡ、卓上型コンピュータ、及びノード型コンピュータなどが使用されるマルチチップメモリカード（如何なる適当な仕様、例えば、ＭＭＣ、ＳＤ、Ｍｉｃｒｏ−ＳＤなどを支援でき）であるが、本考案はこれらに限らない。例えば、本考案は、共同体メイン制御ユニットまたは機能ユニットがカード挿入方式でマルチチップシステムに結合するカード読取機であってもよい。簡易化のため、以下に、本明細書には、特に共同体メイン制御ユニットまたは機能ユニットがカード挿入方式でマルチチップシステムに結合するか否かを強調しない。
図３ａは、本考案に係る一実施例のマルチチップシステムの内部回路を示す図である。図に示すように、マルチチップシステムは、少なくとも共同体メイン制御ユニット３００と、少なくとも一つの機能ユニットと（この図がともに二つの機能ユニット６００、６１０を示す）を含む。共同体メイン制御ユニット３００と個々の機能ユニット６００、６１０が、それぞれ独立の電源Ｖ１、Ｖ２、Ｖ３により電力供給され、その中では、共同体メイン制御ユニット３００の電源Ｖ１が常に電力供給され、機能ユニット６００、６１０の電源Ｖ２、Ｖ３が、機能ユニット６００、６１０を使ったか否かによって別々に供給しまたは切断する。他の関連の細かい部分には、図１ｂの説明を参照できる。
図３ｂは、図３ａのマルチチップシステムの共同体メイン制御ユニット３００及び機能ユニット６００のインターフェース回路を示す図である。図３ｂと従来技術の図１ｄを比較すると、共同体メイン制御ユニット３００が従来のインターフェース回路構造を有することが分かる。機能ユニット６００も従来の機能ユニットと同じ、コアロジック６０４およびキャパシティ６０２などを有する。しかし、入出力バス１００に接続するインターフェースにおいて、従来の二つの直列のダイオードが適当なブレークダウン電圧を有するツエナーダイオード６０８に切り替えられる。そのうちでは、ツエナーダイオード６０８のカソードがバス線１０６に接続し、アノードがアースに接地される。
ツエナーダイオード６０８の作用は、機能ユニット６００のコアロジック６０４が高圧静電の破壊を受けないように保護することである。ツエナーダイオード６０８のブレークダウン電圧を超えるぐらいの静電気が発生すると、ツエナーダイオード６０８が逆方向に貫通され、静電気が図中の破線を沿って接地され、コアロジック６０４が損傷されないようになる。
機能ユニット６００の運行が必要ない時に、電源Ｖ２の電力供給がオフされ電力消費を節約させる。ここで、注意すべきなのは、従来技術のようにバス線１０６から電源Ｖ２への電流経路が、本創作では必要としない点である。一方、ツエナーダイオード６０８のブレークダウン電圧が入出力バス１００上の信号レベルより大きければ、ツエナーダイオード６０８が逆方向に導通されることはできなく、図中の破線を沿って低い抵抗の負荷を形成する。言い換えれば、入出力バス１００の信号が、ある機能ユニットの電力供給をオフすることで歪みを発生しない。
図３ｃに示すように、本考案のツエナーダイオード６０８を、一般のダイオード６０６で置き換えてもよい。この実施例では、入出力バス１００の信号が、ある機能ユニットの電力供給をオフすることで歪みを発生させないようにすることができ、入出力バスに高圧静電が発生すると、共同体メイン制御ユニット３００のダイオード３０６、キャパシティ３０２を介して接地され保護の機能を達成できる。
また、図３ｂ、図３ｃでは、共同体メイン制御ユニット３００が採用するインターフェース回路が従来技術と同じである。しかし、本考案が提案するインターフェース回路を、共同体メイン制御ユニット３００に適用してもよい。この場合、共同体メイン制御ユニット３００の電源Ｖ１が常に電力供給中であるため、本考案が共同体メイン制御ユニットに対して静電気保護の機能のみを与える。
また、実施上でも、マルチチップシステムにおいて、全ての機能ユニットが独立且つ必要に応じてオフする電源を有することは限らないため、本考案が提案する実施例が一部の機能ユニット（即ち、独立且つ必要に応じてオフする電源を有する一部のもの）または全ての機能ユニット（即ち、独立且つ必要に応じてオフする電源を有する全てのもの）に適用することができる。図３ｃに示す実施例（即ち、一般のダイオードを用いる）で全ての機能ユニットに適用する場合、共同体メイン制御ユニットが正圧保護ダイオードまたは類似の保護手段を有することで、入出力バスに高圧静電が発生した時、共同体メイン制御ユニット３００の正圧保護ダイオードまたは類似の保護手段を介して接地され保護の機能を達成できる。
前記好適な実施例に関わる詳しい説明により、本考案の特徴及び精神を深く且つ具体的な理解できるためであり、前記開示されている好適な実施例で考案の登録請求の範囲を制限するものではない。逆に、その目的は、様々な変更や同等な修飾などを本考案の権利範囲内に包含することである。

従来のマルチチップメモリカードの内部を示す図である。従来のマルチチップシステムの内部回路を示す図である。他の従来のマルチチップシステムの内部回路を示す図である。従来のマルチチップシステムが、機能ユニットが単独に電力供給しない場合、低い抵抗経路になることを示す図である。本考案に係る正常場合において従来のマルチチップシステムの入出力バスの信号波形図である。従来のマルチチップシステムが、機能ユニットが単独に電力供給しない場合、その入出力バスの信号波形図である。本考案のマルチチップシステムで、機能ユニットが単独に電力供給しない場合、その入出力バスの信号波形図である。本考案に係る一実施例のマルチチップシステムの内部回路を示す図である。本考案に係る一実施例の共同体メイン制御ユニット及び機能ユニットのインターフェース回路を示す図である。本考案に係る他の一実施例の共同体メイン制御ユニット及び機能ユニットのインターフェース回路を示す図である。

符号の説明

１マルチチップメモリカード
１０入出力バス
１２入出力インターフェース
２０機能バス
２２ＵＳＢポート
３０メモリコントローラ
３２メモリ
４０コントローラ
１００入出力バス
１０２入出力インターフェース
１０４制御信号
１０６バス線
Ｖ１、Ｖ２電源
Ｖ３、Ｖ４電源
２００、２１０機能バス
２０２、２１２機能インターフェース
３００共同体メイン制御ユニット
３０２キャパシティ
３０４、４０４コアロジック
３０６、４０６正圧保護ダイオード
３０８、４０８負圧保護ダイオード
４００、４１０機能ユニット
５００、５１０バッファ
６００、６１０機能ユニット
４０２、６０２キャパシティ
６０４コアロジック
６０６ダイオード
６０８ツエナーダイオード
ＴＧ信号の最低レベル

Claims

マルチチップシステム内は、少なくとも一つの共同体メイン制御ユニットと、少なくとも一つの機能ユニットと、前記共同体メイン制御ユニットと前記機能ユニットを接続する入出力バスとを含み、前記マルチチップシステムが複数の独立の電源で前記共同体メイン制御ユニットと前記機能ユニットをそれぞれ駆動し、前記機能ユニットの電源が必要に応じて独立的に開閉でき、前記機能ユニットインターフェース回路がこの入出力バスとこの機能ユニットとの間に介在されているマルチチップシステム機能ユニットインターフェース回路であって、
前記インターフェース回路が、適当なブレークダウン電圧を有し、アノードが前記マルチチップシステムのアースに接続し、カソードが前記入出力バスの一バス線に接続されたツエナーダイオードを含むことを特徴とするマルチチップシステム機能ユニットインターフェース回路。
前記ブレークダウン電圧は、前記入出力バス上の信号レベルより大きいことを特徴とする請求項１に記載のマルチチップシステム機能ユニットインターフェース回路。
マルチチップシステム内は、少なくとも一つの共同体メイン制御ユニットと、少なくとも一つの機能ユニットと、前記共同体メイン制御ユニットと前記機能ユニットを接続する入出力バスとを含み、前記マルチチップシステムが複数の独立の電源で前記共同体メイン制御ユニットと前記機能ユニットをそれぞれ駆動し、前記機能ユニットの電源が必要に応じて独立にオン／オフすることができ、前記共同体メイン制御ユニットが適当な静電気保護手段を有し、前記機能ユニットインターフェース回路がこの入出力バスとこの機能ユニットとの間に介在されているマルチチップシステム機能ユニットインターフェース回路であって、
前記インターフェース回路が、少なくともアノードが前記マルチチップシステムのアースに接続し、カソードが前記入出力バスの一バス線に接続されたダイオードを含むことを特徴とするマルチチップシステム機能ユニットインターフェース回路。
前記共同体メイン制御ユニット及び前記機能ユニットのうち少なくとも一つがカード挿入方式で前記マルチチップシステムに接続したことを特徴とする請求項１に記載のマルチチップシステム機能ユニットインターフェース回路。
前記共同体メイン制御ユニット及び前記機能ユニットのうち少なくとも一つがカード挿入方式で前記マルチチップシステムに接続したことを特徴とする請求項３に記載のマルチチップシステム機能ユニットインターフェース回路。