JP2888755B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2888755B2 JP2888755B2 JP6091991A JP9199194A JP2888755B2 JP 2888755 B2 JP2888755 B2 JP 2888755B2 JP 6091991 A JP6091991 A JP 6091991A JP 9199194 A JP9199194 A JP 9199194A JP 2888755 B2 JP2888755 B2 JP 2888755B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- power supply
- pin
- package
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
の半導体装置に関する。
平面視矩系のパッケージ21の両側辺に複数個の外部接
続用ピン1〜32が突出した構造とされている。そし
て、従来例の半導体装置は、図10の如く、電源ピンV
cc(32)とGND端子Vss(16)がパッケージ
21の対角線上で互いに最も離間した位置に配置されて
いた。すなわち、図10中のパッケージ21の右上に電
源ピンVcc(32)が、パッケージ21の左下にGN
D端子Vss(16)が配置されていた。そして、電源
ピンVcc(32)の比較的近傍に、アドレス入力端子
A11(25)〜A18(31)が配置され、該アドレス入
力端子A11(25)〜A18(31)に対向する側辺にア
ドレス入力端子A0(12)〜A16(2)が配置されて
いた。また、GND端子Vss(16)の比較的近傍に
データ出力端子D0(13)〜D2(15)が配置され、
該データ出力端子D0(13)〜D2(15)およびGN
D端子Vss(16)に対向する側辺にデータ出力端子
D3(17)〜D7(21)が配置されていた。なお、図
10中の1は予備ピン(NC)、22,24はチップ・
イネーブル等の制御端子(バーCE、バーOE)、23
は他のアドレス入力端子A10である。また、図11およ
び図12中の35はチップ、35aはチップ35内の内
部回路、35bはチップ35をダイボンドするダイパッ
ドである。
は16ビットのようなデータ幅の大きなメモリを設計す
る場合、データの出力ノイズがチップに与える影響を小
さくするため、パッド用Vcc線31と内部回路用のV
cc線33を分離して配線し、また、パッド用Vss線
32と内部回路用のVss線34とを分離して配線する
ことが多い。この場合、従来例の半導体装置のピン配置
においては、図11のようなチップ35がパッケージ2
1内に形成される。すなわち、チップ35の一側(以
下、上部と称す)のパッド36のためのVcc線31お
よびチップ35の他側(以下、下部と称す)のパッド3
7のためのVss線32を配線しなければならず、これ
らの配線がチップ35の左右を通るため、その分チップ
サイズが増大する。また、アドレス入力パッド41とデ
ータ出力パッド42は出力ノイズが入力線に与える影響
を小さくするための別々のVcc/Vss線を配線する
ことが望ましいが、従来例ではチップ35の下部にアド
レス入力パッド41とデータ出力パッド42が並んでい
るため、これを分離して配線するためにはチップサイズ
がさらに増大し、事実上製品化が困難である。また、こ
のチップ35をパッケージに封止する際には、図12の
ようになるが、このとき、チップ35の中央部に対応す
るピン45は、図12のようにチップの側部に隣接して
配置しなければならない。そうすると、ピン45および
チップ35のパッド46を結線するボンディングワイヤ
47と、ピン45aとチップ35のパッド46aとを結
線するボンディングワイヤ47aとがショートしないよ
うに工夫する必要がある。そこで、従来例では、図12
のように、パッド46をパッド46aに隣接して配置す
るものの、他のパッドの配列方向と異なる方向へ位置を
ずらして配置していた。しかしながら、この場合、ほと
んどのパッドが一列配列なのにも拘らず、チップ35の
隅部の二個のパッド46,46aだけ二列配列に配列さ
れているのに等しい。すなわち、チップ35の隅部に、
該隅部以外のパッド列に比べて余分の面積を必要とす
る。ここで、内部回路35aとしてにメモリセルアレイ
を形成する場合、隅部の一部だけでもメモリセルが欠け
るとアレイを構成できない。このため、メモリセルアレ
イのX方向のメモリセルの列数を両端部について数個ず
つ削減するか、メモリセルアレイのY方向のメモリセル
行数を両端部について数個ずつ削減するかしなければな
らない。そうすると、メモリセル数の大幅な削減とな
り、高密度の要請に逆行する。
を小さくし、種類の異なる二種以上のパッドの間でノイ
ズを分離し、かつワイヤボンディングを容易にすること
ができる半導体装置を提供することを目的とする。
課題解決手段は、チップおよびこれを収納するパッケー
ジを備え、前記パッケージの互いに対向する二辺に複数
個の外部接続用ピンを有せしめられ、前記外部接続用ピ
ンは、前記チップへ電源を供給するよう前記パッケージ
の前記互いに対向する二辺の夫々に形成される電源ピン
と、前記チップをグランドに接続するよう前記パッケー
ジの前記互いに対向する二辺の夫々に形成されるグラン
ドピンと、外部に接続されない余剰ピンとを含み、該余
剰ピンは、前記パッケージの前記互いに対向する二辺の
夫々において、前記電源ピンと前記グランドピンの間に
挟まれて配置される。
パッケージと、該パッケージの内部に収納されるチップ
とを備え、前記パッケージは、互いに対向する二辺に形
成され電源ピンおよびグランドピンを含む複数個の外部
接続用ピンを有せしめられ、前記チップは、互いに対向
する二辺に電源供給端子およびグランド接続端子を夫々
少なくとも一個ずつ有する内部回路と、該内部回路と前
記電源ピンとを結線するための第1のパッド部と、前記
内部回路と前記グランドピンとを結線するための第2の
パッド部とを備え、前記第1のパッド部は、前記内部回
路の各電源供給端子と前記電源ピンとの間に配線される
よう前記チップの互いに対向する二辺に少なくとも一個
ずつ形成される電源用パッドと、前記内部回路の互いに
対向する二辺の近傍に平行に配され前記各電源用パッド
に接続されるパッド用電源配線とを備え、前記第2のパ
ッド部は、前記内部回路の各グランド接続端子と前記グ
ランドピンとの間に配線されるよう前記チップの互いに
対向する二辺に少なくとも一個ずつ形成されるグランド
接続用パッドと、前記内部回路の互いに対向する二辺の
近傍に平行に配され前記各グランド接続用パッドに接続
されるパッド用グランド配線とを備える。
前記外部接続用ピンのうち、一の電源ピンは前記パッケ
ージのいずれか一側辺に配置され、かつ他の一の電源ピ
ンは前記パッケージの逆側辺に配置され、前記外部接続
用ピンのうち、一のグランドピンは前記パッケージのい
ずれか一側辺に配置され、かつ他の一のグランドピンは
前記パッケージの逆側辺に配置される。
前記チップの少なくとも一側に、所定の信号を前記チッ
プへ入力するためのみに用いられる第1のパッドと、少
なくとも前記チップからの信号を出力するために用いら
れる第2のパッドとが形成され、前記チップの前記第2
のパッドおよび前記第1のパッドが形成された前記少な
くとも一側に配置される電源用パッドおよびグランド接
続用パッドは、所定の離間距離を有して互いに離間さ
れ、前記電源用パッドおよび前記グランド接続用パッド
の間に前記第2のパッドおよび前記第1のパッドのうち
の一方のパッドが配置され、前記第2のパッドおよび前
記第1のパッドのうちの他方のパッドは、前記一方のパ
ッドから前記電源用パッドまたは前記グランド接続用パ
ッドを隔てた端部に配置される。
前記内部回路の一辺に形成された一の前記電源供給端子
と逆側の他辺に形成された一の前記グランド接続端子と
は互いに対向配置され、前記内部回路の前記他辺に形成
された他の前記電源供給端子と前記一辺に形成された他
の前記グランド接続端子とは互いに対向配置される。
外部接続用ピンは外部に接続されない余剰ピンを含み、
該余剰ピンは、前記一側辺および前記逆側辺の夫々にお
いて、前記電源ピンと前記グランドピンの間に挟まれて
配置される。
置では、余剰ピンを、パッケージの一側辺および逆側辺
のうち電源ピンとグランドピンの間の位置に配置してい
るので、かかる位置に対応する位置にチップを配置すれ
ば、チップと余剰ピンとを配線する必要がないため、従
来例のようにボンディングワイヤのショート防止のため
にチップの隅部に複数列のパッドを形成する必要がなく
なる。そうすると、欠けのない四角形のアレイ等をチッ
プの端部まで構成することができ、従来例よりも面積効
率を向上させることができる。
ッド用電源配線およびパッド用グランド配線を内部回路
の対向する二辺から各リードフレームに対してワイヤボ
ンドする必要があるが、内部回路の電源供給端子および
グランド接続端子を内部回路の対向する二辺に配置して
いるので、パッド用電源配線およびパッド用グランド配
線を二辺の間を通すように配線する必要がなくなる。す
なわち、内部回路の全周囲にパッド用電源配線およびパ
ッド用グランド配線を張り巡らさなくても、内部回路の
互いに対向する二辺から外部接続用ピンに結線すること
ができる。したがって、その分だけチップサイズを低減
できる。
の電源ピンをパッケージのいずれか一側辺に配置し、他
の一の電源ピンをパッケージの逆側辺に配置し、一のグ
ランドピンをパッケージのいずれか一側辺に配置し、他
の一のグランドピンをパッケージの逆側辺に配置してい
るので、パッケージの両側辺から電源ピンおよびグラン
ドピンのいずれをも引き出すことができ、請求項2の構
成をとった場合に、電源用パッドと電源ピンとの配線、
およびグランド用パッドとグランドピンとの配線を簡単
に行うことができ、配線設計の自由度が広がる。
1のパッドおよび第2のパッドのうちの一方のパッドと
他方のパッドとを、電源用パッドまたはグランド接続用
パッドを隔てて配置しているので、一方のパッドにノイ
ズが混入しても、他方のパッドを電源用パッドまたはグ
ランド接続用パッドで分離できる。
個以上の電源供給端子を内部回路の対角線上の逆側に配
し、二個以上のグランド接続端子を内部回路の電源供給
端子とは異なる対角線上の逆側に配しているので、内部
回路内の配線およびチップより外部の配線のいずれの配
線についても設計の自由度が高まる。
す図である。図1の如く、本実施例の半導体装置は、2
8ピンのパッケージに64メガビットのマスクROMを
封止した大容量半導体記憶装置であって、パッケージ1
01(パッケージ)と、該パッケージ101の内部に収
納されるチップ100とを備える。
絶縁基板上の回路等を封止するエポキシ樹脂等からなる
モールド体とを備え、これらの間には前記内部回路10
4が内装され、該パッケージ101の互いに対向する二
辺(図1中の左右両辺)には、電源ピン(Vcc)5
P,19Pおよびグランドピン(Vss)10P,24
Pを含む複数(28)個の外部接続用ピン1P〜28P
が形成され、該外部接続用ピン1P〜28Pと前記チッ
プ100の間には、図5の如く、これらをボンディング
ワイヤにて結線するための複数個のリードフレーム12
3が形成される。
パッケージ101の周辺部のうち、互いに対向する両側
辺126,127(図1中の左右側辺)に配置される。
該外部接続用ピン1P〜28Pのうち、前記電源ピン
(Vcc)5P,19Pおよび前記グランドピン(Vs
s)10P,24Pは、前記パッケージ101の前記一
側辺126(図1中の左側辺)および前記逆側辺127
(図1中の右側辺)の略中央部に配置される。このう
ち、一の電源ピン(Vcc)5Pは前記パッケージ10
1のいずれか一側辺の略中央部に配置され、かつ他の一
の電源ピン(Vcc)19Pは前記パッケージ101の
逆側辺の略中央部に配置される。また、該外部接続用ピ
ン1P〜28Pのうち、一のグランドピン(Vss)1
0Pは前記パッケージ101のいずれか一側辺の略中央
部に配置され、かつ他の一のグランドピン(Vss)2
4Pは前記パッケージ101の逆側辺の略中央部に配置
される。さらに、該外部接続用ピン1P〜28Pのう
ち、アドレス入力ピンおよびデータ出力ピンを兼ね備え
るI/Oピン(第2のピン)1P〜4P,11P〜14
P,15P〜18P,25P〜28Pは、前記パッケー
ジ101の前記一側辺126(図1中の左側辺)および
前記逆側辺127(図1中の右側辺)において、前記電
源ピン(Vcc)5P,19Pおよび前記グランドピン
(Vss)10P,24Pより端側(上下両端側)に配
置される。
前記パッケージ101の一側辺126(図1中の左側
辺)および逆側辺127(図1中の右側辺)に夫々形成
され外部に接続されない余剰ピン(NC)7P,8P,
21P,22Pと、チップイネーブルピン(バーCE)
20Pと、リードピン(バーRD)23Pと、ALEL
用ピン6Pと、ALEH用ピン9Pとを含む。なお、チ
ップイネーブルピン(バーCE)20P、リードピン
(バーRD)23P、ALEL用ピン6PおよびALE
H用ピン9Pは、制御信号を入力するためのみに用いら
れる入力ピン(第1のピン)として総称されるものであ
る。前記余剰ピン(NC)7P,8P、前記ALEL用
ピン6P、および前記ALEH用ピン9Pは、前記一側
辺126(図1中の左側辺)において、前記電源ピン
(Vcc)5Pと前記グランドピン(Vss)10Pの
間に挟まれて配置される。また、前記余剰ピン(NC)
21P,22Pおよび前記チップイネーブルピン(バー
CE)20P、リードピン(バーRD)23Pは、前記
逆側辺127(図1中の右側辺)において、前記電源ピ
ン(Vcc)19Pと前記グランドピン(Vss)24
Pの間に挟まれて配置される。
路としての内部回路104と、該内部回路104と前記
外部接続用ピン1P〜28Pとを前記リードフレーム1
23を介して結線(ワイヤボンド)するための第1のパ
ッド部105と、前記内部回路104と前記外部接続用
ピン1P〜28Pとを前記リードフレーム123を介し
て結線(ワイヤボンド)するための第2のパッド部10
6とを備える。
クROM等のメモリセルが縦横に配列されたメモリセル
アレイとこれを制御する周辺回路(102,103)と
を備えるものである。該内部回路104内のメモリセル
アレイは個々のメモリセルが左右対称に規則正しく配列
される。該内部回路104の左端部には、メモリセルの
ワード線を縦方向(Y方向)に特定する周辺回路として
のX(ワード線選択)デコーダ102が配置され、内部
回路104の下端部には、メモリセルのビット線を横方
向(X方向)に特定する周辺回路としてのY(ビット線
選択)デコーダ103が配置される。
ン(Vcc)5P,19Pに接続された前記リードフレ
ーム123に結線(ワイヤボンド)される一対の電源
(Vcc)供給用パッド131,132と、該電源供給
用パッド131,132と前記内部回路104との間に
接続され該内部回路104の互いに対向する二辺(図2
中の内部回路104の上下両辺)の長さで該二辺の近傍
に夫々平行に配されるパッド用電源配線115,116
とを備える。
31およびこれに対応するパッド用電源配線115は、
前記チップ100の一側(図2中の上辺付近)に配置さ
れ、他方の前記電源供給用パッド132およびこれに対
応するパッド用電源配線116は、前記チップ100の
他側(図2中の下辺付近)に配置される。また、一方の
前記電源供給用パッド131は、前記チップ100の一
側(図2中の上辺付近)の左端部より少しだけ右寄りに
配置され、他方の前記電源供給用パッド132は、前記
チップ100の他側(図2中の下辺付近)の右端部より
少しだけ左寄りに配置される。これにより、両電源供給
用パッド131,132は前記内部回路104の中央部
を中心にして回転対称に配置することができる。
前記チップ100の最上面の保護膜より下層に配置され
たアルミニウム等からなる略一文字形の金属配線であっ
て、前記各電源供給用パッド131,132に対応する
後述のPチャネルMOS(Qp)(図3および図4参
照)に接続されるとともに、前記内部回路104の電源
供給端子111,112を通じて前記Xデコーダ102
および前記Yデコーダ103に接続される。
ドピン(Vss)10P,24Pに接続された前記リー
ドフレーム123に結線(ワイヤボンド)される一対の
グランド(Vss)接続用パッド133,134と、該
グランド接続用パッド133,134と前記内部回路1
04との間に接続され該内部回路104の互いに対向す
る二辺(図2中の内部回路104の上下両辺)の長さで
該二辺の近傍に夫々平行に配されるパッド用グランド配
線117,118とを備える。
ド133およびこれに対応するパッド用グランド配線1
17は、前記チップ100の一側(図2中の上辺付近)
に配置され、他方の前記グランド接続用パッド134お
よびこれに対応するパッド用グランド配線118は、前
記チップ100の他側(図2中の下辺付近)に配置され
る。
は、前記チップ100の一側(図2中の上辺付近)の右
端部より少しだけ左寄りに配置され、他方の前記グラン
ド接続用パッド134は、前記チップ100の他側(図
2中の下辺付近)の左端部より少しだけ右寄りに配置さ
れる。これにより、両グランド接続用パッド133,1
34は前記内部回路104の中央部を中心にして回転対
称に配置することができる。
は、前記チップ100の最上面の保護膜より下層に配置
されたアルミニウム等からなる略一文字形の金属配線で
あって、前記各グランド接続用パッド133,134に
対応する後述のNチャネルMOS(Qn)(図3および
図4参照)に接続されるとともに、前記内部回路104
のグランド接続端子113,114を通じて前記Xデコ
ーダ102および前記Yデコーダ103に接続される。
中の上辺)に配置される電源供給用パッド131および
グランド接続用(Vss)パッド133は、所定の離間
距離を有して互いに離間され、当該電源供給用パッド1
31および当該グランド接続用(Vss)パッド133
の間に、前記内部回路104の出力パッド(第2のパッ
ド)121が形成される。また、前記内部回路104の
他側(図2中の下辺)に配置される電源供給用パッド1
32およびグランド接続用パッド134は、所定の離間
距離を有して互いに離間され、当該電源供給用パッド1
32および当該グランド接続用パッド134の間に、複
数個の出力パッド(第2のパッド)122が形成され
る。これらの出力パッド121,122は、チップ10
0のメモリセルアレイへの初回アクセス時には先頭アド
レスが入力され、アドレス入力とデータ出力が兼用され
た兼用パッド(以下、I/Oパッドと称す)として用い
られる。ここで、該各I/Oパッド121,122は、
図3および図4の如く、一個のPチャネルMOS(Q
p)と一個のNチャネルMOS(Qn)とのソース・ド
レインの接続点に夫々接続されている。そして、前記パ
ッド用電源配線115,116は各PチャネルMOS
(Qp)に、前記パッド用グランド配線117,118
は各NチャネルMOS(Qn)に夫々接続されている。
該I/Oパッド121,122は、図5の如く、夫々対
応する前記リードフレーム123にボンディングワイヤ
124にてワイヤボンドされ、対応する外部接続用ピン
(I/Oピン)1P〜4P,11P〜14P,15P〜
18P,25P〜28Pに電気的に接続される。
中の上辺)に形成された前記各電源供給用パッド131
と、他側(図2中の下辺)に形成された前記各グランド
接続用(Vss)パッド134とは、前記内部回路10
4を隔てて互いに対向配置される。また、前記内部回路
104の前記他側(図2中の下辺)に形成された前記各
電源供給用パッド132と、前記一側(図2中の上辺)
に形成された前記各グランド接続用(Vss)パッド1
33とは、前記内部回路104を隔てて互いに対向配置
される。これにより、内部回路104の中央部を中心に
して、前記第1のパッド部105および前記第2のパッ
ド部106の配置・形状を回転対称にすることができ
る。
ーブルピン(バーCE)20P、リードピン(バーR
D)23P、ALEL用ピン6PおよびALEH用ピン
9PからのバーCE信号、バーRD信号、ALEL信号
およびALEH信号を内部回路104に入力するための
入力パッド(第1のパッド)である。該入力パッド13
5は、前記I/Oパッド121,122から前記電源供
給用パッド131,132および前記グランド接続用
(Vss)パッド133,134を隔てた両端部(左右
両端部)に配置されている。
時には、外部の電源を電源ピン(Vcc)5P,19P
に接続し、リードフレーム123、ボンディングワイヤ
124、電源供給用パッド131,132、および各パ
ッド用電源配線115,116を通じて内部回路104
のXデコーダ102およびYデコーダ103へ電源を供
給するとともに、各I/Oパッド121,122のPチ
ャネルMOS(Qp)等に電源を供給する。そして、初
回時に、I/Oピン1P〜4P,11P〜14P,15
P〜18P,25P〜28Pを通じてアドレス指定を行
って所望のメモリセルにアクセスし、以後、I/Oピン
1P〜4P,11P〜14P,15P〜18P,25P
〜28Pを通じてアクセスしたメモリセルのデータを出
力する。なお、その後のアドレス指定は、チップ100
の内部においてアドレスのインクリメントを行い、自動
発生的にアドレスシフトを行う。また、内部回路104
のNチャネルMOS(Qn)および各グランド接続用パ
ッド133,134等で使用した電流は、パッド用グラ
ンド配線117,118、グランド接続用(Vss)パ
ッド133,134、ボンディングワイヤ124および
リードフレーム123を通じてグランドピン(Vss)
10P,24Pから外部へ流す。
およびパッド用グランド配線117,118を内部回路
104の対向する二辺から各リードフレームに対してワ
イヤボンドする必要があるが、内部回路104の電源供
給端子111,112およびグランド接続端子113,
114を内部回路104の対向する二辺(上下辺)に配
置しているので、従来例のようにパッド用電源配線11
5,116およびパッド用グランド配線117,118
を二辺の間を通すように配線する必要がなくなる。すな
わち、内部回路の全周囲にパッド用電源配線115,1
16およびパッド用グランド配線117,118を張り
巡らさなくても、内部回路の互いに対向する二辺から外
部接続用ピンに結線することができる。したがって、そ
の分だけチップサイズを低減できる。特に、パッド用電
源配線115,116およびパッド用グランド配線の配
線抵抗(インピーダンス)を低く保つため、これらの幅
を広くする場合、後述する第2の実施例(図6参照)の
ように、チップ100の側辺にかなりのスペースを必要
とするが、図5に示した本実施例の場合、内部回路10
4の左右辺とチップ100の左右側辺との間でパッド用
電源配線115,116およびパッド用グランド配線1
17,118を省略でき、かなりのスペースを削減でき
る。
ケージ101のいずれか一側辺に配置し、他の一の電源
ピン(Vcc)19Pをパッケージ101の逆側辺に配
置し、一のグランドピン(Vss)10Pをパッケージ
101のいずれか一側辺に配置し、他の一のグランドピ
ン(Vss)24Pをパッケージ101の逆側辺に配置
しているので、パッケージ101の両側辺から電源ピン
VccおよびグランドピンVssのいずれをも引き出す
ことができ、回路の引き出しを自由に行うことができ、
配線設計の自由度が広がる。
3および図4のように接続する場合、PチャネルMOS
(Qp)およびNチャネルMOS(Qn)のスイッチン
グ時に電流の変化が大きくなり、故にかかるPチャネル
MOS(Qp)およびNチャネルMOS(Qn)がノイ
ズの発生源となる。かかるノイズが、入力パッド135
に混入されると、半導体記憶装置が誤動作を起こすおそ
れがある。しかしながら、本実施例では、入力パッド1
35をI/Oパッド121,122から電源供給用パッ
ド131,132およびグランド接続用(Vss)パッ
ド133,134を隔てて配置しているので、I/Oパ
ッド121,122でノイズが発生しても、入力パッド
135を、電源供給用パッド131,132またはグラ
ンド接続用(Vss)パッド133,134で前記ノイ
ズから分離でき、ノイズによる悪影響、ひいては半導体
記憶装置の誤動作を防止できる。
て電源供給端子111,112およびグランド接続端子
113,114の配置を回転対称に配置し、しかも互い
に対応する電源供給端子111,112とグランド接続
端子113,114とを対向させているので、例えばセ
ンス回路等の周辺回路に対して電源を供給する場合に、
該周辺回路をどのように配置しても、いずれかの端子か
ら電源またはグランド接続を施せばよく、回路設計の自
由度が大幅に向上する。その分、両者の間の配線等の長
さを短くできる等、面積効率の縮小を図り得る。
1P,22Pを、パッケージ101の一側辺126およ
び逆側辺127のうち電源ピンVccとグランドピンV
ssの間の位置に配置しているので、かかる位置に対応
する位置にチップ100を配置すれば、チップ100と
余剰ピン(NC)7P,8P,21P,22Pとを配線
する必要がないため、従来例のようにボンディングワイ
ヤのショート防止のためにチップ100の隅部に複数列
のパッドを形成する必要がなくなる。そうすると、欠け
のない四角形のアレイおよびその周辺回路(Xデコーダ
102、Yデコーダ103)をチップ100の端部まで
構成することができ、従来例よりも面積効率を向上させ
ることができる。
す図である。本実施例の半導体装置は、内部回路104
の大きさに比べて、パッドの数が多い場合に、パッドを
内部回路104の四方に配置したものである。なお、そ
の他の構成は、第1の実施例と同様であり、特に、I/
Oパッド121,122と入力パッド135とを、電源
供給用パッド131,132を隔てて電気的に分離して
いる点は、第1の実施例と同様である。また、第1の実
施例と同一機能を有する部材・要素は、同一符号を付し
ている。本実施例では、第1の実施例に比べて、内部回
路104の左右にパッド用電源配線115,116およ
びパッド用グランド配線117,118が配置された分
だけチップサイズ低減が限定されるが、第1の実施例と
同様、I/Oパッド121,122にノイズが混入して
も、入力パッド135を電源供給用パッド131,13
2またはグランド接続用(Vss)パッド133,13
4で分離できる。したがって、入力パッド135につい
て、I/Oパッド121,122に混入したノイズの影
響を低減できる。
す図である。本実施例の半導体装置は4メガ・コンベン
ショナル・マスクROMであって、第1の実施例等で説
明したI/O用のピン(アドレス入力およびデータ出力
兼用)はなく、所定の出力ピンD0〜D7からデータ出
力される。なお、図7中のVccは第1の実施例および
第2の実施例で説明したのと同様の電源ピン、Vssは
同じくグランドピン、A0〜A16はアドレス入力ピ
ン、NCは余剰ピン、バーCE、バーRDは制御信号入
力用ピンである。本実施例においても、第1の実施例お
よび第2の実施例と同様の内部構成を採用すれば、上記
各実施例と同様の効果を得ることができることは言うま
でもない。
す図である。本実施例の半導体装置は、外部接続用ピン
1P〜24Pの中に、外部に接続されない余剰ピン(N
C)を含んでいないタイプのものである。したがって、
全ての外部接続用ピン1P〜24Pにワイヤボンドを施
す必要があるため、パッケージ101の両側端辺の中央
部と、内部回路104の側辺とを近接させようとする場
合、ALEH、ALEL、バーCE、およびバーRDに
接続されるパッドは、図6に示した第2の実施例のよう
に二列配列となり、アレイの構成上、面積効率が劣化す
るが、この点以外は、全て第1の実施例と同様の効果を
得ることができる。
1,132およびグランド接続用(Vss)パッド13
3,134を、内部回路104の互いに対向する二辺
(図2中の上下両辺)において、一個ずつのみ配置して
いたが、複数個設けてもよい。
成に代えて図9のような構成であってもよい。
と、余剰ピンを、パッケージの一側辺および逆側辺のう
ち電源ピンとグランドピンの間の位置に配置しているの
で、かかる位置に対応する位置にチップを配置すれば、
チップと余剰ピンとを配線する必要がないため、従来例
のようにボンディングワイヤのショート防止のためにチ
ップの隅部に複数列のパッドを形成する必要がなくな
る。そうすると、欠けのない四角形のアレイ等をチップ
の端部まで構成することができ、従来例よりも面積効率
を向上させることができるという効果がある。
供給端子およびグランド接続端子を内部回路の対向する
二辺に配置しているので、パッド用電源配線およびパッ
ド用グランド配線を二辺の間を通すように配線する必要
がなくなる。すなわち、内部回路の全周囲にパッド用電
源配線およびパッド用グランド配線を張り巡らさなくて
も、内部回路の互いに対向する二辺から外部接続用ピン
に結線することができる。したがって、その分だけチッ
プサイズを低減できるという効果がある。
パッケージのいずれか一側辺に配置し、他の一の電源ピ
ンをパッケージの逆側辺に配置し、一のグランドピンを
パッケージのいずれか一側辺に配置し、他の一のグラン
ドピンをパッケージの逆側辺に配置しているので、パッ
ケージの両側辺から電源ピンおよびグランドピンのいず
れをも引き出すことができ、請求項2の構成をとった場
合に、電源用パッドと電源ピンとの配線、およびグラン
ド用パッドとグランドピンとの配線を簡単に行うことが
でき、配線設計の自由度が広がるという効果がある。
よび第2のパッドのうちの一方のパッドと他方のパッド
とを、電源用パッドまたはグランド接続用パッドを隔て
て配置しているので、一方のパッドにノイズが混入して
も、他方のパッドを電源用パッドまたはグランド接続用
パッドで分離できるという効果がある。
供給端子を内部回路の対角線上の逆側に配し、二個以上
のグランド接続端子を内部回路の電源供給端子とは異な
る対角線上の逆側に配しているので、内部回路内の配線
およびチップより外部の配線のいずれの配線についても
設計の自由度が高まるという効果がある。
図である。
の周辺を示す配線レイアウト図である。
パッドの接続状態を示す回路図である。
パッドの接続状態を示す回路図である。
およびリードフレームを示す平面図である。
の周辺を示す配線レイアウト図である。
図である。
図である。
を示す配線レイアウト図である。
配線レイアウト図である。
フレームを示す平面図である。
Claims (6)
- 【請求項1】 チップおよびこれを収納するパッケージ
を備え、 前記パッケージの互いに対向する二辺に複数個の外部接
続用ピンを有せしめられ、 前記外部接続用ピンは、 前記チップへ電源を供給するよう前記パッケージの前記
互いに対向する二辺の夫々に形成される電源ピンと、 前記チップをグランドに接続するよう前記パッケージの
前記互いに対向する二辺の夫々に形成されるグランドピ
ンと、 外部に接続されない余剰ピンとを含み、 該余剰ピンは、前記パッケージの前記互いに対向する二
辺の夫々において、前記電源ピンと前記グランドピンの
間に挟まれて配置される半導体装置。 - 【請求項2】 パッケージと、 該パッケージの内部に収納されるチップとを備え、 前記パッケージは、互いに対向する二辺に形成され電源
ピンおよびグランドピンを含む複数個の外部接続用ピン
を有せしめられ、 前記チップは、 互いに対向する二辺に電源供給端子およびグランド接続
端子を夫々少なくとも一個ずつ有する内部回路と、 該内部回路と前記電源ピンとを結線するための第1のパ
ッド部と、 前記内部回路と前記グランドピンとを結線するための第
2のパッド部とを備え、 前記第1のパッド部は、 前記内部回路の各電源供給端子と前記電源ピンとの間に
配線されるよう前記チップの互いに対向する二辺に少な
くとも一個ずつ形成される電源用パッドと、 前記内部回路の互いに対向する二辺の近傍に平行に配さ
れ前記各電源用パッドに接続されるパッド用電源配線と
を備え、 前記第2のパッド部は、 前記内部回路の各グランド接続端子と前記グランドピン
との間に配線されるよう前記チップの互いに対向する二
辺に少なくとも一個ずつ形成されるグランド接続用パッ
ドと、 前記内部回路の互いに対向する二辺の近傍に平行に配さ
れ前記各グランド接続用パッドに接続されるパッド用グ
ランド配線とを備える半導体装置。 - 【請求項3】 前記外部接続用ピンのうち、一の電源ピ
ンは前記パッケージのいずれか一側辺に配置され、かつ
他の一の電源ピンは前記パッケージの逆側辺に配置さ
れ、 前記外部接続用ピンのうち、一のグランドピンは前記パ
ッケージのいずれか一側辺に配置され、かつ他の一のグ
ランドピンは前記パッケージの逆側辺に配置される、請
求項2記載の半導体装置。 - 【請求項4】 前記チップの少なくとも一側に、 所定の信号を前記チップへ入力するためのみに用いられ
る第1のパッドと、 少なくとも前記チップからの信号を出力するために用い
られる第2のパッドとが形成され、 前記チップの前記第2のパッドおよび前記第1のパッド
が形成された前記少なくとも一側に配置される電源用パ
ッドおよびグランド接続用パッドは、所定の離間距離を
有して互いに離間され、 前記電源用パッドおよび前記グランド接続用パッドの間
に前記第2のパッドおよび前記第1のパッドのうちの一
方のパッドが配置され、 前記第2のパッドおよび前記第1のパッドのうちの他方
のパッドは、前記一方のパッドから前記電源用パッドま
たは前記グランド接続用パッドを隔てた端部に配置され
る、請求項2または請求項3記載の半導体装置。 - 【請求項5】 前記内部回路の一辺に形成された一の前
記電源供給端子と逆側の他辺に形成された一の前記グラ
ンド接続端子とは互いに対向配置され、 前記内部回路の前記他辺に形成された他の前記電源供給
端子と前記一辺に形成された他の前記グランド接続端子
とは互いに対向配置される、請求項3記載の半導体装
置。 - 【請求項6】 外部接続用ピンは外部に接続されない余
剰ピンを含み、 該余剰ピンは、前記一側辺および前記逆側辺の夫々にお
いて、前記電源ピンと前記グランドピンの間に挟まれて
配置される、請求項2または請求項3記載の半導体装
置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6091991A JP2888755B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置 |
US08/411,982 US5700975A (en) | 1994-04-28 | 1995-03-28 | Semiconductor device |
US08/897,415 US5895887A (en) | 1994-04-28 | 1997-07-21 | Semiconductor device |
US08/897,414 US5825083A (en) | 1994-04-28 | 1997-07-21 | Semiconductor device |
US08/897,419 US5866940A (en) | 1994-04-28 | 1997-07-21 | Semiconductor device |
US08/897,417 US5847449A (en) | 1994-04-28 | 1997-07-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6091991A JP2888755B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07297353A JPH07297353A (ja) | 1995-11-10 |
JP2888755B2 true JP2888755B2 (ja) | 1999-05-10 |
Family
ID=14041921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6091991A Expired - Lifetime JP2888755B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (5) | US5700975A (ja) |
JP (1) | JP2888755B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2943781B2 (ja) * | 1997-08-08 | 1999-08-30 | 日本電気株式会社 | 半導体メモリ |
US6043558A (en) * | 1997-09-12 | 2000-03-28 | Micron Technology, Inc. | IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages |
JPH11135634A (ja) * | 1997-10-28 | 1999-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置配線の処理方法、および、半導体装置配線の処理プログラムを記録した記録媒体 |
JP2000100814A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
US6212077B1 (en) * | 1999-01-25 | 2001-04-03 | International Business Machines Corporation | Built-in inspection template for a printed circuit |
US20040225766A1 (en) * | 2001-01-25 | 2004-11-11 | Ellison Ryan Scott | Functional pathway configuration at a system/IC interface |
US20030033576A1 (en) * | 2001-05-25 | 2003-02-13 | Mark Palmer | Functional pathway configuration at a system/IC interface |
US20040159931A1 (en) * | 2002-03-27 | 2004-08-19 | International Business Machines Corporation | Electronic package, heater block and method |
KR100458869B1 (ko) | 2002-04-17 | 2004-12-03 | 삼성전자주식회사 | 부착 방향이 자유로운 반도체 칩 패키지 |
JP4313544B2 (ja) * | 2002-05-15 | 2009-08-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
TWI236126B (en) * | 2002-07-02 | 2005-07-11 | Alpha & Omega Semiconductor | Integrated circuit package for semiconductor devices with improved electric resistance and inductance |
US6876562B2 (en) * | 2002-10-17 | 2005-04-05 | Micron Technology, Inc. | Apparatus and method for mounting microelectronic devices on a mirrored board assembly |
US6975527B1 (en) * | 2002-11-12 | 2005-12-13 | Integrated Device Technology, Inc. | Memory device layout |
KR100674936B1 (ko) * | 2005-01-10 | 2007-01-26 | 삼성전자주식회사 | 강화된 파우워를 갖는 반도체 메모리장치 및 이의 파우워강화 방법 |
US8029558B2 (en) * | 2006-07-07 | 2011-10-04 | Abbott Cardiovascular Systems, Inc. | Stent and catheter assembly and method for treating bifurcations |
KR101340512B1 (ko) * | 2006-12-01 | 2013-12-12 | 삼성디스플레이 주식회사 | 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리 |
JP5229450B2 (ja) * | 2007-01-11 | 2013-07-03 | セイコーエプソン株式会社 | 半導体集積回路装置及び半導体集積回路装置のレイアウト方法 |
US7768138B2 (en) * | 2007-10-23 | 2010-08-03 | Panasonic Corporation | Semiconductor device |
JP5548342B2 (ja) * | 2007-10-23 | 2014-07-16 | パナソニック株式会社 | 半導体装置 |
US8372725B2 (en) * | 2010-02-23 | 2013-02-12 | International Business Machines Corporation | Structures and methods of forming pre fabricated deep trench capacitors for SOI substrates |
KR101680115B1 (ko) * | 2010-02-26 | 2016-11-29 | 삼성전자 주식회사 | 반도체칩, 필름 및 그를 포함하는 탭 패키지 |
CN101814480B (zh) | 2010-04-16 | 2011-08-31 | 杭州矽力杰半导体技术有限公司 | 一种芯片封装结构及其封装方法 |
US20180083440A1 (en) * | 2016-09-19 | 2018-03-22 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit electrostatic discharge protection with disable-enable |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4551747A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation |
US5287000A (en) * | 1987-10-20 | 1994-02-15 | Hitachi, Ltd. | Resin-encapsulated semiconductor memory device useful for single in-line packages |
US5126822A (en) * | 1989-02-14 | 1992-06-30 | North American Philips Corporation | Supply pin rearrangement for an I.C. |
JP2567961B2 (ja) * | 1989-12-01 | 1996-12-25 | 株式会社日立製作所 | 半導体装置及びリ−ドフレ−ム |
GB8927164D0 (en) * | 1989-12-01 | 1990-01-31 | Inmos Ltd | Semiconductor chip packages |
US5410173A (en) * | 1991-01-28 | 1995-04-25 | Kikushima; Ken'ichi | Semiconductor integrated circuit device |
US5229639A (en) * | 1991-10-31 | 1993-07-20 | International Business Machines Corporation | Low powder distribution inductance lead frame for semiconductor chips |
JPH05175409A (ja) * | 1991-12-24 | 1993-07-13 | Sony Corp | 樹脂封止型半導体装置 |
JP3137749B2 (ja) * | 1992-06-30 | 2001-02-26 | 株式会社日立製作所 | 半導体集積回路装置 |
KR100269281B1 (ko) * | 1992-12-17 | 2000-10-16 | 윤종용 | 반도체장치 |
JPH06196587A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 半導体装置 |
EP0668615A1 (de) * | 1994-02-18 | 1995-08-23 | Siemens Aktiengesellschaft | Kunststoff-SMD-Gehäuse für einen Halbleiterchip |
US5422233A (en) * | 1994-05-17 | 1995-06-06 | Polaroid Corporation | Photographic processing compositions including hydrophobically modified thickening agent |
US5543661A (en) * | 1994-05-31 | 1996-08-06 | Sumitomo Metal Ceramics Inc. | Semiconductor ceramic package with terminal vias |
US5714801A (en) * | 1995-03-31 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor package |
-
1994
- 1994-04-28 JP JP6091991A patent/JP2888755B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-28 US US08/411,982 patent/US5700975A/en not_active Expired - Lifetime
-
1997
- 1997-07-21 US US08/897,414 patent/US5825083A/en not_active Expired - Lifetime
- 1997-07-21 US US08/897,419 patent/US5866940A/en not_active Expired - Lifetime
- 1997-07-21 US US08/897,415 patent/US5895887A/en not_active Expired - Lifetime
- 1997-07-21 US US08/897,417 patent/US5847449A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5847449A (en) | 1998-12-08 |
US5700975A (en) | 1997-12-23 |
JPH07297353A (ja) | 1995-11-10 |
US5866940A (en) | 1999-02-02 |
US5895887A (en) | 1999-04-20 |
US5825083A (en) | 1998-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2888755B2 (ja) | 半導体装置 | |
US7339257B2 (en) | Semiconductor device in which semiconductor chip is mounted on lead frame | |
US6246615B1 (en) | Redundancy mapping in a multichip semiconductor package | |
US6215687B1 (en) | Semiconductor device and process for manufacturing the same | |
US5780925A (en) | Lead frame package for electronic devices | |
US20040145042A1 (en) | Semiconductor device | |
US6348400B1 (en) | Method and apparatus for implementing selected functionality on an integrated circuit device | |
KR970006529B1 (ko) | 반도체 장치 | |
US8362614B2 (en) | Fine pitch grid array type semiconductor device | |
KR100435978B1 (ko) | 반도체장치 | |
US8305833B2 (en) | Memory chip architecture having non-rectangular memory banks and method for arranging memory banks | |
JP2943781B2 (ja) | 半導体メモリ | |
KR101252305B1 (ko) | 멀티칩 모듈 | |
JP2780355B2 (ja) | 半導体集積回路装置 | |
KR100475740B1 (ko) | 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치 | |
KR100280929B1 (ko) | 반도체 장치 | |
JPH04287360A (ja) | 半導体記憶装置 | |
JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
JP2748940B2 (ja) | 樹脂封止型半導体装置 | |
JP2919265B2 (ja) | 半導体装置 | |
JP2003298003A (ja) | 半導体モジュール | |
JPH1050757A (ja) | 半導体記憶装置及びその製造方法 | |
JPH05136332A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120219 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150219 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term |