KR100458869B1 - 부착 방향이 자유로운 반도체 칩 패키지 - Google Patents

부착 방향이 자유로운 반도체 칩 패키지 Download PDF

Info

Publication number
KR100458869B1
KR100458869B1 KR10-2002-0020931A KR20020020931A KR100458869B1 KR 100458869 B1 KR100458869 B1 KR 100458869B1 KR 20020020931 A KR20020020931 A KR 20020020931A KR 100458869 B1 KR100458869 B1 KR 100458869B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pin
package
leads
chip package
Prior art date
Application number
KR10-2002-0020931A
Other languages
English (en)
Other versions
KR20030082278A (ko
Inventor
황이성
김상우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0020931A priority Critical patent/KR100458869B1/ko
Priority to US10/293,532 priority patent/US6653727B2/en
Priority to JP2003103006A priority patent/JP2003318353A/ja
Publication of KR20030082278A publication Critical patent/KR20030082278A/ko
Application granted granted Critical
Publication of KR100458869B1 publication Critical patent/KR100458869B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Abstract

본 발명은 기판에 부착될 때 부착 방향이 자유로운 반도체 칩 패키지에 관한 것으로서, 핀의 기능을 패키지 실장 방향에 따라 그 핀과 대응되는 위치의 핀의 기능으로 전환시키는 스위칭 회로와, 패키지 실장 방향 변화에 따른 대응 위치에 형성되어 상기 스위칭 회로를 접속 전환하여 핀 기능을 정의하는 핀 정의 리드들, 및 패키지 실장 방향의 변화에 따른 대응 위치에 형성된 전원 리드들과 접지 리드들을 포함하는 것을 특징으로 한다. 이에 따르면, 실장 방향에 무관하게 실장이 가능하기 때문에 실장 방향을 나타내는 별도의 표시를 필요로 하지 않는다. 따라서, 종래 인덱스 핀 표시와 그에 따른 검사 공정 및 회로와 연결 시 인덱스 핀 검사 공정을 생략할 수 있으며, 실장 방향성에 기인한 불량 발생의 우려가 없다.

Description

부착 방향이 자유로운 반도체 칩 패키지{Semiconductor chip package that direction of attaching is free}
본 발명은 반도체 장치에 관한 것으로서 더욱 상세하게는 기판에 부착될 때 어떤 방향으로 실장되더라도 정상 동작하도록 하는 부착 방향이 자유로운 반도체 칩 패키지에 관한 것이다.
반도체 칩 패키지는 반도체 칩이 에폭시 성형 수지로 형성되는 패키지 몸체에 의해 보호되도록 하고 패키지 몸체로부터 외부와의 접속을 위한 리드들이 돌출되어 있는 구조를 갖는다. 반도체 칩 패키지는 리드의 배치 형태에 따라 SIP, DIP, QFP 등으로 구분할 수 있으며, 대향하는 2방향 또는 4방향으로 외부와의 접속을 위한 리드들이 배치되어 있는 형태가 많이 사용되고 있다. 종래 반도체 칩 패키지의 구조를 소개하기로 한다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 예로서 핀 구성을 나타낸 도이고, 도 2는 도 1의 반도체 칩 패키지에 대한 논리회로도이며, 도 3은 도 1의 반도체 칩 패키지에 대한 회로구성을 나타낸 블록도이다.
도 1내지 도 3을 참조하면, 여기에 도시된 종래의 반도체 칩 패키지(130)는패키지 몸체(140)의 대향하는 2방향으로 외부접속을 위한 리드(150)들이 배열되어 있는 18핀 메모리 소자이다. 각각의 리드(150)는 핀 번호가 정해져 있으며 각 핀별로 그 기능이 고정되어 있다. 리드들(150)중에서 1번 리드로부터 7번 리드까지는 차례대로 A6, A5, A4, A3, A0, A1, A2 핀 등의 어드레스 핀(address pin)으로 결정되어 있다. 그리고, 8번 리드는 /CS(chip select) 핀이고, 9번 리드는 GND(ground) 핀이며, 10번 리드는 /WE(write enable) 핀, 11~14번 리드는 I/O4~I/O1 핀, 15~17번 리드는 A9, A8, A7 핀, 18번 리드는 Vcc이다. GND핀과 Vcc핀은 마주보는 변에서 서로 대각선 방향으로 최외곽에 위치하고 있다. 이 반도체 칩 패키지(130)는 패키지 몸체(140)에 1번 리드의 위치를 알 수 있도록 ID 핀(index pin; 145)이 표시되어 있다.
위에 소개한 예를 포함하여 종래 기술에 따른 반도체 칩 패키지는 방향성을 가지고 있다. 각 리드 별로 고유의 핀 기능이 정해져 있기 때문에 기판에는 각 리드의 핀 기능에 맞게 회로가 구성되어야 하며 패키지 실장 때 정상적인 동작을 위해서 패키지 실장 방향성이 지켜져야 한다. 기판 회로에 설계된 방향과 반도체 칩 패키지의 방향이 바뀌어 연결되면 반도체 칩 패키지는 동작되지 않는다. 특히, Vcc와 GND 핀에 맞추어 방향성이 반드시 지켜져야 한다. 이를 위하여 1번 리드를 사용자가 인식할 수 있도록 패키지 몸체에 인덱스 핀(index pin) 표시를 하고 있다.
이와 같이 종래 반도체 칩 패키지는 실장 방향성에 대한 제약에 따라 몇 가지 문제점을 발생시킨다. 첫 번째 패키지 조립 공정에서 실장 방향 또는 1번 리드의 위치를 알 수 있도록 하기 위한 표시 공정, 예컨대 인덱스 마킹(index marking)공정이 추가로 필요하며, 그 표시에 대한 보증을 위하여 육안 검사를 포함한 여러 가지 검사 공정이 필요하다. 두 번째 패키지 조립 공정의 진행 중에 각각의 리드가 정확한 위치에 존재하는지의 여부와 식별 여부가 계속 보증되어야 한다. 셋째 패키지 조립 공정에서 방향성에 대한 100%보증이 되었다고 하더라도 그 반도체 칩 패키지가 실장되는 기판 제작에서 패키지 핀 구성에 따른 보증이 이루어져야 하며 자재의 운반, 재고관리 등 취급에 있어서의 방향성에 대한 보증도 필요하고 이를 위한 별도의 작업 인력도 필요하다.
본 발명의 목적은 핀 위치에 따른 방향성에 대한 제약을 받지 않고 칩 실장될 수 있는 구조의 반도체 칩 패키지를 제공하는 데에 있다.
또한 본 발명의 목적은 인덱스 핀 표시를 위한 별도의 공정이 필요 없는 반도체 칩 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 예로서 핀 구성을 나타낸 도.
도 2는 도 1의 반도체 칩 패키지에 대한 논리회로도.
도 3은 도 1의 반도체 칩 패키지에 대한 회로구성을 나타낸 블록도.
도 4는 본 발명에 따른 반도체 칩 패키지의 예로서 핀 구성을 나타낸 도.
도 5는 도 4의 반도체 칩 패키지에 대한 핀 기능을 나타낸 표.
도 6은 도 4의 반도체 칩 패키지에 대한 회로구성을 나타낸 블록도.
도 7은 도 4의 반도체 칩 패키지에서 2번 리드를 중심으로 회로구성을 나타낸 블록도.
도 8과 도 9는 도 4의 반도체 칩 패키지가 정방향으로 실장될 경우를 나타낸 도와 핀 기능을 나타낸 표.
도 10과 도 11은 도 4의 반도체 칩 패키지가 역방향으로 실장될 경우를 나타낸 도와 핀 기능을 나타낸 표.
도 12는 제품 코드가 표시된 상태의 본 발명에 따른 반도체 칩 패키지를 나타낸 도.
* 도면의 주요 부분에 대한 부호의 설명 *
30,130; 반도체 칩 패키지
40,140; 패키지 몸체
50,150; 리드
145; ID 핀(index pin)
이와 같은 목적을 달성하기 위한 본 발명에 따른 부착 방향이 자유로운 반도체 칩 패키지는, 핀의 기능을 패키지 실장 방향에 따라 그 핀과 대응되는 위치의 핀의 기능으로 전환시키는 스위칭 회로와, 패키지 실장 방향 변화에 따른 대응 위치에 형성되어 상기 스위칭 회로를 접속 전환하여 핀 기능을 정의하는 핀 정의 리드들, 및 패키지 실장 방향의 변화에 따른 대응 위치에 형성된 전원 리드들과 접지 리드들을 포함하는 것을 특징으로 한다.
핀 정의 리드들은 각각 전원 리드와 마주보는 위치에 배치되어 있는 것이 바람직하며, 전원 리드들은 각각 리드들이 이루는 열의 최외곽에 배치되어 있는 것이 바람직하다. 그리고, 각각의 전원 리드와 접지 리드 및 핀 정의 리드는 패키지 실장 방향이 180도 또는 90도 단위로 변화될 때 서로 대응되는 위치에 형성되도록 할 수 있다.
본 발명에 따른 반도체 칩 패키지는 리드의 배치 구조가 서로 대향하는 DIP(Dual Inline Package)나 QFP(Quad Flat package) 구조를 가질 수 있으며, BGA(Ball Grid Array) 패키지, SIP(single inline package)의 구조를 가질 수도 있다. 또한, 본 발명에 따른 반도체 칩 패키지는 어드레스 핀, 입출력 핀, 제어 핀, 전원 핀, 및 접지 핀들을 갖는 메모리 소자에의 적용이 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 부착 방향이 자유로운 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도 4는 본 발명에 따른 반도체 칩 패키지의 예로서 핀 구성을 나타낸 도이고, 도 5는 도 4의 반도체 칩 패키지에 대한 핀 기능을 나타낸 표이다.
도 4와 도 5를 참조하면, 본 발명에 따른 반도체 칩 패키지(30)는 전술한 종래 기술에 따른 반도체 칩 패키지와 동일한 용량의 메모리 소자로서 종래 반도체 칩 패키지가 18개의 리드를 갖고 있는 것과 달리 그 리드들 외에 4개의 리드를 더 포함하여 모두 22개의 리드(50)들을 갖고 있다. 리드들(50)중에서 추가로 제 1, 제 2핀 정의 핀 및 전원 핀과 접지 핀 기능의 리드들을 갖는다.
이 반도체 칩 패키지(30)는 리드들(50)이 패키지 몸체(40)의 대향하는 2방향으로 형성되어 있으며, 한 변 부분에 각각 11개씩의 리드가 배치되어 있는 DIP 형태이다. 최외곽에 위치한 1번 리드는 제 1핀 정의 핀이며 패키지 실장 방향이 180도 회전 실장될 때 대응되는 위치인 12번 리드는 제 2핀 정의 핀이다. 11번 리드는 Vcc핀이며 패키지 실장 방향이 180도 회전 실장될 때의 대응되는 위치인 22번 리드도 Vcc핀이다. 10번 리드는 GND 핀이며 패키지 실장 방향이 180도 회전 실장될 때의 대응되는 위치인 21번 리드도 GND 핀이다.
2번 리드부터 9번 리드까지, 그리고 13번 리드부터 20번 리드까지는 핀 기능이 고정되어 있지 않고 제 1,2핀 정의 핀에 전원이 공급되는 상태에 따라 패키지 실장 방향이 180도 회전 실장될 때의 대응되는 위치의 리드의 핀 기능으로 전환될 수 있다. 즉, 제 2번 리드는 A6의 핀 기능과 /WE의 핀 기능 중 어느 하나의 핀 기능이 선택되어 적용될 수 있으며, 3번 리드는 A5의 핀 기능과 I/O4의 핀 기능, 4번 리드는 A4와 I/O3, 5번 리드는 A3과 I/O2, 6번 리드는 A0과 I/O1, 7번 리드는 A1과 A9, 8번 리드는 A2와 A8, 9번 리드는 /CS와 A7의 핀 기능이 선택되어 적용될 수 있다.
그리고, 13번 리드는 2번 리드와 같이 A6의 핀 기능과 /WE의 핀 기능을 하며 2번 리드의 핀 기능이 A6일 때 /WE의 핀 기능을 하며 2번 리드의 핀 기능이 /WE일 때 A6의 핀 기능을 한다. 마찬가지로 14번 리드는 3번 리드와, 15번 리드는 4번 리드와, 16번 리드는 5번 리드와, 17번 리드는 6번 리드와 18번 리드는 7번 리드와 19번 리드는 8번 리드와 20번 리드는 9번 리드와 동일하게 두 개의 핀 기능을 가질 수 있으며, 어느 하나의 리드에 핀 기능이 결정되면 그와 패키지 실장 방향이 180도 회전 실장, 즉 역방향으로 실장될 때 대응되는 리드의 핀 기능이 결정된다.
위에 소개한 실시예의 반도체 칩 패키지가 내부적으로 특정 리드의 핀 기능 전환을 가능하게 하는 구성을 소개하기로 한다.
도 6은 도 4의 반도체 칩 패키지에 대한 회로구성을 나타낸 블록도이고, 도 7은 도 4의 반도체 칩 패키지에서 2번 리드를 중심으로 회로구성을 나타낸 블록도이며, 도 8과 도 9는 도 4의 반도체 칩 패키지가 정방향으로 실장될 경우를 나타낸 도와 핀 기능을 나타낸 표이고, 도 10과 도 11은 도 4의 반도체 칩 패키지가 역방향으로 실장될 경우를 나타낸 도와 핀 기능을 나타낸 표이다.
도 4의 반도체 칩 패키지는 도 6과 같이 열 선택을 위한 A0, A1, A2, A9와 행 선택을 위한 A3~A8의 주소부, 입출력을 위한 I/O1~I/O4의 입출력부, /CS와 /WE의 칩 제어부, Vcc와 GND의 전원부 및 핀 기능의 선택을 위하여 PD1과 PD2의 전력 공급에 따른 스위칭 회로를 포함하는 핀 제어부가 형성되어 있다.
도 7을 참조하여 A6과 /WE를 예로 스위칭 회로에 대하여 설명하면, A6의 입력 측에 게이트2가, /WE의 입력 측에 게이트4가 형성되어 있고, 게이트2와 게이트4의 제어 입력 측이 제 1핀 정의 핀 PD1과 서로 연결되어 있다. 그리고, /WE의 입력 측에서 게이트4의 입력 측 전과 게이트2의 출력 측이 연결되고 그 연결 라인에 게이트1이 형성되어 있고, A6의 입력 측에서 게이트2의 입력 측 전과 게이트4의 출력 측이 연결되고 그 연결 라인에 게이트3이 형성되어 있으며, 게이트1과 게이트3의 제어 입력 측이 제 2핀 정의 핀인 PD2와 서로 연결되어 있다.
PD1에 전력이 공급되면 게이트2를 통하여 2번 리드가 A6과 연결되고, 13번 리드가 /WE에 연결된다. PD2에 전력이 공급되면 PD1에 전력이 공급되지 않아 게이트2와 게이트4를 통한 신호의 입력이 이루어지지 않고 게이트1과 게이트3을 통하여 2번 리드가 /WE에 연결되고 13번 리드가 A6과 연결된다. 나머지 리드들도 이와 같은 형태로 스위칭 회로가 구성되어 있다.
반도체 칩 패키지가 정 방향으로 실장될 경우와 역방향으로 실장될 경우에 대하여 2번 리드와 13번 리드를 중심으로 설명하기로 한다. 단, 인쇄회로기판은 2번 리드가 A6과 13번 리드가 /WE 기능을 하도록 구현되어 있을 경우이다.
도 7과 도 8 및 도 9를 참조하면, 패키지 실장 방향이 정방향일 경우 1번 리드와 11번 리드가 기판의 Vcc와, 10번 리드와 12번 리드가 GND와 연결된다. PD1인 1번 리드에 전력이 공급되어 "H"신호가 인가되고 PD2인 12번 리드에 "L"신호가 인가된다. 이에 따라 게이트2와 게이트4에 "H"가 인가되어 도통되고 게이트1과 게이트3에 "L"이 인가되어 차단되어 A6에는 2번 리드가, /WE에는 13번 리드가 연결된다. 나머지 리드들도 도 9와 같이 연결된다. 21번 리드와 22번 리드는 NC(no connect)이다.
도 7과 도 10 및 도 11을 참조하면, 패키지 실장 방향이 역방향일 경우 기판의 회로는 변화되지 않으므로 1번 리드가 기판의 GND와 연결되고 12번 리드와 22번 리드가 Vcc와 연결된다. PD1인 1번 리드에 "L", PD2인 12번 리드에 "H" 신호가 인가된다. 이에 따라 게이트2와 게이트4가 차단되고 게이트1과 게이트3이 도통된다. 따라서 패키지 실장 방향이 정방향일 경우와 마찬가지로 /WE에는 2번 리드의 신호가 A6에는 13번 리드의 신호가 입력된다. 10번 리드와 11번 리드는 NC이다.
이와 같은 형태로 특정 리드가 스위칭 회로에 의해 패키지 실장 방향이 180도 전환되었을 경우에도 PD1과 PD2의 상태에 따라 역방향 실장에도 정방향 실장일 때와 동일하게 연결될 수 있다. 그리고, 11번 리드와 22번 리드가 모두 Vcc 핀이고 10번 리드와 21번 리드는 모두 GND 핀이므로 패키지 실장 방향에 무관하게 기판과 연결되어 패키지 내부에 전원이 공급될 수 있다.
도 12는 제품 코드가 표시된 상태의 본 발명에 따른 반도체 칩 패키지를 나타낸 도이다.
도 12를 참조하면, 본 발명에 따른 반도체 칩 패키지는 종래 기술에 따른 반도체 칩 패키지와 달리 패키지 부착 방향이 자유로운 반도체 칩 패키지임을 나타내기 위하여 제품 코드의 변경 없이 패키지 외관에 제품 코드를 180도 회전 이동 위치에 있는 2열의 제품 코드, 예컨대 "SAMSUNG SRAM 2114"표시가 되어 있다. 이와 같은 제품 코드 표시에 의하여 사용자는 부착 방향이 자유로운 패키지임을 알 수 있다.
한편, 본 발명에 따른 부착 방향이 자유로운 반도체 칩 패키지는 전술한 실시예에서와 같이 2방향 리드를 갖는 DIP형태에 제한되는 것은 아니다. 스위칭 회로를 구성하고 핀 기능의 결정을 위한 핀 정의 리드와 전원 리드 및 접지 리드를 패키지 실장 방향의 변화에 따라 서로 대응되도록 각 변에 배치하면 4방향 리드를 갖는 QFP 형태의 반도체 칩 패키지도 적용이 가능하다. 같은 맥락으로 SIP 형태의 반도체 칩 패키지도 적용이 가능하며, 또한 일면 전체에 걸쳐 외부접속단자가 매트릭스 배열된 형태, 예컨대 BGA 패키지 형태도 가능하다. 이와 같이 본 발명에 따른 부착 방향이 자유로운 반도체 칩 패키지는 본 발명의 기술적 중심사상을 벗어나지않는 범위 내에서 다양하게 변형 실시가 가능하다.
본 발명에 따른 부착 방향이 자유로운 반도체 칩 패키지는 동일한 용량을 갖는 종래 반도체 칩 패키지에 비하여 리드 수와 크기가 증가되는 단점이 있으나 이와 같은 문제는 기술 발전에 따른 소형화에 의해 해결될 수 있을 것이다.
이상과 같은 본 발명에 따른 부착 방향이 자유로운 반도체 칩 패키지에 따르면, 실장 방향성에 무관하게 실장이 가능하기 때문에 실장 방향을 나타내는 별도의 표시를 필요로 하지 않는다. 따라서, 종래 인덱스 핀 표시와 그에 따른 검사 공정 및 회로와 연결 시 인덱스 핀 검사 공정을 생략할 수 있으며, 방향성에 기인한 불량 발생의 우려가 없다.

Claims (12)

  1. 핀의 기능을 패키지 실장 방향에 따라 그 핀과 대응되는 위치의 핀의 기능으로 전환시키는 스위칭 회로와, 패키지 실장 방향 변화에 따른 대응 위치에 형성되어 상기 스위칭 회로를 접속 전환하여 핀 기능을 정의하는 핀 정의 리드들, 및 패키지 실장 방향의 변화에 따른 대응 위치에 형성된 전원 리드들과 접지 리드들을 포함하는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 핀 정의 리드들은 각각 전원 리드와 마주보는 위치에 배치되어 있는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  3. 제 1항에 있어서, 상기 전원 리드들은 각각 리드들이 이루는 열의 최외곽에 배치되어 있는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  4. 제 1항에 있어서, 상기 각각의 전원 리드들과 접지 리드들 및 핀 정의 리드들은 패키지 실장 방향이 180도 단위로 변화될 때 서로 대응되는 위치에 형성되어 있는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  5. 제 1항에 있어서, 상기 각각의 전원 리드들과 접지 리드들 및 핀 정의 리드들은 패키지 실장 방향이 90도 단위로 변화될 때 서로 대응되는 위치에 형성되어있는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  6. 제 1항에 있어서, 상기 반도체 칩 패키지는 DIP(Dual Inline Package)인 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  7. 제 1항에 있어서, 상기 반도체 칩 패키지는 QFP(Quad Flat package)인 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  8. 제 1항에 있어서, 상기 반도체 칩 패키지는 SIP(single inline package)인 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  9. 제 1항에 있어서, 상기 반도체 칩 패키지는 어드레스 핀들과 입출력 핀들 및 제어 핀 및 전원 핀과 접지 핀을 갖는 메모리 소자인 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  10. 제 1항에 있어서, 상기 반도체 칩 패키지는 실장 방향별로 복수의 제품 코드 표시를 갖는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  11. 소정의 집적회로가 형성된 반도체 칩과 서로 대향하는 두 방향으로 형성된 리드들을 포함하는 반도체 칩 패키지에 있어서, 상기 반도체 칩은 상기 리드의 핀기능을 180도 패키지 실장 방향 변화에 따라 그에 대응되는 위치의 리드의 핀 기능으로 전환시키는 스위칭 회로를 포함하며, 상기 리드들은 상기 스위칭 회로를 접속 전환하여 핀 기능을 정의하는 핀 정의 리드들과, 180도 패키지 실장 방향 변화에 따른 대응 위치에 형성된 전원리드들과 접지 리드들을 포함하는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
  12. 제 11항에 있어서, 상기 반도체 칩 패키지는 서로 180도 회전 위치에 있는 2열의 제품 코드 표시를 갖는 것을 특징으로 하는 부착 방향이 자유로운 반도체 칩 패키지.
KR10-2002-0020931A 2002-04-17 2002-04-17 부착 방향이 자유로운 반도체 칩 패키지 KR100458869B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0020931A KR100458869B1 (ko) 2002-04-17 2002-04-17 부착 방향이 자유로운 반도체 칩 패키지
US10/293,532 US6653727B2 (en) 2002-04-17 2002-11-12 Semiconductor chip package with direction-flexible mountability
JP2003103006A JP2003318353A (ja) 2002-04-17 2003-04-07 半導体チップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0020931A KR100458869B1 (ko) 2002-04-17 2002-04-17 부착 방향이 자유로운 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR20030082278A KR20030082278A (ko) 2003-10-22
KR100458869B1 true KR100458869B1 (ko) 2004-12-03

Family

ID=29208717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0020931A KR100458869B1 (ko) 2002-04-17 2002-04-17 부착 방향이 자유로운 반도체 칩 패키지

Country Status (3)

Country Link
US (1) US6653727B2 (ko)
JP (1) JP2003318353A (ko)
KR (1) KR100458869B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864922B1 (ko) * 2002-04-20 2008-10-22 엘지디스플레이 주식회사 액정표시장치
CN100382300C (zh) * 2005-05-11 2008-04-16 智元科技股份有限公司 可修改脚位功能的集成电路元件
JP4963576B2 (ja) * 2006-07-28 2012-06-27 株式会社ミツバ 制御機器のインターフェイスユニット及び制御機器のインターフェイスシステム
KR100852187B1 (ko) * 2007-01-25 2008-08-13 삼성전자주식회사 효과적인 시스템 인 패키지 구성을 위한 핀 구성 변경 회로
KR100795027B1 (ko) * 2007-03-12 2008-01-16 주식회사 하이닉스반도체 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈
JP5430268B2 (ja) * 2008-08-21 2014-02-26 キヤノン株式会社 プリント基板
FR2978312A1 (fr) * 2011-07-22 2013-01-25 St Microelectronics Rousset Circuit integre bi-fonction
TWI493201B (zh) 2012-11-09 2015-07-21 Ind Tech Res Inst 電子零件腳位判斷與插件之方法與系統
US9668356B2 (en) 2013-10-01 2017-05-30 Sierra Wireless, Inc. Method and apparatus for electrical keying of an integrated circuit package having rotationally symmetric footprint

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222953A (ja) * 1983-06-02 1984-12-14 Matsushita Electronics Corp 集積回路装置
JPH01167682A (ja) * 1987-12-24 1989-07-03 Hioki Ee Corp Ｉｃ部品の端子誤挿入検出方法
JPH07297353A (ja) * 1994-04-28 1995-11-10 Mega Chips Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107138A (ja) 1987-10-20 1989-04-25 Fuji Photo Film Co Ltd 生化学分析用スライドの取出方法
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
GB8927164D0 (en) * 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
JPH04111294A (ja) * 1990-08-30 1992-04-13 Nec Kansai Ltd 半導体メモリ
JP3718008B2 (ja) * 1996-02-26 2005-11-16 株式会社日立製作所 メモリモジュールおよびその製造方法
JP3955712B2 (ja) * 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
JP2001342575A (ja) * 2000-05-31 2001-12-14 Nippon Dacro Shamrock Co Ltd 水性金属表面処理剤

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222953A (ja) * 1983-06-02 1984-12-14 Matsushita Electronics Corp 集積回路装置
JPH01167682A (ja) * 1987-12-24 1989-07-03 Hioki Ee Corp Ｉｃ部品の端子誤挿入検出方法
JPH07297353A (ja) * 1994-04-28 1995-11-10 Mega Chips Corp 半導体装置

Also Published As

Publication number Publication date
JP2003318353A (ja) 2003-11-07
KR20030082278A (ko) 2003-10-22
US6653727B2 (en) 2003-11-25
US20030197263A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
US8637998B2 (en) Semiconductor chip and semiconductor device
US6740981B2 (en) Semiconductor device including memory unit and semiconductor module including memory units
US5249160A (en) SRAM with an address and data multiplexer
KR100458869B1 (ko) 부착 방향이 자유로운 반도체 칩 패키지
CN104919588B (zh) 共支撑电路面板及微电子封装
US5895887A (en) Semiconductor device
US11594522B2 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US6340845B1 (en) Memory package implementing two-fold memory capacity and two different memory functions
EP0486829B1 (en) Semiconductor device and semiconductor device packaging system
JPH1187640A (ja) 半導体装置および電子装置
US10679956B2 (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
US5991185A (en) Semiconductor memory
US6573593B1 (en) Integrated circuit with a housing accommodating the integrated circuit
CN212182309U (zh) 芯片封装结构及存储封装芯片
US5349565A (en) SRAM with transparent address latch and unlatched chip enable
US8618540B2 (en) Semiconductor packages
KR200251183Y1 (ko) 초박형 적층 패키지 소자 및 이를 포함하는 초박형메모리 카드
US7174435B2 (en) Memory control circuit, memory device, and microcomputer
US20070018691A1 (en) Multi-pad structure for semiconductor device
JP2007193923A (ja) 半導体デバイス
JPS62185364A (ja) 半導体集積回路装置
US6448849B1 (en) Semiconductor devices including a switch mounted thereon and a module loaded with the same
US20180233487A1 (en) Dual-Chip Package Structure
JPS63168895A (ja) 記憶素子モジユ−ル
KR20060091362A (ko) 본딩 패드를 이용한 반도체 장치의 패드 배치 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee