CN106160747B - 数字模拟转换器 - Google Patents

Abstract

一种数字模拟转换器包括：生成参考电压的参考电压生成单元，以及多个单位转换单元。响应于数字编码来确定要激活的单位转换单元的数目。激活的单位转换单元将控制节点驱动到与参考电压的电压电平相对应的电压电平，去激活的单位转换单元将控制节点基本上保持在高于接地电压的电压电平的电压电平。

Description

数字模拟转换器

相关申请的交叉引用

本申请要求2014年10月8日于韩国知识产权局提交的申请号为10-2014-0136005的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施方式涉及一种半导体集成电路，并且更为具体地，涉及一种数字模拟转换器。

背景技术

数字模拟转换器接收数字编码，并且生成具有与数字编码的编码值相对应的电压电平或电流量的输出信号。也就是说，数字模拟转换器配置为将数字信号转换为模拟信号。

随着半导体集成电路以较小的尺寸制造并且消耗较低的功率，数字模拟转换器同样设计为以较小的尺寸制造且消耗较低功率。

在设计为以较小尺寸制造并消耗较低功率的数字模拟转换器中，由于开关根据输入的数字编码的编码值的改变而重复导通和关断，因此在信号线之间可能发生耦合现象，从而导致数字模拟转换器的异常操作。

发明内容

在本发明的一个实施方式中，一种数字模拟转换器包括生成参考电压的参考电压生成单元。所述数字模拟转换器还包括多个单位转换单元，响应于数字编码而确定要激活的单位转换单元的数目。激活的单位转换单元将控制节点驱动到与参考电压的电压电平相对应的电压电平。此外，去激活的单位转换单元将控制节点基本上保持在高于接地电压的电压电平的电压电平。

在本发明的一个实施方式中，一种数字模拟转换器包括多个单位转换单元。此外，响应于数字编码而确定要电耦接到输出节点的单位转换单元的数目。进一步，电耦接到输出节点的每个单位转换单元将控制节点驱动到与参考电压的电压电平相对应的电压电平，并且将控制节点电耦接到输出节点。此外，未电耦接到输出节点的每个单位转换单元将控制节点的电压电平基本上保持在高于接地电压的电压电平的电压电平。

在本发明的一个实施方式中，一种数字模拟转换器包括配置为响应于数字编码而激活的第一至第三单位转换单元。所述数字模拟转换器还包括激活的单位转换单元，其电耦接到输出节点并且配置为将控制节点驱动到与参考电压的电压电平相对应的电压电平。数字模拟转换器还包括去激活的单位转换单元，其配置为将控制节点基本上保持在高于接地电压的电压电平。进一步，去激活的单位转换单元配置为将控制节点基本上保持在介于接地电压的电压电平和控制节点的电压电平之间的电压电平。

附图说明

图1为根据一个实施方式的数字模拟转换器的配置框图；

图2为图1的第一单位转换单元的配置框图；

图3示出采用根据本发明一个实施方式的存储器控制器电路的系统的框图。

具体实施方式

接下来，通过实施方式并参照附图来详细描述根据本发明的数字模拟转换器。

参照图1，根据一个实施方式的数字模拟转换器包括参考电压生成单元100和第一至第三单位转换单元200、300和400。

参考电压生成单元100生成参考电压Vref。

关于第一至第三单位转换单元200、300和400，根据数字编码D_code<0:2>来确定要激活的单位转换单元的数目。例如，在第一至第三单位转换单元200、300和400中，激活的单位转换单元将控制节点Node_ctrl(图2所示)驱动到与参考电压Vref的电压电平相对应的电压电平。此外，去激活的单位转换单元将控制节点Node_ctrl基本上保持在设置为高于接地电压VSS(图2所示)的电压电平。在这种情况下，去激活的单位转换单元将控制节点Node_ctrl基本上保持在接地电压VSS的电压电平与激活的单位转换单元的控制节点Node_ctrl的电压电平之间的电压电平。进一步，去激活的单位转换单元将控制节点基本上保持在配置为高于接地电压VSS的电压电平的电压电平。激活的单位转换单元将其自身的控制节点Node_ctrl电耦接到输出节点Node_out。

关于第一至第三单位转换单元200、300和400，响应于数字编码D_code<0:2>来确定要电耦接到输出节点Node_out的单位转换单元的数目。例如，在第一至第三单位转换单元200、300和400中，电耦接到输出节点Node_out的每个单位转换单元将控制节点Node_ctrl驱动到与参考电压Vref的电压电平相对应的电压电平，并且将控制节点Node_ctrl电耦接到输出节点Node_out。这样，去激活的单位转换单元共同地将控制节点Node_ctrl电耦接到输出节点Node_out。在第一至第三单位转换单元200、300和400中，未电耦接到输出节点Node_out的每个单位转换单元将控制节点Node_ctrl的电压电平基本上保持在高于接地电压VSS的电压电平。在这种情况下，未电耦接到输出节点Node_out的单位转换单元的控制节点Node_ctrl的电压电平具有在接地电压VSS的电压电平与电耦接到输出节点Node_out的单位转换单元的控制节点Node_ctrl的电压电平之间的电压电平。

第一至第三单位转换单元200、300和400分别接收数字编码D_code<0:2>中的比特D_code<0>、D_code<1>和D_code<2>。例如，第一单位转换单元200接收数字编码D_code<0:2>中的第一比特D_code<0>。进一步，当第一比特D_code<0>具有特定电平，即高电平时，第一单位转换单元200被激活。第二单位转换单元300接收数字编码D_code<0:2>中的第二比特D_code<1>。此外，当第二比特D_code<1>具有特定电平，即高电平时，第二单位转换单元300被激活。第三单位转换单元400接收数字编码D_code<0:2>中的第三比特D_code<2>。当第三比特D_code<2>具有特定电平，即高电平时，第三单位转换单元400也被激活。

在一个方面，例如，当数字编码D_code<0:2>中的第一比特D_code<0>具有特定电平，即高电平时，第一单位转换单元200将控制节点Node_ctrl电耦接到输出节点Node_out。当数字编码D_code<0:2>中的第二比特D_code<1>具有特定电平，即高电平时，第二单位转换单元300将其自身的控制节点电耦接到输出节点Node_out。当数字编码D_code<0:2>中的第三比特D_code<2>具有特定电平，即高电平时，第三单位转换单元400将其自身的控制节点电耦接到输出节点Node_out。

第一至第三单位转换单元200、300和400可以具有基本上相同的配置，除了输入信号和输出信号上的差异。因此，仅对第一单位转换单元200的配置进行描述，并且将省略对其他单位转换单元300和400的配置的描述，以免冗赘。

参照图2，第一单位转换单元200包括电压施加部分210、输出控制部分220以及电压控制部分230。

电压施加部分210响应于参考电压Vref的电压电平而驱动控制节点Node_ctrl。例如，随着参考电压Vref的电压电平变低，电压施加部分210提供大量的电压或电流到控制节点Node_ctrl。

电压施加部分210包括第一晶体管P1。第一晶体管P1通过其栅极接收参考电压Vref。第一晶体管P1还通过其源极接收驱动电压V_dr，并且具有电耦接到控制节点Node_ctrl的漏极。

输出控制部分220响应于数字编码D_code<0:2>中的第一比特D_code<0>而将控制节点Node_ctrl电耦接到输出节点Node_out或将控制节点Node_ctrl与输出节点Node_out电分离。例如，当数字编码D_code<0:2>中的第一比特D_code<0>具有特定电平，即高电平时，输出控制部分220将控制节点Node_ctrl电耦接到输出节点Node_out。此外，当第一比特D_code<0>具有低电平时，输出控制部分220将控制节点Node_ctrl与输出节点Node_out分离。

输出控制部分220包括第二晶体管N1。第二晶体管N1通过其栅极接收数字编码D_code<0:2>中的第一比特D_code<0>。第二晶体管N1还具有分别电耦接到控制节点Node_ctrl和输出节点Node_out的漏极和源极。

电压控制部分230响应于数字编码D_code<0:2>中的第一比特D_code<0>来对控制节点Node_ctrl的电压电平进行控制。例如，当数字编码D_code<0:2>中的第一比特D_code<0>不具有特定电平时，电压控制部分230降低控制节点Node_ctrl的电压电平。进一步，当数字编码D_code<0:2>中的第一比特D_code<0>具有特定电平时，电压控制部分230不执行用于降低控制节点Node_ctrl的电压电平的操作。

电压控制部分230包括第三至第五晶体管N2至N4以及反相器IV1。反相器IV1接收数字编码D_code<0:2>中的第一比特D_code<0>。第三晶体管N2通过其栅极接收反相器IV1的输出信号，并且具有电耦接到控制节点Node_ctrl的漏极。第四晶体管N3具有共同电耦接到第三晶体管N2的源极的栅极和漏极。第五晶体管N4具有共同电耦接到第四晶体管N3的源极的栅极和漏极，并且通过其源极接收接地电压VSS。

下面将对根据本发明的实施方式如上所配置的数字模拟转换器的操作进行描述。

参照图2，将描述第一单位转换单元200的操作。

电压施加部分210根据参考电压Vref的电压电平提供预定的电流量到控制节点Node_ctrl。可替代地，电压施加部分210提供具有预定电压电平的电压到控制节点Node_ctrl。

当数字编码D_code<0:2>中的第一比特D_code<0>具有高电平时，输出控制部分220将控制节点Node_ctrl电耦接到输出节点Node_out，从而将提供到控制节点Node_ctrl的电流或电压传送到输出节点Node_out。然而，当数字编码D_code<0:2>中的第一比特D_code<0>具有低电平时，输出控制部分220将控制节点Node_ctrl与输出节点Node_out分离，从而实质上防止电流或电压从控制节点Node_ctrl传送到输出节点Node_out。

当数字编码D_code<0:2>中的第一比特D_code<0>具有低电平时，电压控制部分230降低控制节点Node_ctrl的电压电平。例如，当数字编码D_code<0:2>中的第一比特D_code<0>具有低电平时，电压控制部分230将控制节点Node_ctrl基本上保持在低于当第一比特D_code<0>具有高电平时控制节点Node_ctrl的电压电平、且高于接地电压VSS的电压电平的电压电平。更确切地，当数字编码D_code<0:2>中的第一比特D_code<0>具有低电平时，电压控制部分230的第三晶体管N2导通，使得控制节点Node_ctrl电耦接到第四晶体管N3。在这种情况下，由于彼此串联电耦接在接地电压端子VSS和控制节点Node_ctrl之间的第四晶体管N3和第五晶体管N5的电阻分量，在控制节点Node_ctrl上发生电压降。相应地，当数字编码D_code<0:2>中的第一比特D_code<0>具有低电平时，电压控制部分230将控制节点Node_ctrl基本上保持在低于当第一比特D_code<0>具有高电平时控制节点Node_ctrl的电压电平、且高于接地电压VSS的电压电平的电压电平。进一步，当数字编码D_code<0:2>中的第一比特D_code<0>具有高电平时，电压控制部分230的第三晶体管N2关断，使得控制节点Node_ctrl与第四晶体管N3分离，并且控制节点Node_ctrl的电压电平不降低。

当数字编码D_code<0:2>中的第一比特D_code<0>具有低电平时，如果电压控制部分230将控制节点Node_ctrl降低到接地电压VSS的电压电平，则控制节点Node_ctrl的电压变化范围增加。控制节点Node_ctrl的电压变化是耦合现象。此外，控制节点Node_ctrl的电压电平的改变达到参考电压Vref的电压电平。参考电压Vref的电压电平改变，导致从电压施加部分210施加到控制节点Node_ctrl的电压或电流的改变。就这一点而言，根据一个实施方式的数字模拟转换器的单位转换单元降低了这种控制节点的电压变化范围，从而实质上防止了数字模拟转换器的异常操作。

如上所述，第一单位转换单元200的操作与其他单位转换单元300和400的操作基本上相同。

当数字编码D_code<0:2>中的第二比特D_code<1>具有高电平时，第二单位转换单元300将对应于参考电压Vref的电压电平的电流或电压输出到输出节点Node_out。

当数字编码D_code<0:2>中的第三比特D_code<2>具有高电平时，第三单位转换单元400将对应于参考电压Vref的电压电平的电流或电压输出到输出节点Node_out。

当数字编码D_code<0:2>中的第二比特D_code<1>和第三比特D_code<2>具有低电平时，第二单位转换单元300和第三单位转换单元400并不同样将其自身的控制节点的电压电平降低达到接地电压VSS电压电平。相应地，第二单位转换单元300和第三单位转换单元400因此降低了参考电压Vref的电压电平的改变，并且实质上防止了数字模拟转换器的异常操作。

由于第一至第三单位转换单元200、300和400全部都共同电耦接到输出节点Node_out，因此当第一至第三单位转换单元200、300和400被激活时，从第一至第三单位转换单元200、300和400输出的电流或电压在输出节点Node_out处相加。结果是，根据本实施方式的数字模拟转换器可以生成模拟信号，其中电流或电压根据数字编码D_code<0:2>而改变。

参照图3，系统1000可以包括一个或多个处理器1100。处理器1100可以单独使用或是与其他处理器组合使用。芯片组1150可以电耦合到处理器1100。芯片组1150可为处理器1100和系统1000的其他组件之间的信号通信通路。所述其他组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250、以及盘驱动控制器1300。取决于系统1000的配置，可以通过芯片组1150传输多种不同信号中的任一种。

存储器控制器1200可以电耦接到芯片组1150。存储器控制器1200可以通过芯片组1500接收提供自处理器1100的请求。存储器控制器1200可以电耦接到一个或多个存储器件1350。存储器件1350可以包括上面所描述的数字模拟转换器。

芯片组1150也可以电耦接到I/O总线1250。I/O总线1250可以用作信号从芯片组1150到I/O设备1410、1420以及1430的通信通路。I/O设备1410、1420以及1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用多种通信协议中的任一种与I/O设备1410、1420以及1430进行通信。

盘驱动控制器1300也可以电耦接到芯片组1150。所述盘驱动控制器1300可以用作芯片组1150和一个或多个内部盘驱动器1450之间的通信通路。盘驱动控制器1300和内部盘驱动器1450可以利用几乎任何通信协议来彼此通信或是与芯片组1150进行通信。

虽然上面描述了特定的实施方式，然而对于本领域的技术人员来说应当理解的是，所描述的这些实施方式仅作为示例。相应地，所描述的数字模拟转换器不应当基于所描述的实施方式而受到限制。确切地说，上面所述的数字模拟转换器应当仅结合上面的描述和附图根据所附权利要求来限定。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种数字模拟转换器，包括：

参考电压生成单元，其生成参考电压；以及

多个单位转换单元，并且响应于数字编码而确定要激活的单位转换单元的数目，

其中，激活的单位转换单元将控制节点驱动到与参考电压的电压电平相对应的电压电平，去激活的单位转换单元将所述控制节点基本上保持在高于接地电压的电压电平的电压电平。

技术方案2.根据技术方案1所述的数字模拟转换器，其中，所述去激活的单位转换单元配置为：将所述控制节点基本上保持在设置的电压电平，所述设置的电压电平处于所述激活的单位转换单元的控制节点的电压电平与所述接地电压的电压电平之间。

技术方案3.根据技术方案1所述的数字模拟转换器，其中，所述去激活的单位转换单元共同地电耦接所述控制节点和输出节点。

技术方案4.根据技术方案1所述的数字模拟转换器，其中，所述多个单位转换单元中的每个接收所述数字编码的每个比特，并且当所述多个比特中的一个比特具有特定电平时被激活。

技术方案5.根据技术方案4所述的数字模拟转换器，其中，所述多个单位转换单元中的每个包括：

电压施加部分，其响应于所述参考电压的电压电平来驱动所述控制节点；

输出控制部分，其响应于所述多个比特中的所述一个比特而将所述控制节点电耦接到输出节点，或将所述控制节点与输出节点分离；以及

电压控制部分，其响应于所述多个比特中的所述一个比特而对所述控制节点的电压电平进行控制。

技术方案6.根据技术方案5所述的数字模拟转换器，其中，当所述多个比特中的所述一个比特具有特定电平时，所述输出控制部分将所述控制节点电耦接到所述输出节点，而当所述多个比特中的所述一个比特不处于所述特定电平时，所述输出控制部分将所述控制节点与所述输出节点分离。

技术方案7.根据技术方案6所述的数字模拟转换器，其中，当所述多个比特中的所述一个比特不具有所述特定电平时，所述电压控制部分降低所述控制节点的电压电平，而当所述多个比特中的一个比特具有所述特定电平时，所述电压控制部分不执行用于降低所述控制节点的电压电平的操作。

技术方案8.一种数字模拟转换器，包括：

多个单位转换单元，

其中，响应于数字编码而确定要电耦接到输出节点的单位转换单元的数目，电耦接到所述输出节点的每个单位转换单元将控制节点驱动到与参考电压的电压电平相对应的电压电平，并且将所述控制节点电耦接到所述输出节点，而未电耦接到所述输出节点的每个单位转换单元将所述控制节点的电压电平基本上保持在高于接地电压的电压电平的电压电平。

技术方案9.根据技术方案8所述的数字模拟转换器，其中，未电耦接到所述输出节点的单位转换单元的控制节点的电压电平是介于所述接地电压的电压电平与电耦接到所述输出节点的单位转换单元的控制节点的电压电平之间的电压电平。

技术方案10.根据技术方案9所述的数字模拟转换器，其中，所述多个单位转换单元中的每个接收所述数字编码的比特，并且当用于所述多个单位转换单元中的每个的比特具有特定电平时电耦接到所述输出节点。

技术方案11.根据技术方案10所述的数字模拟转换器，其中，所述多个单位转换单元中的每个包括：

电压施加部分，其响应于所述参考电压的电压电平来驱动所述控制节点；

输出控制部分，其响应于所述比特而将所述控制节点电耦接到所述输出节点，或将所述控制节点与所述输出节点分离；以及

电压控制部分，其响应于所述比特而对所述控制节点的电压电平进行控制。

技术方案12.一种数字模拟转换器，包括：

第一至第三单位转换单元，配置为响应于数字编码而被激活；

激活的单位转换单元，电耦接到输出节点并且配置为将控制节点驱动到与参考电压的电压电平相对应的电压电平；以及

去激活的单位转换单元，配置为将所述控制节点基本上保持在高于接地电压的电压电平，

其中，所述去激活的单位转换单元配置为：将所述控制节点基本上保持在介于所述接地电压的电压电平与所述控制节点的电压电平之间的电压电平。

技术方案13.根据技术方案12所述的数字模拟转换器，还包括：

电压控制部分，配置为响应于数字编码的一个比特而降低所述控制节点的电压电平。

技术方案14.根据技术方案13所述的数字模拟转换器，还包括：

输出控制部分，配置为响应于所述数字编码的所述一个比特而将所述控制节点与所述输出节点分离。

技术方案15.根据技术方案13所述的数字模拟转换器，其中，所述电压控制部分配置为：当所述数字编码的所述一个比特处于特定电平时降低所述控制节点的电压电平。

技术方案16.根据技术方案13所述的数字模拟转换器，其中，所述电压控制部分配置为：将所述控制节点基本上保持在低于当所述数字编码的所述一个比特处于高电平时所述控制节点的电压电平的电压。

技术方案17.根据技术方案12所述的数字模拟转换器，其中，所述第二和第三单位转换单元配置为不将内部电压电平降低到所述接地电压的电压电平。

技术方案18.根据技术方案12所述的数字模拟转换器，其中，所述第一至第三单位转换单元电耦接到所述输出节点。

技术方案19.根据技术方案13所述的数字模拟转换器，其中，所述输出控制部分响应于所述数字编码的所述一个比特而将所述控制节点电耦接到所述输出节点。

技术方案20.根据技术方案12所述的数字模拟转换器，还包括：

电压控制部分，配置为根据数字编码的一个比特不降低所述控制节点的电压电平。

Claims (19)

1.一种数字模拟转换器，包括：

参考电压生成单元，其生成参考电压；以及

多个单位转换单元，并且响应于数字编码而确定要激活的单位转换单元的数目，所述多个单位转换单元中的每个包括：电压控制部分，其响应于所述数字编码的多个比特中的一个比特而对控制节点的电压电平进行控制，

其中，激活的单位转换单元将所述控制节点驱动到与参考电压的电压电平相对应的电压电平，去激活的单位转换单元将所述控制节点基本上保持在高于接地电压的电压电平的电压电平。

2.根据权利要求1所述的数字模拟转换器，其中，所述去激活的单位转换单元配置为：将所述控制节点基本上保持在设置的电压电平，所述设置的电压电平处于所述激活的单位转换单元的控制节点的电压电平与所述接地电压的电压电平之间。

3.根据权利要求1所述的数字模拟转换器，其中，所述去激活的单位转换单元共同地电耦接所述控制节点和输出节点。

4.根据权利要求1所述的数字模拟转换器，其中，当所述多个比特中的所述一个比特具有特定电平时，所述多个单位转换单元中的每个被激活。

5.根据权利要求4所述的数字模拟转换器，其中，所述多个单位转换单元中的每个还包括：

电压施加部分，其响应于所述参考电压的电压电平来驱动所述控制节点；以及

输出控制部分，其响应于所述多个比特中的所述一个比特而将所述控制节点电耦接到输出节点，或将所述控制节点与输出节点分离。

6.根据权利要求5所述的数字模拟转换器，其中，当所述多个比特中的所述一个比特具有特定电平时，所述输出控制部分将所述控制节点电耦接到所述输出节点，而当所述多个比特中的所述一个比特不处于所述特定电平时，所述输出控制部分将所述控制节点与所述输出节点分离。

7.根据权利要求6所述的数字模拟转换器，其中，当所述多个比特中的所述一个比特不具有所述特定电平时，所述电压控制部分降低所述控制节点的电压电平，而当所述多个比特中的所述一个比特具有所述特定电平时，所述电压控制部分不执行用于降低所述控制节点的电压电平的操作。

8.一种数字模拟转换器，包括：

多个单位转换单元，所述单位转换单元包括：电压控制部分，其响应于数字编码的一个比特而对控制节点的电压电平进行控制，

其中，响应于所述数字编码而确定要电耦接到输出节点的单位转换单元的数目，电耦接到所述输出节点的每个单位转换单元将所述控制节点驱动到与参考电压的电压电平相对应的电压电平，并且将所述控制节点电耦接到所述输出节点，而未电耦接到所述输出节点的每个单位转换单元将所述控制节点的电压电平基本上保持在高于接地电压的电压电平的电压电平。

9.根据权利要求8所述的数字模拟转换器，其中，未电耦接到所述输出节点的单位转换单元的控制节点的电压电平是介于所述接地电压的电压电平与电耦接到所述输出节点的单位转换单元的控制节点的电压电平之间的电压电平。

10.根据权利要求9所述的数字模拟转换器，其中，当用于所述多个单位转换单元中的每个的所述一个比特具有特定电平时，所述多个单位转换单元中的每个电耦接到所述输出节点。

11.根据权利要求10所述的数字模拟转换器，其中，所述多个单位转换单元中的每个还包括：

电压施加部分，其响应于所述参考电压的电压电平来驱动所述控制节点；以及

输出控制部分，其响应于所述一个比特而将所述控制节点电耦接到所述输出节点，或将所述控制节点与所述输出节点分离。

12.一种数字模拟转换器，包括：

第一至第三单位转换单元，配置为响应于数字编码而被激活；

激活的单位转换单元，电耦接到输出节点并且配置为将控制节点驱动到与参考电压的电压电平相对应的电压电平；

去激活的单位转换单元，配置为将所述控制节点基本上保持在高于接地电压的电压电平；以及

其中，所述单位转换单元包括：电压控制部分，其配置为响应于所述数字编码的一个比特而降低所述控制节点的电压电平，

其中，所述去激活的单位转换单元配置为：将所述控制节点基本上保持在介于所述接地电压的电压电平与所述控制节点的电压电平之间的电压电平。

13.根据权利要求12所述的数字模拟转换器，还包括：

输出控制部分，配置为响应于所述数字编码的所述一个比特而将所述控制节点与所述输出节点分离。

14.根据权利要求12所述的数字模拟转换器，其中，所述电压控制部分配置为：当所述数字编码的所述一个比特处于特定电平时降低所述控制节点的电压电平。

15.根据权利要求12所述的数字模拟转换器，其中，所述电压控制部分配置为：将所述控制节点基本上保持在低于当所述数字编码的所述一个比特处于高电平时所述控制节点的电压电平的电压。

16.根据权利要求12所述的数字模拟转换器，其中，所述第二和第三单位转换单元配置为不将内部电压电平降低到所述接地电压的电压电平。

17.根据权利要求12所述的数字模拟转换器，其中，所述第一至第三单位转换单元电耦接到所述输出节点。

18.根据权利要求13所述的数字模拟转换器，其中，所述输出控制部分响应于所述数字编码的所述一个比特而将所述控制节点电耦接到所述输出节点。

19.根据权利要求12所述的数字模拟转换器，其中，

所述电压控制部分还配置为根据所述数字编码的所述一个比特而不降低所述控制节点的电压电平。

Images