CN107437894B - 过电压保护装置 - Google Patents

Abstract

本发明提供一种过电压保护装置。此过电压保护装置包括输出级电路、第一开关以及第一负载提供电路。输出级电路具备第一输入端以接收第一信号，并依据第一信号以在输出级电路的输出端产生输出信号。第一开关的第一端耦接输出级电路的第一输入端，第一开关的控制端接收第二信号。第一信号为受到延迟的第二信号。第一负载提供电路耦接第一开关的第二端。第一负载提供电路在第一开关导通时对第一输入端提供阻抗。

Description

过电压保护装置

技术领域

本发明是有关于一种电子设备的过压保护技术，特别是可应用于通用串行总线（Universal Serial Bus；USB）接口的过电压保护装置。

背景技术

通用串行总线（Universal Serial Bus；USB）接口具有热插拔及随插即用等功能。自从问世以来，USB接口已被广泛的被应用于各种电子产品，例如是USB储存装置、手机、印表机、个人电脑…等，俨然成为各种装置间数据交换的主流接口。特别是，USB储存装置几乎为每个人不可或缺的电脑外围设备。

随着数据量的与日俱增及技术的演进，USB接口也持续更新标准规格。举例来说，目前的USB存取电压在低电压的区间为0.0V至0.3V之间，而USB存取电压在高电压的区间为2.8V至3.6V之间。然而，设置在USB接口的储存装置当中控制芯片可能是由以1.8V操作电压来驱动的半导体制程来制作的，但需要输出超出1.8V的高电压值（如，2.8V至3.6V），因而使得储存装置中的过压保护电路需要经常承受过压的情形。

虽然此储存装置在经由集成电路的设计下仍能维持正常运作，但若长期位于过压的情形下，储存装置中过压保护电路的寿命及可靠性将会大幅的降低。在实际情形中，若储存装置中过压保护电路所采用的金属氧化物半导体（MOS）的闸级-源级电压（Vgs）小于负值的2.05V时（例如Vgs为-2.145V），则储存装置可能具备约略为五年的平均使用寿命及可靠性。相对地，若过压保护电路中MOS的Vgs为正值的2.145V时，则储存装置可能仅具备约略为1.68年的平均使用寿命及可靠性。除了电压区间的情形外，USB接口的电路更需要满足电压转换速率（Slew rate）的规格。电压转换速率是单位时间电压的变动率，若电压转换速率过大时，容易造成电磁干扰（Electromagnetic Interference；EMI）。

基此，要如何避免储存装置及电子元件长期处于过压的情形下，但同时使USB接口的过压保护电路能够符合上述情形，便是重要的课题之一。

发明内容

在有鉴于此，本发明提供一种过电压保护装置，可避免使用USB接口的电子装置以及相应电子元件过压，以延长电子装置及电子元件的寿命。

本发明所述的过电压保护装置包括输出级电路、第一开关以及第一负载提供电路。输出级电路具备第一输入端以接收第一信号，并依据第一信号以在输出级电路的输出端产生输出信号。第一开关的第一端耦接输出级电路的第一输入端，第一开关的控制端接收第二信号。第一信号为受到延迟的第二信号。第一负载提供电路耦接第一开关的第二端。第一负载提供电路在第一开关导通时对第一输入端提供阻抗。

基于上述，本发明的过电压保护装置在输出级电路之前增设有第一开关及第一负载提供电路。藉此，当数据信号需藉由此过电压保护装置传递时，可将数据信号延迟以产生第一信号，并藉由与数据信号相关的第二信号来导通第一开关，以使第一负载提供电路能够在第一开关导通时增加输出级电路的输入端阻抗。并且，在输入端阻抗提升后，将延迟的第一信号传递至输出级电路的输出端。如此一来，便可使数据信号在通过输出级电路时延缓其电压转变时间，以避免电压瞬间增加而造成电子装置及其内部电子元件的毁损。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是依据本发明第一实施例所绘示的过电压保护装置的方块图。

图2是依据本发明第一实施例所绘示的过电压保护装置的电路图。

图3是依据本发明第一实施例所绘示之缓冲器的电路图。

图4是依据本发明第一实施例所绘示的过电压保护装置的信号时序图。

图5是依据本发明第一实施例之一种第一开关的电路图。

图6是依据本发明第二实施例所绘示的过电压保护装置的方块图。

图7是依据本发明第二实施例所绘示的过电压保护装置的电路图。

图8是依据本发明第二实施例所绘示的过电压保护装置的信号时序图。

附图标记

100、200、500、600：过电压保护装置

110：第一开关

210a、210b、210c、210d、510a、510b、510c：第一开关的端点

650：第二开关

750a、750b、750c、750d：第二开关的端点

120、660：负载提供电路

130：输出级电路

140：第一预驱动电路

670：第二预驱动电路

210、235、237：NMOS晶体管

220、760：电容器

231、233：PMOS晶体管

240、350：系统电压端

250：第一偏压端

262、264、300：缓冲器

310：输入晶体管对

320：偏置控制晶体管对

330：阻性元件对

340：输出端对

770：单端输入放大器电路

SD、SD_P、SD_N、SD_2、S1、S2_P、S2_N、S3、Sout：信号

t1~t6：时间点

具体实施方式

图1是依据本发明第一实施例所绘示的过电压保护装置100的方块图。过电压保护装置100可应用于USB接口的电子装置，例如，USB储存装置、手机…等设备中。USB储存装置可以为闪存（Flash drive）、硬盘（Hard disk drive）等，只要可以使用USB接口的储存装置皆可运用于此。请参照图1，本实施例的过电压保护装置100主要是在不同电压域之间传递信号。在本实施例中，过电压保护装置100所接收的数据信号SD的电压位准位于0V至1.8V之间的电压域，且过电压保护装置100所输出的输出信号Sout的电压位准为位于0V至3.3V之间的电压域。在传递数据信号SD的过程中，数据信号SD可经由第一预驱动电路140而升压，以产生第一信号S1及第二信号S2；输出级电路130藉由接收第一信号S1及第二信号S2而输出输出信号Sout。其中，本实施例的第一信号S1与第二信号S2的电压位准系位于1.8V至3.3V之间的电压域。应用本实施例者可依其需求来调整信号所在的电压域，藉以避免过电压保护装置100中的各个元件或晶体管过压。

在一实施例中，过电压保护装置100具有第一开关110、第一负载提供电路120以及输出级电路130。第一开关110具有控制端110a、第一端110b以及第二端110c。第一开关110依据其控制端110a所接收的第二信号S2以控制第一开关110中第一端110b和第二端110c之间电路的导通与截止。举例来说，当控制端110a接收到致能的第二信号S2时，会使第一端110b和第二端110c之间电路导通，以形成电路回路；当控制端110a接收到禁能的第二信号S2时，则使第一端110b和第二端110c之间电路截止。

第一负载提供电路120耦接至第一开关110的第二端110c，以动态地提供输出级电路130的第一输入端130a侧的阻抗值。详细来说，第一负载提供电路120是否连接至输出级电路130的第一输入端130a系受控于第一开关110。在第一开关110导通时，可使第一负载提供电路120直接耦接至输出级电路130的第一输入端130a。此时，藉由第一负载提供电路120来增加输出级电路130的第一输入端130a侧的阻抗值，从而使得输出级电路130的第一输入端130a侧的阻抗值暂时性地上升，进而使第一信号S1的电压传递速度下降，进而延缓从输出级电路130的输出端130b所产生的输出电压的电压变化。

输出级电路130从第一输入端130a接收第一信号S1，并从输出级电路130的输出端130b产生输出信号Sout。输出级电路130的输出端130b可以与USB连接端口（例如：电脑主机的USB插槽等）进行连接，并进行数据交换。

如图1所绘示，本发明实施例还选择性地包括了第一预驱动电路140。第一预驱动电路140耦接至输出级电路130的第一输入端130a以及第一开关110的控制端110a，用以将数据信号SD逐步转换为不同电压域的信号（如，第一信号S1及第二信号S2）。本实施例系利用第一预驱动电路140延迟第二信号S2以产生第一信号S1。然而，在本发明的其他实施例中，只要输入的第二信号S2的致能脉冲不晚于第一信号S1抵达第一开关110即可。也就是说，第二信号S2的致能脉冲可与第一信号S1同时抵达第一开关110，或是第二信号S2的致能脉冲与第一信号S1相较而言略早抵达第一开关110，本发明并不限制其实现的方式。理由在于，本发明实施例精神是希望在第一信号S1到来之前或同时能够先行增加输入端的负载。藉此，在转态瞬间时，输出级电路130的输出端130b测得的输出信号Sout的波形的变化便会平缓变化。换句话说，符合本发明精神的部分实施例可以藉由缓冲器来将数据信号SD（亦可称为第三信号）进行缓冲以成为第一信号S1，并将数据信号SD本身与第二信号S2同步，藉以作为实现本发明欲达成之功效的电路结构之一。

图2是依据本发明第一实施例所绘示的过电压保护装置200的电路图。先行说明的是，请见图2，本实施例的第一预驱动电路140可由双端输入及双端输出的第一缓冲器262以及双端输入及单端输出的第二缓冲器264来组成，因此图2中第一缓冲器262需以正数据信号SD_P以及反向的负数据信号SD_N来做为第一预驱动电路140的输入信号，第一缓冲器262亦藉由正第二信号S2_P及反向的负第二信号S2_N来做为输出至第二缓冲器264的信号。为了方便起见，在下面描述中将以数据信号表示正数据信号SD_P及负数据信号SD_N，且以第二信号表示正第二信号S2_P以及负第二信号S2_N。

请同时参考图1及图2，第一开关110可使用一颗或多颗金属氧化物半导体场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor；MOS）来构成，例如，N型MOS及／或P型MOS。在本实施例的电路结构中，第一开关110是由具备四端点的开关来实现。此开关具有控制端210a（作为第一开关110的控制端110a）、第一端210b（作为第一开关110的第一端110b）、第二端210c（连接至系统电压端）以及第三端210d（作为第一开关110的第二端110c）。

在一实施例中，第一负载提供电路120是由第一电容器220所实现。第一电容器220具有第一端220a及第二端220b。第一电容器220的第一端220a耦接于第一开关110的第三端210d，第一电容器220的第二端220b则耦接于第二晶体管233的第二端233c，也就是耦接至输出级电路130的输出端130b。

此外，在本发明其他实施例中，第一电容器220的第二端220b亦可以选择性地不耦接于输出级电路130的输出端130b，而耦接于第一晶体管231的第二端231c或者第二晶体管233的第一端233b。也就是说，只要第一电容器220的耦接方式能够达到增加输出级电路130的第一输入端130a侧阻抗值的目的即可。应用本实施例者可依其需求来调整电容器的耦接方式，并不仅限于本发明所述的耦接方式。

在此详细描述第一开关110以及第一电容器220之间的关系。当第一开关110的控制端210a接收致能的负第二信号S2_N时，将使第一开关110的第一端210b与第三端210d相互电性连接，使得第一电容器220的第一端220a直接耦接至输出级电路130的第一输入端130a。藉此，第一电容器220可藉由电容耦合效应来提升输出级电路130的第一输入端130a的阻抗。另一方面，当第一开关110的控制端210a接收禁能的负第二信号S2_N时，将使第一开关110的第二端210c与第三端210d相互电性连接，且断开第一开关110的第一端210b与第三端210d。由于第一电容器220的第一端220a透过第一开关110的第二端210c与第三端210d而直接耦接至系统电压端240，使得第一电容器220能够储存所需的电荷。

输出级电路130可由多个晶体管串连的电路结构来实现。本实施例是以串接的第一晶体管231、第二晶体管233、串接的第三晶体管235及第四晶体管237来实现，但本发明并不限于此。第一晶体管231及第二晶体管233可由P型MOS来实现；第三晶体管235及第四晶体管237可由N型MOS来实现。藉由多个晶体管串连来实现输出级电路130的理由是，由于在输出级电路130中以单颗晶体管来实现的话，晶体管本身可能难以承受其控制端到其输出端或其控制端到其系统电压之间的电压差，因此在本实施例中是使用多个晶体管串联来实现输出级电路130。

在此描述输出级电路130中的细节电路结构。第一晶体管231及第二晶体管233分别具有控制端231a、233a、第一端231b、233b及第二端231c、233c，第一晶体管231的第一端231b与系统电压端240连接。第一晶体管231的第二端231c与第二晶体管233的第一端233b连接。第二晶体管233的控制端233a与第一偏压端250相连接。第一晶体管231的控制端231a为输出级电路130的输入端，而第二晶体管233的第二端233c为输出级电路的输出端。第三晶体管235的控制端235a可作为输出级电路130的另一输入端以接收第四信号S3。第三晶体管235的第一端235b耦接接地端。第三晶体管235的第二端235c与第四晶体管237的第一端237b相耦接。第四晶体管237的控制端237a耦接第二参考电压，且第四晶体管237的第二端237c与第二晶体管233的第二端233c相连。

本实施例的第一预驱动电路140是由第一缓冲器262以及第二缓冲器264所实现。在本实施例中，第一缓冲器262接收位于第一电压域（如，0V至1.8V）的第三信号（如，正数据信号SD_P及负数据信号SD_N），以产生位于第二电压域（如，1.8V至3.3V）的第二信号（正第二信号S2_P及负第二信号S2_N）。第二缓冲器264用以接收并延迟第二信号（正第二信号S2_P及负第二信号S2_N）以产生第一信号S1，且第一信号S1位于第二电压域（1.8V至3.3V）。本实施例中的第一缓冲器262及第二缓冲器264将于图3更进一步揭露具体的电路结构。图3是依据本发明第一实施例所绘示之缓冲器的电路图。在图2中的第一缓冲器262及第二缓冲器264可透过图3所绘示的差动放大器300来实现。然而，应用本实施例者可以其他类型的缓冲器或相应电路来实现本发明实施例的缓冲器，并不受限于图3所绘示的缓冲器结构。特别说明的是，图3的差动放大器300为双端输入、双端输出的电路结构，因此可直接应用至第一缓冲器262。应用本实施例者亦可藉由差动放大器300并选择性地仅以其中一个输出端来进行信号输出，藉以应用至第二缓冲器264。

请参考图3，具体而言，差动放大器300主要具有输入晶体管对310、阻性元件对330以及输出端对340。输入晶体管对310与参考电流源305相接，并提供一对输入端，以接收差动信号对（例如：数据信号SD_P、SD_N，或者第二信号S2_P、S2_N）。阻性元件对330分别耦接偏置控制晶体管对320以及系统电压端350，用以依据差动信号对来产生单端或双端的输出信号。在本实施例中，阻性元件对330是以电阻元件来实现。然而，在其他实施例中，亦可以使用MOS晶体管实作阻性元件对330。换句话说，只要是具有电阻性的元件都可以实作成阻性元件对330，本实施例不限于此。输出端对340则是用以将信号输出。差动放大器300还可选择性地设置偏置控制晶体管对320。偏置控制晶体管对320中的各晶体管分别耦接输入晶体管对310，并分别在其控制端接收偏置控制电压，藉以避免电路过压。

在没有信号输入到差动放大器300的输入端时，输出端对340的电压会与系统电压端350相同，于本实施例中例如为3.3V。在输入晶体管对310接收到信号输入时，输出端对340会因为电路的导通而改变输出电压，此时，输出电压为系统电压减去电流与电阻的乘积，即3.3V-I×R。也就是说，藉由阻性元件对330的设计，可以改变输出的电压域，而使电压域控制在预设的范围。

需特别说明的是，在本实施例所揭露的缓冲器数量、转换的电压域仅为示例，在实际的应用中，缓冲器的数量可以为多个，转换的电压域也会因电路的设计考量而不同，本发明不限于此。举例来说，请参照图2，在第二缓冲器264产生第一信号S1之后，可以将第一信号S1进一步输入至另一个缓冲器，以增加负第二信号S2_N与第一信号S1之间的时间差值。换句话说，本发明不限制缓冲器的数量及转换电压域，只要能使第二信号S2_N输入至第一NMOS晶体管210的时间早于第一信号S1输入至第一晶体管231的时间，且第二信号S2_N、S2_P与第一信号S1的电压域符合输出级电路130的输出规范的缓冲器电路，都可以被用于本发明中。

请回到图2，在本实施例中，若第一晶体管231的控制端231a侧的阻抗（或称为，负载）较低的话，在接收到第一信号S1的瞬间，单位时间电压将会瞬间变化，即电压转换速率会较大，如此将容易导致第一晶体管231的控制端231a侧线路的电磁干扰的问题。然而，若第一晶体管231控制端231a侧的负载过高的话，则传递的信号的非线性部分会增加，导致信号品质降低。对此，本实施例的过电压保护装置200是先行将数据信号SD_P、SD_N延迟以产生受延迟的第一信号S1以及未受延迟的第二信号S2（如，负第二信号S2_N）。第一开关110依据负第二信号S2的致能与否来动态地导通第一开关110的第一端210b及第三端210d，藉以在受延迟的第一信号S1从第二缓冲器264传送到第一晶体管231之前提升第一晶体管231之控制端231a侧的阻抗（也就是，输出级电路130之第一输入端130a的阻抗）。如此一来，便可使与数据信号相对应的第一信号S1在通过第一晶体管231时能有效地延缓第一信号S1的电压转变时间，以避免电压瞬间变化而使电子装置及其内部电子元件产生电磁干扰的问题。

具体来说，在一实施例中，负第二信号S2_N的致能与否是利用负第二信号S2_N的信号脉冲来作为第一开关110中第一端210b与第三端210d导通的控制信号来源。当第一NMOS晶体管210的控制端210a接收到高相位的第二信号S2_N时，第一开关110的第一端210b与第三端210d将会导通，而使第一电容器220与第一晶体管231的控制端231a之间处于短路的状态，使得第一电容器220得以暂时性地增加输出级电路130的第一输入端130a的阻抗。反之，当第一开关110的控制端210a接收到低相位的第二信号S2_N时，第一开关110的第一端210b与第三端210d处于开路的状态，且第一开关110的第二端210c与第三端210d将会短路。应用本实施例者可依其需求来略为调整此处控制作法，举例来说，可以透过正第二信号S2_P的信号脉冲来作为导通的控制信号来源，但第一开关110的对应端点以及制动方式相会需要进行对应地调整。

请继续参照图2，在此假设第一晶体管231的控制端231a侧的线路本身具有阻抗值ZC1，第一电容器220在第一开关110导通其第一端210a及第三端210d时所能提供的阻抗值为ZC2。因此，在负第二信号S2_N未致能时，第一电容器220的第一端220a耦接至系统电压端240。此时，由于第一电容器220与第一晶体管231之间为开路的状态，对于第一晶体管231控制端231a一侧并不会接收到第一电容器220的阻抗值，第一晶体管231控制端231a一侧的阻抗值为ZC1。相对地，当负第二信号S2_N致能时，第一开关110的第一端210b与第三端210d将会导通，使得第一电容器220的第一端220耦接至第一晶体管231的控制端231a。此时，第一晶体管231控制端231a一侧的负载为ZC1+αZC2。由于第一晶体管231控制端231a一侧所接受的负载升高，延缓了第一信号S1通过第一晶体管231的电压转变时间，以有效避免电压瞬间变化而使电子装置及其内部电子元件产生电磁干扰。

图4是依据本发明第一实施例所绘示的过电压保护装置的信号时序图，以说明图2绘示的过电压保护装置200中的各个信号的传递过程。请同时参照图2与图4，于时间点t1时，数据信号SD_P、SD_N中的电压分别反向输入至第一缓冲器262。特别说明的是，数据信号SD_P、SD_N的信号相位为彼此相关且互为反向的信号。当第一缓冲器262接收到反向输入的数据信号SD_P、SD_N后，便将数据信号SD_P、SD_N在时间点t2时转换成介于1.8V至3.3V间的第二信号S2_P、S2_N，并以双端输出的方式调整或输出第二信号S2_P、S2_N。

于时间点t2，第二缓冲器264接收到已调整的第二信号S2_P、S2_N后，便在时间点t3时转换第二信号S2_P、S2_N成介于第一信号S1，致使第一信号S1从高准位转换为低准位。并且，在时间点2时，开关210根据高相位的负第二信号S2_N的脉冲而导通其第一端210b与第三端210d。由于在时间点t2时，第一开关110的第一端210b与第三端210d之间为导通的状态，因此，在时间点t2至t3之间，第一晶体管231的控制端231a的阻抗（或称为，负载）逐渐上升。

于时间点t3，第二缓冲器264依据第二信号S2_P、S2_N而单端输出第一信号S1脉冲。由于第一晶体管231的控制端231a的负载已经上升的缘故，使得第一晶体管231的控制端231a将会接收到缓慢下降的第一信号S1。藉此，单位时间电压的改变量随着第一晶体管231接收的第一信号S1的脉冲而趋缓，进而防止电压转换速率过大。此外，输出信号Sout亦随着第一信号S1缓慢地上升。

于时间点t4时，第二信号S2_N已从致能转换为禁能。因此，于时间点t4至t5之间，第一开关110的第一端210b与第三端210d将形成开路。此时，第一晶体管231的控制端231a一侧的负载将逐渐变小。于时间点t5时，由于第一晶体管231的控制端231a一侧的负载已变小，因此对于第一晶体管231的控制端231a一侧接收到的第一信号S1将会快速上升，输出信号Sout亦随着第一信号S1而对应地快速上升。

值得一提的是，发明并不被限制时间点t2与时间点t3之间的时间差值，只要时间点t2不晚于时间点t3，也就是能够使第二信号S2_N及时导通第一开关110的第一端210b与第三端210d即可。此外，在其他的实施例中，只要是不晚于第一信号S1的信号，都可以做为导通的信号源，并不限于第二信号S2_N。

于符合本发明的部分实施例中，第一开关110除了可由具备四端点的开关电路结构来实现以外，还可以由具备三端点的开关来实现。请参考图5，图5是依据本发明第一实施例之一种第一开关510的电路图。开关510具有三个端点，分别是：控制端510a（作为第一开关110的控制端110a）、第一端510b（作为第一开关110的第一端110b）以及第二端510c（作为第一开关的第二端110c）。当第一开关110的控制端510a接收致能的第二信号S2时，将使第一开关110的第一端510b与第二端510c相互电性连接，使得第一电容器220的第一端220a直接耦接至输出级电路130的第一输入端130a。藉此，第一电容器220可藉由电容耦合效应来提升输出级电路130的第一输入端130a的阻抗。另一方面，当第一开关110的控制端510a接收禁能的第二信号S2时，将断开第一开关110的第一端510b与第二端510c。应用本实施例者可依其需求来透过多种的开关电路结构来实现第一开关110，并不仅限于本发明所述的开关结构。其余的技术内容可以由图1至图4的说明中可以获得足够的教示、建议与实施说明。

图6是依据本发明第二实施例所绘示的过电压保护装置500的方块图。图6与图1中的第一开关110、第一负载提供电路120、输出级电路130及第一预驱动电路140具备相同功能及相同电路结构，在此不予赘述。

图6与图1绘示的过电压保护装置最大的差异在于过电压保护装置600更包括第二开关650、第二负载提供电路660以及第二预驱动电路670。在本实施例中，第二开关650与第一开关110为电路结构相类似的开关，第二阻抗电路660与第一阻抗电路120亦为电路结构相似的阻抗电路。第二开关650、第二阻抗电路660从图1的说明中可以获得足够的教示、建议与实施说明，此处即不再赘述。第二预驱动电路670则是用以延迟第二数据信号SD_2（在此，亦可称为第五信号）以产生第四信号P3。

请同时参考图6及图7，图7是依据本发明第二实施例所绘示的过电压保护装置的电路图。相似于图2绘示的电路示意图，在第一实施例及第二实施例中，针对数据信号SD_P、SD_N、第二信号S2_P、S2_N以及第一信号S1的信号处理以及第一NMOS晶体管210、第一电容器220、第一晶体管231、第二晶体管233、第三晶体管235、第四晶体管237、第一缓冲器262及第二缓冲器264的实作是相同的。应用本实施例者应可从图2的说明中理解图6及图7中各个元件的实施方式。

在本实施例的电路结构中，第二开关650可藉由一颗或多颗MOS晶体管来构成。在图7中，第二开关650是由具备四端点的开关来实现。第二开关650具有控制端750a（作为第二开关650的控制端）、第一端750b（作为第二开关650的第一端）、第二端750c以及第三端750d（作为第二开关650的第二端）。第二负载提供电路660是由第二电容器760所实现，并具有第一端760a及第二端760b。其中，第二电容器760的第一端760a耦接第二开关650的第三端750d，第二电容器760的第二端760b耦接输出级电路130的输出端130b。

值得一提的是，在本发明其他实施例中，第二电容器760的第二端760b亦可以不与输出级电路130的输出端130b耦接，而选择耦接于第三晶体管235的第二端235c或者第二晶体管237的第一端237b。也就是说，只要第二电容器760的耦接方式能够达到增加输出级电路130的另一输入端侧（即：第三晶体管235的控制端235a）阻抗值的目的即可。应用本实施例者可依其需求来调整电容器的耦接方式，并不仅限于本发明所述的耦接方式。

于本实施例中，第二数据信号SD_2、第四信号S3于第二NMOS晶体管750、第二电容器760、第三晶体管235及第四晶体管237之间的信号传递方式相似于图2中第二信号S2_P、S2_N及第一信号S1于第一NMOS晶体管210、第一电容器220、第一晶体管231及第二晶体管233之间的信号传递方式。本实施例来可藉由以第二数据信号SD_2来做为导通第二开关650的第一端750b与第三端750d的信号源。具体来说，当第二数据信号SD_2未致能（于本实施例中，为接收高相位的第二数据信号SD_2）时，第二开关650的第一端750b与第三端750d处于开路状态，而第二开关650的第二端750c则与第三端750d处于短路状态，使得第二开关650的第一端750a耦接至接地端。然而，当第二数据信号SD_2致能（于本实施例中，为接收低相位的第二数据信号SD_2）时，低相位的第二数据信号SD_2会导通第二开关650的第一端750b与第三端750d，使第二电容器760的第一端760a耦接第三晶体管235的控制端235a，使得第一电容器220得以暂时性地增加输出级电路130的第一输入端130a的阻抗。其余的技术内容可以参照上述实施例。

本实施例图7绘示的第二预驱动电路670可不需调整信号的电压域。具体来说，第二预驱动电路670是以单端输入放大器电路770所实现，因此第二预驱动电路670具有输入端770a及输出端770b。单端输入放大器电路770的输入端770a接收第二数据信号SD_2，且单端输入放大器电路770的电源端接收系统电压。单端输入放大器电路770可延迟此第二数据信号SD_2，并对第二数据信号SD_2执行反闸运算（NOT GATE），以产生第四信号S3并单端输出此第四信号S3。此时，第二数据信号SD_2及第四信号S3的电压域都箝制于0V至1.8V之间，单端输入放大器电路770可以不需调整信号的电压域。

在一个完整的信号传递过程当中，请同时参考图7及图8。图8是依据本发明第二实施例所绘示的过电压保护装置的信号时序图。由于数据信号SD_P、SD_N与第二数据信号SD_2的处理是独立运行的，因此，数据信号SD_P、SD_N及第一信号S1、第二信号S2_P、S2_N的时序与图6相同。在此主要揭示第二开关650、单端输入放大器电路770及输出级电路130中部分元件的操作。

在时间点t2时，单端输入放大器电路770接收反向输入的第二数据信号SD_2。在时间点t3时，单端输入放大器电路770延迟第二数据信号SD_2，并将第二数据信号SD_2执行反闸（Not gate）的运算，以输出反向的第四信号S3。在时间点t4时，由于第二数据信号SD_2位于低相位，则第二开关650的第一端750b与第三端750d处于短路的状态。此时，对于第四晶体管237的控制端237a一侧的负载变大，使得第四信号S3在时间点t4与t5中间缓慢的上升，输出信号Sout则缓慢地下降。

综上所述，本发明的过电压保护装置在输出级电路之前增设有用来暂时性增加阻抗的第一开关及第一负载提供电路。藉此，当数据信号（如，第二信号）需藉由此过电压保护装置传递时，可将数据信号延迟以产生第一信号，并藉由第二信号来导通第一开关，以使第一负载提供电路能够在第一开关导通时增加输出级电路的输入端阻抗。并且，在输入端阻抗提升后，将延迟的第一信号传递至输出级电路的输出端。如此一来，便可使数据信号在通过输出级电路时延缓其电压转变时间，以避免电磁干扰的问题。此外，透过本发明的预驱动电路，亦可有效的调整信号的电压域，使输出的电压符合USB接口的标准规格。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (13)

1.一种过电压保护装置，其特征在于，包括：

输出级电路，具备第一输入端以接收第一信号，并依据该第一信号以在该输出级电路的输出端产生输出信号；

第一开关，其第一端耦接该输出级电路的该第一输入端，该第一开关的控制端接收第二信号，其中该第一开关的控制端接收该第二信号的时间点不晚于该第一输入端接收该第一信号的时间点；

第一预驱动电路，耦接该输出级电路的该第一输入端以及该第一开关的该控制端，用以延迟该第二信号以产生该第一信号；以及

第一负载提供电路，耦接该第一开关的第二端，

其中该第一负载提供电路在该第一开关导通时对该第一输入端提供阻抗。

2.如权利要求1所述的过电压保护装置，其特征在于，该第一预驱动电路包括：

第一缓冲器，接收位于第一电压域的第三信号，以产生位于第二电压域的第二信号；以及

第二缓冲器，接收并延迟该第二信号以产生该第一信号，其中该第一信号位于该第二电压域。

3.如权利要求2所述的过电压保护装置，其特征在于，该第一缓冲器以及该第二缓冲器皆为差动放大器电路，

其中该差动放大器电路包括：

输入晶体管对，耦接参考电流源，用以提供一对输入端，以接收差动信号对；

偏置控制晶体管对，耦接该输入晶体管对，分别接收偏置控制电压；以及

阻性元件对，耦接该偏置控制晶体管对以及系统电压端，用以依据该差动信号对来产生单端或双端的输出信号。

4. 如权利要求1所述的过电压保护装置，其特征在于，该输出级电路包括：

第一晶体管，其控制端为该输出级电路的该第一输入端，该第一晶体管的第一端耦接系统电压端；以及

第二晶体管，其第一端耦接该第一晶体管的第二端，该第二晶体管的控制端耦接第一参考电压，且该第二晶体管的第二端为该输出级电路的输出端。

5.如权利要求1所述的过电压保护装置，其特征在于，该第一负载提供电路包括：

第一电容器，其第一端耦接该第一开关的该第二端，该第一电容器的第二端耦接该输出级电路的该输出端。

6.如权利要求1所述的过电压保护装置，其特征在于，当该第二信号未致能时，该第一开关将该第一负载提供电路的第一端耦接系统电压端，

当该第二信号致能时，该第一开关将该第一负载提供电路的该第一端耦接该输出级电路的该第一输入端。

7.如权利要求1所述的过电压保护装置，其特征在于，当该第二信号未致能时，该第一开关将该第一负载提供电路的第一端与该输出级电路的该第一输入端间的电路截止，

当该第二信号致能时，该第一开关将该第一负载提供电路的该第一端耦接该输出级电路的该第一输入端。

8.如权利要求1所述的过电压保护装置，其特征在于，该输出级电路更包括第二输入端以接收第四信号，并且，

该过电压保护装置更包括：

第二开关，其第一端耦接该输出级电路的该第二输入端，该第二开关的控制端接收第五信号，其中该第四信号为受到延迟的该第五信号；以及

第二负载提供电路，耦接该第二开关的第二端，

其中该第二负载提供电路在该第二开关导通时对该第二输入端提供阻抗。

9.如权利要求8所述的过电压保护装置，其特征在于，更包括：

第二预驱动电路，耦接该输出级电路的该第二输入端以及该第二开关的该控制端，用以延迟该第五信号以产生该第四信号。

10.如权利要求9所述的过电压保护装置，其特征在于，该第二预驱动电路为单端输入放大器电路，

其中该单端输入放大器电路的输入端接收该第五信号，该单端输入放大器电路的电源端接收系统电压，该单端输入放大器电路的输出端依据该第五信号单端以输出该第四信号。

11. 如权利要求8所述的过电压保护装置，其特征在于，该输出级电路更包括：

第三晶体管，其控制端为该输出级电路的该第二输入端，该第三晶体管的第一端耦接接地端；以及

第四晶体管，其第一端耦接该第三晶体管的第二端，该第四晶体管的控制端耦接第二参考电压，且该第四晶体管的第二端耦接该输出级电路的该输出端。

12.如权利要求8所述的过电压保护装置，其特征在于，该第二负载提供电路包括：

第二电容器，其第一端耦接该第二开关的该第二端，该第二电容器的第二端耦接该输出级电路的该输出端。

13.如权利要求8所述的过电压保护装置，其特征在于，当该第五信号未致能时，该第二开关将该第二负载提供电路的第一端耦接接地端，

当该第五信号致能时，该第二开关将该第二负载提供电路的该第一端耦接该输出级电路的该第二输入端。