CN107395192B - 双向接口电路 - Google Patents

双向接口电路 Download PDF

Info

Publication number
CN107395192B
CN107395192B CN201710662932.6A CN201710662932A CN107395192B CN 107395192 B CN107395192 B CN 107395192B CN 201710662932 A CN201710662932 A CN 201710662932A CN 107395192 B CN107395192 B CN 107395192B
Authority
CN
China
Prior art keywords
signal
level state
circuit
inverter
transmission circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710662932.6A
Other languages
English (en)
Other versions
CN107395192A (zh
Inventor
王鑫
苏强
彭振飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smarter Microelectronics Shanghai Co Ltd
Original Assignee
Smarter Microelectronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smarter Microelectronics Shanghai Co Ltd filed Critical Smarter Microelectronics Shanghai Co Ltd
Priority to CN201710662932.6A priority Critical patent/CN107395192B/zh
Publication of CN107395192A publication Critical patent/CN107395192A/zh
Application granted granted Critical
Publication of CN107395192B publication Critical patent/CN107395192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01843—Coupling arrangements; Interface arrangements using bipolar transistors only with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种双向接口电路，包括第一传输电路、第二传输电路、第一驱动电路及第三传输电路；在使能信号为第一电平状态时，所述第一传输电路对接收的第一信号延时反相后输出第二信号，所述第二传输电路对接收的所述第一信号延时反相后输出第三信号，所述第一驱动电路，接收所述第二信号和第三信号，并基于所述第二信号和所述第三信号在双向端口输出第四信号；在使能信号为第二电平状态时，所述第三传输电路从所述双向端口接收第五信号，并基于所述第五信号输出第六信号。

Description

双向接口电路
技术领域
本发明涉及集成电路领域中的数据传输技术，尤其涉及一种双向接口电路。
背景技术
半双工传输是指接收与发送共用一个传输通道，但同一时刻只能发送或只能接收数据的传输方式。另一方面，全双工传输指同时发生在两个方向上的一种数据传输方式。例如：对讲机就是一种半双工设备，在同一时间内只允许一方讲话。相反，电话机则是一种全双工设备，其通话双方可以同时进行对话。
在芯片的设计中通常使用双向接口电路进行半双工数据传输，通过输入接口和输出接口进行时分复用，可以有效地减少芯片输入输出端口的数量以及印制电路板(PrintedCircuit Board，PCB)布线的复杂度。
但是，常见的双向接口电路存在两大主要的问题，首先，在电路进行输出时，进行输出的晶体管在状态翻转时的漏电流很大；此外，在输入输出端口的电压高于电源电压时，会导致双向接口电路过压和漏电。
发明内容
有鉴于此，本发明实施例期望提供一种双向接口电路，可以显著减小双向接口电路在状态翻转时产生的漏电流，解决由于外部端口输入的电压高于电源电压引起的电路过压和漏电问题。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种双向接口电路，包括：第一传输电路、第二传输电路、第一驱动电路及第三传输电路；
所述第一传输电路，用于在使能信号为第一电平状态时，接收第一信号，对所述第一信号延时反相得到第二信号并输出；
所述第二传输电路，用于在所述使能信号为所述第一电平状态时，接收所述第一信号，对所述第一信号延时反相得到第三信号并输出；
所述第一驱动电路，与所述第一传输电路及所述第二传输电路连接，用于在所述使能信号为所述第一电平状态时，从所述第一传输电路接收所述第二信号，从所述第二传输电路接收所述第三信号；并基于所述第二信号和所述第三信号，在所述双向接口电路的双向端口输出第四信号；其中，所述第二信号由所述第一电平状态转换为第二电平状态时，滞后于所述第三信号由所述第一电平状态转换为所述第二电平状态；所述第三信号由所述第二电平状态转换为第一电平状态时，滞后于所述第二信号由所述第二电平状态转换为所述第一电平状态；
所述第三传输电路，用于在所述使能信号为所述第二电平状态时，从所述双向端口接收第五信号，并基于所述第五信号输出与所述第五信号电平状态相同的第六信号。
上述技术方案中，所述第一传输电路，包括：第一反相器和第二反相器；其中，
所述第一反相器，具有与地端连接的第一电阻；
所述第二反相器，具有与电源端连接的第二电阻；
所述第一反相器和第二反相器，用于在所述第一信号由所述第二电平状态转变为所述第一电平状态时，对所述第一信号进行延时。
上述技术方案中，所述第一传输电路，还包括：第一保护子电路；
所述第一保护子电路，用于在所述使能信号为所述第二电平状态时，对所述第一传输电路进行过压保护；在所述使能信号为所述第一电平状态时，将所述第二信号传输至所述第一驱动电路。
上述技术方案中，所述第二传输电路，包括：第三反相器和第四反相器；其中，
所述第三反相器，具有与电源连接的第三电阻；
所述第四反相器，具有与地端连接的第四电阻；
所述第三反相器和第四反相器，用于在所述第一信号由所述第一电平状态转变为所述第二电平状态时，对所述第一信号进行延时。
上述技术方案中，所述第一驱动电路，包括：
第二驱动子电路和第二保护子电路；其中，
所述第二驱动子电路，用于在所述使能信号为所述第一电平状态时，接收的所述第二信号，当所述第二信号为所述第二电平状态时，输出所述第一电平状态的所述第四信号。
所述第二保护子电路，用于在所述使能信号为所述第二电平状态时，基于所述第五信号对所述第二驱动子电路进行过压保护。
上述技术方案中，所述第二驱动子电路，包括：
第一端、第二端及第三端；其中，
所述第一端，用于接收所述第一传输电路输出的所述第二信号；
所述第二端，用于连接所述双向端口，输出所述第四信号；
所述第三端，用于连接所述第二保护子电路。
上述技术方案中，所述第一驱动电路，还包括：
第三驱动子电路，用于在所述使能信号为所述第一电平状态时，接收的所述第三信号；当所述第三信号为所述第一电平状态时，输出所述第二电平状态的所述第四信号。
上述技术方案中，所述第三驱动子电路，包括：第一晶体管和第二晶体管；
所述第一晶体管，用于在所述使能信号为第一电平状态时，接收所述第三信号；当所述第三信号为所述第二电平状态时，使所述第二晶体管输出所述第二电平状态的所述第四信号；
所述第二晶体管，与所述第一晶体管串联，用于当所述使能信号为第二电平状态时，接收所述第五信号，并基于所述第五信号对所述第一晶体管进行分压保护。
上述技术方案中，所述第一驱动电路，还包括：
第三晶体管，具有源极和漏极；
所述源极与所述第一驱动电路的第一端连接；
所述漏极与所述双向端口连接。
上述技术方案中，所述第三传输电路，包括：第三保护子电路；
所述第三保护子电路，包括输入端和输出端，所述输入端与所述双向端口相连，所述输出端与所述第三传输电路的门电路相连，用于从所述双向端口接收所述第五信号，并在所述第五信号大于预设值时，在所述输出端输出小于所述预设值的输出信号。
本发明实施例所提供的双向接口电路，通过第一传输电路和第二传输电路对第一信号进行延时，使得基于所述第一信号得到的第二信号和第三信号的电平状态翻转在时序上存在一定差异，第二信号和第三信号不会同时进行电平状态转换，使得接收所述第二信号和所述第三信号的第一驱动电路不会形成由电源到地的漏电通路，解决了现有技术中双向接口电路在电平状态翻转时存在漏电流的问题。在使能信号为第一电平状态时，所述第一驱动电路在双向端口输出与所述第一信号电平状态相同的第四信号；在使能信号为第二电平状态时，所述第三传输电路基于在所述双向端口接收的第五信号，输出与所述第五信号电平状态相同的第六信号；双向端口既可以作为信号的输入端口，也可以作为信号的输出端口，实现数据的半双工传输，减少了双向接口电路中的漏电流，提高了双向接口电路的鲁棒性。
附图说明
图1为本发明实施例双向接口电路的基本组成结构示意图；
图2为本发明实施例双向接口电路的具体组成电路结构示意图。
具体实施方式
本发明实施例中，双向接口电路包括第一传输电路、第二传输电路、第一驱动电路及第三传输电路；当使能信号为第一电平状态时，所述第一传输电路和所述第二传输电路对接收的第一信号进行延时和反相，输出基于所述第一信号得到的第二信号和第三信号，所述第二信号在由第一电平状态转变为第二电平状态时，滞后于所述第三信号由第一电平状态转变为第二电平状态，所述第三信号在由第二电平状态转变为第一电平状态时，滞后于所述第二信号由第二电平状态转变为第一电平状态。
所述第一驱动电路接收所述第二信号和所述第三信号，并基于所述第二信号和所述第三信号在双向端口输出第四信号，所述第四信号的电平状态与所述第一信号的电平状态相同。
此时，所述第三传输电路处于关断状态，在所述双向端口接收的第五信号不会影响所述第三传输电路输出的第六信号。这里，所述第六信号处于第二电平状态。
当所述使能信号为第二电平状态时，所述第三传输电路在所述双向端口接收第五信号，并基于所述第五信号输出第六信号。所述第六信号的电平状态与所述第五信号的电平状态相同，此时所述第一驱动电路的输出呈高阻态，所述双向端口接收的所述第五信号由外部电路提供。
其中，所述双向端口，在所述使能信号为第一电平状态时，作为所述双向接口电路的输出端口；在所述使能信号为第二电平状态时，作为所述双向接口电路的输入端口。
所述电平状态，包括第一电平状态和第二电平状态；所述第一电平状态，为高电平状态，可以将第一电平状态对应的电压值设置为2.5V；所述第二电平状态，为低电平状态，可以将第二电平状态对应的电压值设置为0V；需要说明的是，所述第一电平状态和所述第二电平状态对应的电压值可以根据实际操作需求进行设定，这里只是给出一个具体实施例的操作数值。
所述高阻态，为区别于高电平状态和低电平状态的输出状态，相当于隔断状态。
所述使能信号、第一信号、第二信号、第三信号、第四信号、第五信号和第六信号均具有第一电平状态和第二电平状态。
为了能够更加详尽地了解本发明的特点与技术内容，下面结合附图对本发明的实现进行详细阐述。
本发明实施例中，双向接口电路的基本组成结构如图1所示，包括：第一传输电路101、第二传输电路102、第一驱动电路103及第三传输电路104；其中，
所述第一传输电路101，用于在使能信号为第一电平状态时，接收第一信号，对所述第一信号延时反相得到第二信号并输出。
所述第一传输电路101对所述第一信号延时反相得到第二信号并输出可以为：当所述第一信号由所述第二电平状态转变为第一电平状态时，所述第一传输电路101对所述第一信号进行延时，同时将所述第一信号反相，得到第二信号。
其中，所述第一信号可以作为所述双向接口电路的输入信号。
具体地，第二电平状态转变为第一电平状态可以为上升沿的过程，第一电平状态转变为第二电平状态可以为下降沿的过程；当第一信号为上升沿时，第一传输电路101对第一信号进行延时反向，得到第二信号。由于第二信号为第一信号反相得到的，以第一信号为基准，第二信号的下降沿滞后于第一信号的上升沿。
所述第二传输电路102，用于在所述使能信号为所述第一电平状态时，接收所述第一信号，对所述第一信号延时反相得到第三信号并输出。
所述第二传输电路102对所述第一信号延时反相得到第三信号并输出可以为：当所述第一信号由所述第一电平状态转变为第二电平状态时，所述第二传输电路102对所述第一信号进行延时，并将所述第一信号反相，得到第三信号。
具体地，当第一信号为下降沿时，第二传输电路102对第一信号进行延时反向，得到第三信号。由于第三信号为第一信号反相得到的，以第一信号为基准，第三信号的上升沿滞后于第一信号的下降沿。
所述第一驱动电路103，与所述第一传输电路101及所述第二传输电路102连接，用于在所述使能信号为所述第一电平状态时，从所述第一传输电路101接收所述第二信号，从所述第二传输电路102接收所述第三信号；并基于所述第二信号和所述第三信号，在所述双向接口电路的双向端口输出第四信号；其中，所述第二信号由第一电平状态转换为第二电平状态时，滞后于所述第三信号由第一电平状态转换为第二电平状态；所述第三信号由第二电平状态转换为第一电平状态时，滞后于所述第二信号由第二电平状态转换为第一电平状态。
进一步地，所述第一驱动电路103还用于：在所述使能信号为所述第二电平状态时，从所述第一传输电路101接收处于第一电平状态的所述第二信号，从所述第二传输电路102接收处于第二电平状态的所述第三信号。此时，所述双向端口的输出呈高阻态。
其中，所述第一驱动电路103具有两个接收端，接收所述第二信号和所述第三信号分别是不同的接收端；当使能信号为第一电平状态时，所述第四信号具有第一电平状态和第二电平状态，所述第四信号的电平状态与所述第一信号的电平状态相同；当使能信号为第二电平状态时，所述第一驱动电路103的输出呈高阻态；此时，所述双向端口接收外部电路传输的信号，由所述第三传输电路104对所述双向端口接收的外部信号进行传输。
所述第三传输电路104，用于在所述使能信号为所述第二电平状态时，从所述双向端口接收第五信号，并基于所述第五信号输出与所述第五信号电平状态相同的第六信号。
其中，所述第五信号为所述双向接口电路中来自双向端口的输入信号，具有第一电平状态和第二电平状态；所述第六信号为所述双向接口电路的输出信号，具有第一电平状态和第二电平状态。
进一步地，所述第三传输电路104，还用于在所述使能信号为所述第一电平状态时，基于所述使能信号输出第二电平状态的第六信号。
具体地，当使能信号为第一电平状态时，双向接口电路接收的第一信号作为输入信号，双向接口电路的双向端口作为输出端口，第一传输电路101和第二传输电路102接收第一信号和使能信号。
当第一信号由第一电平状态转变为第二电平状态时，第一传输电路101不对第一信号进行延时，仅输出与第一信号电平状态相反的第二信号，第二信号由第二电平状态变为第一电平状态；此时，第二传输电路102将接收的由第一电平状态转变为第二电平状态的第一信号进行延时，输出相对于第一信号电平状态转变延时的第三信号，第三信号由第二电平状态转变为第一电平状态，滞后于第一信号由第一电平状态转变为第二电平状态；这样，由于第二信号由第二电平状态转变为第一电平状态时，与第一信号由第一电平状态转变为第二电平状态在时序上保持一致，第三信号由第二电平状态转变为第一电平状态滞后于第一信号由第一电平状态转变为第二电平状态，第三信号的上升沿滞后于第二信号的上升沿。
当第一信号由第二电平状态变为第一电平状态时，第一传输电路101将接收的第一信号进行延时，输出相对于第一信号电平状态转变延时的第二信号，第二信号由第一电平状态变为第二电平状态，滞后于第一信号由第二电平状态转变为第一电平状态；此时，第二传输电路102不对第一信号进行延时，仅输出与第一信号电平状态相反的第三信号，第三信号由第一电平状态变为第二电平状态；这样，由于第三信号由第一电平状态转变为第二电平状态时，与第一信号由第二电平状态转变为第一电平状态在时序上保持一致，第二信号由第一电平状态转变为第二电平状态滞后于第一信号由第二电平状态转变为第一电平状态，第二信号的下降沿滞后于第三信号的下降沿。
其中，所述上升沿为信号的电平状态由第二电平状态变为第一电平状态；所述下降沿为信号的电平状态由第一电平状态变为第二电平状态。
第一传输电路和第二传输电路的延时作用，可以使第二信号的下降沿滞后于第三信号的下降沿，第三信号的上升沿滞后于第二信号的上升沿。这样，第一驱动电路103中接收第二信号的晶体管的开启会滞后于接收第三信号的晶体管的关闭，第一驱动电路103中接收第三信号的晶体管的开启会滞后于接收第二信号的晶体管的关闭，第一驱动电路103中的晶体管不会出现同时导通的情况，避免了由于晶体管同时导通而导致的漏电现象。
此时，所述第三传输电路104基于所述第一电平状态的使能信号，在所述第三传输电路104的输出端输出第二电平状态的第六信号。
当使能信号为第二电平状态时，无论第一信号处于第一电平状态或者第二电平状态，第一传输电路101输出第一电平状态的第二信号，第二传输电路102输出第二电平状态的第三信号，第一驱动电路103中的晶体管均处于截止状态，第一驱动电路103的输出呈高阻态。
此时，所述双向端口作为所述双向接口电路的输入端，所述第三传输电路104在所述双向端口接收第五信号，输出第六信号。所述第五信号为输入信号，所述第六信号为输出信号，所述第六信号的电平状态与所述第五信号的电平状态相同。
本发明实施例中，所述双向接口电路的具体组成结构如图2所示。
所述第一传输电路210包括第一反相器211和第二反相器212。
其中，所述第一反相器211，具有与地端连接的第一电阻；所述第二反相器212，具有与电源端连接的第二电阻。所述第一反相器211和第二反相器212，用于在所述第一信号由第二电平状态转变为第一电平状态时，对所述第一信号进行延时。
其中，所述第一电阻可以表示为R1，所述第二电阻可以表示为R2，电源电压可以表示为VDD。
具体地，所述第一传输电路210包括第一与非门以及第一反相器组。其中，所述第一与非门接收使能信号和第一信号；所述第一反相器组由偶数个反相器组成，所述第一反相器组中包括第一反相器211和第二反相器212，所述第一反相器211和第二反相器212对接收的信号起到延时的作用。所述反相器组中具有延时功能的反相器可以设置为多个，具体可以根据实际情况由技术人员进行设定。本发明实施例中第一反相器组由4个反相器组成，具有延时功能的反相器为2个，即第一反相器211和第二反相器212。
所述第一与非门具有两个输入端和一个输出端，所述第一与非门在输入端接收所述第一信号和所述使能信号，在输出端与所述第一反相器组相连，所述第一反相器组中的4个反相器之间串联；所述第一反相器211具有与地连接的第一电阻，当第一反相器211接收端接收的信号由第二电平状态转变为第一电平状态，第一反相器211的输出信号由第一电平状态转变为第二电平状态时，由于第一反相器211存在与地连接的第一电阻，第一反相器211的输出信号由第一电平状态转变为第二电平状态时，滞后于第一反相器211的输入信号由第二电平状态转变为第一电平状态；所述第二反相器212具有与电源连接的第二电阻，当第二反相器212接收的信号由第一电平状态转变为第二电平状态，第二反相器212的输出信号由第二电平状态转变为第一电平状态时，由于第二反相器212存在与电源连接的第二电阻，第二反相器212的输出信号由第二电平状态转变为第一电平状态时，滞后于第二反相器212的输入信号由第一电平状态转变为第二电平状态。
进一步地，所述第一传输电路210还包括第一保护子电路213。
所述第一保护子电路213，用于在所述使能信号为所述第二电平状态时，对所述第一传输电路210的其他电路进行过压保护；在所述使能信号为所述第一电平状态时，将所述第二信号传输至所述第一驱动电路230。
其中，所述第一保护子电路213包括两个晶体管，可以表示为NM6和PM6，所述晶体管在本实施例中可以为晶体管为金属-氧化物-半导体(metal-oxide-semiconductor，MOS)场效应管，按照导电类型，可以将MOS管分为电子型场效应管(N-MOS)和空穴型场效应管(P-MOS)。
进一步地，所述第一保护子电路213还包括晶体管NM4、NM5、PM5、电容和第三电阻R5，用于为PM6的栅极提供跟随所述双向端口电压变化的电压。
其中，NM6为N-MOS，用于在所述双向端口的输入信号高于预设值时，对第一传输电路210起到过压保护作用，避免所述双向端口输入的电压过高使第一传输电路210中的电路器件受到损伤。PM6为P-MOS，用于在所述使能信号为所述第一电平状态时，将所述第二信号传输至所述第一驱动电路230。
具体地，NM6的栅极与电源相连，源极与所述第一传输电路210中的第一反相器组的输出端相连，漏极与所述第一驱动电路230相连。NM6将所述第一驱动电路230与所述第一传输电路210隔离，由于NM6的栅极与电源连接，当NM6的漏极电压超过电源电压时，NM6的源极电压不会大于电源电压，保护所述第一传输电路210在小于等于电源电压的情况下工作，避免所述第一传输电路210过压。
PM6的栅极与所述PM5的漏极相连，源极与NM6的漏极相连，漏极与NM6的源极相连，在所述使能信号为第一电平状态时，PM6将所述第一反相器组输出的信号传输给所述第一驱动电路230。所述NM6和所述PM6在保护所述第一传输电路210不会过压的同时，还保证了所述第一传输电路210与所述第一驱动电路230之间信号的传输。
NM4的栅极接收所述使能信号，漏极与NM5的源极相连，源极接地；NM5的栅极连接电源，漏极与PM6的栅极相连，源极连接NM4的漏极；PM5的漏极与NM5的漏极相连，源极与所述双向端口相连，栅极与电容的一端相连；电容的一端与PM5的栅极相连，电容的另一端接地；R5的一端与PM5的栅极相连，R5的另一端与NM3的源极相连。所述第一保护子电路213中PM5的漏极电压可以跟随双向端口的电压变动，即PM5的漏极电压与双向端口的电压为同相信号，PM5的漏极电压不超过电源电压，可以保证第一传输电路210中的PM6的栅极电压不超过电源电压，使PM6避免过压损伤。
进一步地，所述第二传输电路220包括第三反相器221和第四反相器222。
其中，所述第三反相器221，具有与电源连接的第三电阻；所述第四反相器222，具有与地端连接的第四电阻；所述第三反相器221和第四反相器222，用于在所述第一信号由第一电平状态转变为第二电平状态时，对所述第一信号进行延时。
其中，所述第三电阻可以表示为R3，所述第四电阻可以表示为R4。
具体地，所述第二传输电路220包括非门、或非门以及第二反相器组；其中，所述非门连接所述使能信号，用于将所述使能信号反相后输出给或非门；所述第二反相器组由偶数个反相器组成，所述第二反相器组中包括第三反相器221和第四反相器222，所述第三反相器221和第四反相器222对接收的信号起到延时的作用。所述反相器组中具有延时功能的反相器可以设置为多个，具体可以根据实际情况由技术人员进行设定。本发明实施例中第二反相器组由4个反相器组成，具有延时功能的反相器为2个，即第三反相器221和第四反相器222。
其中，所述或非门具有两个输入端和一个输出端，所述或非门的输入端接收所述第一信号和反相后的使能信号，所述或非门的输出端与所述第二反相器组连接；所述第二反相器组中4个反相器串联，所述第二反相器组的输入端连接所述或非门的输出端，所述第二反相器组的输出端连接所述第一驱动电路230；
其中，所述第三反相器221具有与电源连接的第三电阻，当第三反相器221接收端接收的信号由第一电平状态转变为第二电平状态，第三反相器221的输出信号由第二电平状态转变为第一电平状态时，由于第三反相器221存在与电源连接的第三电阻，第三反相器221的输出信号由第二电平状态转变为第一电平状态时，会滞后于第三反相器221的输入信号由第一电平状态转变为第二电平状态；所述第四反相器222具有与地连接的第四电阻，当第四反相器222接收的信号为第二电平状态转变为第一电平状态，第四反相器222的输出信号由第一电平状态转变为第二电平状态时，由于第四反相器222存在与地连接的第四电阻，第四反相器222的输出信号由第一电平状态转变第二电平状态时，会滞后于第四反相器222的输入信号由第二电平状态转变为第一电平状态。
进一步地，所述第一驱动电路230包括第二驱动子电路231和第二保护子电路232。
所述第二驱动子电路231，用于在所述使能信号为所述第一电平状态时，接收所述第二信号，输出与所述第一信号电平状态相同的所述第四信号；当所述使能信号为所述第二电平状态时，第二驱动子电路231的输出呈高阻态。
所述第二驱动子电路231包括：第一端、第二端及第三端。
其中，所述第二驱动子电路231的第一端，用于接收所述第一传输电路210输出的所述第二信号；所述第二驱动子电路231的第二端，用于连接所述双向端口，输出所述第四信号；所述第二驱动子电路231的第三端，用于连接所述第二保护子电路232。
所述第二驱动子电路231可以为晶体管PM1，所述晶体管PM1为P-MOS，PM1的栅极对应所述第二驱动子电路231的第一端，PM1的漏极对应所述第二驱动子电路231的第二端，PM1的衬底对应所述第二驱动子电路231的第三端；
PM1的栅极与所述第一传输电路210中NM6的漏极相连，接收所述第一传输电路210输出的所述第二信号；所述PM1的源极与电源连接；所述PM1的漏极与所述双向端口相连；所述PM1的衬底与所述第二保护子电路232连接。
具体地，当使能信号为第一电平状态时，PM1接收第一传输电路210输出的第二信号，如果第二信号为第一电平状态，即为高电平时，PM1截止；如果接收的第二信号为第二电平状态，即低电平时，所述PM1导通，在所述双向端口输出高电平的信号，即输出所述第一电平状态的所述第四信号。
当使能信号为第二电平状态时，PM1接收第一传输电路210输出的固定的第一电平状态的第二信号，此时PM1截止。
所述第二保护子电路232，用于在所述使能信号为所述第二电平状态时，基于所述第五信号对所述第二驱动子电路231进行过压保护。
进一步地，所述第二保护子电路232包括第一端、第二端、第三端；其中，所述第二保护子电路232的第一端与电源连接，所述第二保护子电路232的第二端与所述双向端口连接，所述第二保护子电路232的第三端与所述第二驱动子电路231的第三端相连。
具体地，所述第二保护子电路232可以为晶体管PM2和晶体管PM3。PM2和PM3均为P-MOS。其中，PM2的源极连接电源，对应所述第二保护子电路232的第一端；PM2的栅极连接小于电源电压的电压Vx，漏极与PM3的源极相连，PM2的漏极对应所述第二保护子电路232的第三端；PM3的源极连接PM2的漏极，栅极连接电源，漏极与所述双向端口相连，PM3的漏极对应所述第二保护子电路232的第二端。PM3的源极和PM2的漏极还与PM1的衬底相连，当所述双向端口输入大于电源电压的输入信号时，PM3和PM2使得PM1的衬底电压稳定在输入信号电压与电源电压之间，可以减小PM1中的漏电流。
具体地，PM1的衬底与PM2的漏极以及PM3的源极相连，PM1的衬底电压在双向端口的输入电压和电源电压之间，当双向端口的输入电压超过预设值时，PM1的源极、衬底和漏极会形成PNP结构。而现有技术中，PM1的衬底直接与源极相连，当PM1漏极电压超过源极时，PM1的漏极和衬底之间形成的PN结导通，会产生大量的漏电流，将PM1的衬底连接在PM2的漏极以及PM3的源极，PM1的源极、衬底和漏极形成的PNP结构会有效地减少PN结导通产生的漏电流。
其中，预设值是电路正常工作的电压，可以为电源电压，或者由技术人员根据实际需求进行设定。
进一步地，所述第一驱动电路230还包括第三晶体管233。所述第三晶体管233具有源极和漏极；所述源极与所述第一驱动电路的第一端连接；所述漏极与所述双向端口连接。
所述第三晶体管233可以为晶体管PM4，为P-MOS，用于调节所述第二驱动子电路231的所述第一端的电压，避免所述第二驱动子电路231反相导通。PM4的栅极连接电源，源极与PM1的栅极相连，漏极与所述双向端口相连，PM4的衬底端与PM2的漏极相连。由于PM4的源极连接PM1的栅极。当所述双向端口的输入电压大于电源电压时，PM4导通时，PM1的栅极电压就会跟随所述双向端口的电压变化，PM1的栅极电压也超过电源电压，这样PM1就不会反相导通。
具体地，PM1的栅极与漏极之间连接了PM4，这样，PM1的栅极电压会跟随双向端口电压变动，当双向端口的电压超过预设值时，PM1的漏极和栅极的电压都为双向端口的电压值，这样，PM1就不会反向导通。在现有技术中，由于PM1的栅极电压不会跟随漏极电压变化，在PM1的漏极电压大于PM1的源极电压，且PM1的漏极电压与栅极电压之差超过PMOS阈值电压时，PM1的漏极就会充当源极，源极就会充当漏极，PM1反向导通，形成大量的漏电流，导致电路元件损坏。
所述第一驱动电路230，还包括第三驱动子电路234。
所述第三驱动子电路234用于在所述使能信号为所述第一电平状态时，接收的所述第三信号；当所述第三信号为所述第一电平状态时，输出所述第二电平状态的所述第四信号。
所述第三驱动子电路234包括第一晶体管和第二晶体管；其中，所述第一晶体管，用于在所述使能信号为第一电平状态时，接收所述第三信号；当所述第三信号为所述第一电平状态时，使所述第二晶体管输出所述第二电平状态的所述第四信号；所述第二晶体管，与所述第一晶体管串联，用于当所述使能信号为第二电平状态时，接收所述第五信号，并基于所述第五信号对所述第一晶体管进行分压保护，分担所述双向端口到地端的部分电压，避免所述第一晶体管过压损坏。
具体地，所述第一晶体管可以为晶体管NM1，所述第二晶体管可以为晶体管NM2，NM1和NM2均为N-MOS；NM1的漏极与NM2的源极相连，NM1的栅极接收所述第二传输电路220输出的第四信号，NM1的源极接地；NM2的漏极与所述双向端口相连，NM2的栅极连接电源，NM2的源极连接NM1的漏极。
当所述第三信号为第一电平状态时，NM1导通，NM2在所述双向端口输出第二电平状态的所述第四信号；当所述第三信号为第二电平状态时，NM1截止。
所述NM1和NM2串联，当所述双向端口输入的电压超过电源电压时，NM1和NM2可以共同分担输入的电压，NM1不会由于过压而损坏。
进一步地，当所述使能信号为第一电平状态时，所述第二信号与所述第一信号的电平状态相反，所述第三信号与所述第一信号的电平状态相反；所述第二驱动子电路231与所述第三驱动子电路234对接收的信号共同作用，输出与所述第一信号电平状态同相的所述第四信号。当所述使能信号为第二电平状态时，无论所述第一信号处于第一电平状态或者第二电平状态，所述第二信号都处于第一电平状态，所述第三信号都处于第二电平状态，所述第二驱动子电路231与所述第三驱动子电路234的输出呈高阻态。此时双向接口作为双向接口电路的输入端口，处于接收输入信号的状态。
所述第三传输电路240包括第三保护子电路241、第二与非门和第五反相器。
其中，所述第三保护子电路241，用于从所述双向端口接收所述第五信号，并在所述第五信号大于预设值时，在所述输出端输出小于所述预设值的输出信号。
其中，预设值为电源电压或者由技术人员设定的信号值。
所述第三保护子电路241包括输入端和输出端；其中，第三保护子电路241的输入端与所述双向端口相连；第三保护子电路241的输出端与所述第三传输电路240中的第二与非门相连。所述第三保护子电路241可以为晶体管NM3，NM3为N-MOS，NM3的栅极连接电源，源极与所述与非门的输入端连接，漏极与所述双向端口连接。由于NM3的栅极与电源连接，当所述双向端口的输入电压大于电源电压时，NM3的源端电压不会超过电源电压，对所述第三传输电路240进行保护。
所述第三传输电路240的第二与非门具有两个输入端和一个输出端，第二与非门的一个输入端接收所述使能信号的反相信号，第二与非门的另一个输入端接收所述第三保护子电路241输出的信号；第二与非门的输出端连接第三传输电路240中第五反相器的输入端，第五反相器输出所述第六信号。
在本实施例中所述使能信号的反相信号，可以是所述第二传输电路220的一个非门对使能信号进行反相之后的输出信号，也可以是连接在所述第二与非门之前的一个独立非门对使能信号进行反相的输出信号，所述独立非门独立于所述第二传输电路220及所述第三传输电路240
当利用所述第二传输电路220中的一个非门对所述使能信号进行反相时，可以减少整个双向接口电路所使用的电子元器件，可以简化结构并降低硬件成本。
在一些实施例中所述第三传输电路240，还可包括一个输出端与所述第二与非门连接的非门，以用于反相所述使能信号。
在本发明实施例中，所述晶体管可以还可以为异质结双极晶体管(Heterojunction Bipolar Transistor，HBT)、双极结型晶体管(Bipolar JunctionTransistor，BJT)等电路元件。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种双向接口电路，其特征在于，包括：第一传输电路、第二传输电路、第一驱动电路及第三传输电路；
所述第一传输电路，用于在使能信号为第一电平状态时，接收第一信号，对所述第一信号延时反相得到第二信号并输出；
所述第一传输电路，包括：第一反相器和第二反相器；
所述第一反相器和第二反相器，用于在所述第一信号由所述第二电平状态转变为所述第一电平状态时，对所述第一信号进行延时；
所述第二传输电路，用于在所述使能信号为所述第一电平状态时，接收所述第一信号，对所述第一信号延时反相得到第三信号并输出；
所述第一驱动电路，与所述第一传输电路及所述第二传输电路连接，用于在所述使能信号为所述第一电平状态时，从所述第一传输电路接收所述第二信号，从所述第二传输电路接收所述第三信号；并基于所述第二信号和所述第三信号，在所述双向接口电路的双向端口输出第四信号；其中，所述第二信号由所述第一电平状态转换为第二电平状态时，滞后于所述第三信号由所述第一电平状态转换为所述第二电平状态；所述第三信号由所述第二电平状态转换为第一电平状态时，滞后于所述第二信号由所述第二电平状态转换为所述第一电平状态；
所述第三传输电路，用于在所述使能信号为所述第二电平状态时，从所述双向端口接收第五信号，并基于所述第五信号输出与所述第五信号电平状态相同的第六信号。
2.根据权利要求1所述的电路，其特征在于，所述第一传输电路，还包括：第一保护子电路；
所述第一保护子电路，用于在所述使能信号为所述第二电平状态时，对所述第一传输电路进行过压保护；在所述使能信号为所述第一电平状态时，将所述第二信号传输至所述第一驱动电路。
3.根据权利要求1所述的电路，其特征在于，所述第二传输电路，包括：第三反相器和第四反相器；其中，
所述第三反相器，具有与电源连接的第三电阻；
所述第四反相器，具有与地端连接的第四电阻；
所述第三反相器和第四反相器，用于在所述第一信号由所述第一电平状态转变为所述第二电平状态时，对所述第一信号进行延时。
4.根据权利要求1所述的电路，其特征在于，所述第一驱动电路，包括：
第二驱动子电路和第二保护子电路；其中，
所述第二驱动子电路，用于在所述使能信号为所述第一电平状态时，接收的所述第二信号，当所述第二信号为所述第二电平状态时，输出所述第一电平状态的所述第四信号；
所述第二保护子电路，用于在所述使能信号为所述第二电平状态时，基于所述第五信号对所述第二驱动子电路进行过压保护。
5.根据权利要求4所述的电路，其特征在于，所述第二驱动子电路，包括：
第一端、第二端及第三端；其中，
所述第一端，用于接收所述第一传输电路输出的所述第二信号；
所述第二端，用于连接所述双向端口，输出所述第四信号；
所述第三端，用于连接所述第二保护子电路。
6.根据权利要求5所述的电路，其特征在于，所述第一驱动电路，还包括：
第三驱动子电路，用于在所述使能信号为所述第一电平状态时，接收的所述第三信号；当所述第三信号为所述第一电平状态时，输出所述第二电平状态的所述第四信号。
7.根据权利要求6所述的电路，其特征在于，所述第三驱动子电路，包括：第一晶体管和第二晶体管；
所述第一晶体管，用于在所述使能信号为第一电平状态时，接收所述第三信号；当所述第三信号为所述第二电平状态时，使所述第二晶体管输出所述第二电平状态的所述第四信号；
所述第二晶体管，与所述第一晶体管串联，用于当所述使能信号为第二电平状态时，接收所述第五信号，并基于所述第五信号对所述第一晶体管进行分压保护。
8.根据权利要求7所述的电路，其特征在于，所述第一驱动电路，还包括：
第三晶体管，具有源极和漏极；
所述源极与所述第一驱动电路的第一端连接；
所述漏极与所述双向端口连接。
9.根据权利要求1所述的电路，其特征在于，所述第三传输电路，包括：第三保护子电路；
所述第三保护子电路，包括输入端和输出端，所述输入端与所述双向端口相连，所述输出端与所述第三传输电路的门电路相连，用于从所述双向端口接收所述第五信号，并在所述第五信号大于预设值时，在所述输出端输出小于所述预设值的输出信号。
10.根据权利要求3至9任一项所述的电路，其特征在于，所述第一反相器，具有与地端连接的第一电阻；所述第二反相器，具有与电源端连接的第二电阻。
CN201710662932.6A 2017-08-04 2017-08-04 双向接口电路 Active CN107395192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710662932.6A CN107395192B (zh) 2017-08-04 2017-08-04 双向接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710662932.6A CN107395192B (zh) 2017-08-04 2017-08-04 双向接口电路

Publications (2)

Publication Number Publication Date
CN107395192A CN107395192A (zh) 2017-11-24
CN107395192B true CN107395192B (zh) 2024-03-22

Family

ID=60343388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710662932.6A Active CN107395192B (zh) 2017-08-04 2017-08-04 双向接口电路

Country Status (1)

Country Link
CN (1) CN107395192B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468966B1 (en) * 2018-06-01 2019-11-05 Infineon Technologies Ag Gate interface circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457265A (zh) * 2010-10-25 2012-05-16 Ad技术有限公司 电平转换电路
DE202016104304U1 (de) * 2015-08-07 2016-11-25 Johnson Electric S.A. Motorsensor-Integrierte-Schaltung und Motoranordnung
CN207200682U (zh) * 2017-08-04 2018-04-06 尚睿微电子（上海）有限公司 双向接口电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933755B2 (en) * 2002-11-04 2005-08-23 Lg Electronics Inc. Output driving circuit for maintaining I/O signal duty ratios

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457265A (zh) * 2010-10-25 2012-05-16 Ad技术有限公司 电平转换电路
DE202016104304U1 (de) * 2015-08-07 2016-11-25 Johnson Electric S.A. Motorsensor-Integrierte-Schaltung und Motoranordnung
CN207200682U (zh) * 2017-08-04 2018-04-06 尚睿微电子（上海）有限公司 双向接口电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
苏强 ; 吴龙胜 ; 刘文平 ; .一种带电平转换功能的双电源电压输出电路.微电子学与计算机.2010,(03),全文. *

Also Published As

Publication number Publication date
CN107395192A (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
US9264034B2 (en) Circuit and method for body biasing
US8385036B2 (en) System and method for negative voltage protection
US10778227B2 (en) Level shifting circuit and method
US7477075B2 (en) CMOS output driver using floating wells to prevent leakage current
US10187053B1 (en) Drive circuit for power semiconductor devices
US10373948B2 (en) On-die system electrostatic discharge protection
US20230353152A1 (en) Interface Circuit
CN111130516A (zh) 具有减少漏电流的高电压保护的开关电路
US20120257308A1 (en) Surge Protection Circuit
US20240007106A1 (en) Interface circuit, control method thereof, chip, and terminal device
CN107395192B (zh) 双向接口电路
US7336109B2 (en) High voltage tolerant port driver
US9385703B2 (en) Circuit and method for body biasing
US10411458B2 (en) Overvoltage protection device
US7190191B1 (en) Over-voltage tolerant input buffer having hot-plug capability
US10218352B2 (en) Semiconductor integrated circuit
CN214954954U (zh) 热插拔保护电路及板卡
JP2004350127A (ja) スイッチ回路及びバススイッチ回路
US10979040B2 (en) Square wave generating method and square wave generating circuit
US6167321A (en) Interface module with protection circuit and method of protecting an interface
KR19990083515A (ko) 씨모스출력버퍼보호회로
CN207200682U (zh) 双向接口电路
CN101409547A (zh) 用于防止集成电路中的骤回的设备和方法
US6714048B1 (en) Input buffer with voltage clamping for compatibility
CN104467799A (zh) 输入输出电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant