CN104052460A - 工作周期校正器 - Google Patents

Abstract

本发明公开了一种用来校正系统时钟信号的工作周期校正器，其包含工作周期检测器与工作周期调整器。工作周期检测器用来检测系统时钟信号的系统工作周期，并产生第一控制信号与第二控制信号，其中第一与第二控制信号为互补。工作周期调整器包含反相器，且工作周期调整器用来根据第一与第二控制信号延迟反相器的输入状态的变化。

Description

工作周期校正器

技术领域

本发明涉及一种集成电路，特别涉及一种工作周期校正器，且此工作周期校正器仅具有单闸延迟的工作周期调整器。

背景技术

近年来对于消费性电子产品的性能要求越来越高，例如移动电话与平板电脑。为了能够执行适当的产品运行，对于增加时钟速度与准确的信号时序的需求亦逐渐上升。举例来说，在前述的消费性电子产品中的资料存取的速度在近几年已遇到瓶颈。随着工艺过程的进步，动态随机存取存储器（dynamic random access memory,DRAM）虽已能提供较快的存取速度，但在可靠度上仍面临考验。

举例而言，其中一个产生准确的时钟信号的难题为在产生系统内部时钟信号时，此系统内部时钟信号仍需维持着如外部时钟信号的工作周期（duty cycle）。当系统内部时钟信号在一个周期内的高电压电平与低电压电平的比例与外部时钟信号的高电压电平与低电压电平的比例不同时，此系统内部时钟信号的工作周期即为失真。

在工艺过程中常会导致前述的工作周期失真。换句话说，时钟产生电路常会受到工艺过程中的变异而产生失真。因此，工作周期的失真可能会降低了DRAM的运行效率。再者，工作周期的失真在某些情况下还可能造成DRAM的操作失败。

因而，迄今为止，本领域的普通技术人员无不穷其努力找寻其解决之道，以改善上述的问题症结。

发明内容

为了解决上述的问题，本发明内容公开了一种工作周期校正器以校正系统时钟信号。工作周期校正器包含工作周期检测器以及工作周期调整器。工作周期检测器用来检测系统时钟信号的系统工作周期，并根据系统工作周期产生第一控制信号与第二控制信号，其中第一控制信号与第二控制信号的相位为互补。工作周期调整器包含反相器，工作周期调整器用来根据第一控制信号与第二控制信号延迟反相器的输入状态的变化。

根据本发明的一实施例，其中前述的反相器用来接收参考时钟信号并产生系统时钟信号，且工作周期调整器还包含局部边缘闩锁单元以及驱动单元。局部边缘闩锁单元用来根据第一控制信号延迟反相器的输入状态的变化。驱动单元用来根据第二控制信号调整反相器的输出驱动能力。

根据本发明的一实施例，其中前述的局部边缘闩锁单元在第一控制信号为高电压电平时拉低反相器的输入电平。

根据本发明的一实施例，其中前述的局部边缘闩锁单元在第一控制信号为低电压电平时拉升反相器的输入电平。

根据本发明的一实施例，其中前述的驱动单元在第二控制信号为低电压电平时提供额外电流，从而使反相器的输出电平进行充电。

根据本发明的一实施例，其中前述的驱动单元在该第二控制信号为高电压电平时提供额外电流路径，从而使反相器的输出电平进行放电。

根据本发明的一实施例，其中前述的第一控制信号和第二控制信号为模拟信号。

根据本发明的一实施例，其中前述的第一控制信号和第二控制信号为数字信号。

以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：

图1为依照本发明一实施例的一种工作周期校正器的示意图；

图2为依照本发明又一实施例的一种工作周期调整器的示意图；

图3为依照本发明又一实施例的一种工作周期调整器的示意图；以及

图4为依照本发明又一实施例的一种工作周期调整器的示意图。

具体实施方式

下文为实施例配合附图作详细说明，但所提供的实施例并非用来限制本发明所涵盖的范围，而结构操作的描述并非用来限制其执行的顺序，任何由元件重新组合的结构，所产生具有同等技术效果的装置，皆为本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为使本领域普通技术人员便于理解，下述说明中相同元件将以相同的符号标示来说明。

关于本文中所使用的“第一”、“第二”、...等，并非特别指称次序或顺位的意思，亦非用来限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。

另外，关于本文中所使用的“耦接”或“连接”，均可指两个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，还可指两个或多个元件相互操作或动作。

请参照图1，图1为依照本发明一实施例的一种工作周期校正器的示意图。如图1所示，工作周期校正器100可用来根据参考时钟信号以产生系统时钟信号。工作周期校正器100包含工作周期调整器120以及工作周期检测器140。工作周期调整器120用来根据第一控制信号延迟工作周期校正器100的输入状态的变化，并根据第二控制信号调整工作周期校正器100的输出驱动能力。此外，前述的第一控制信号与第二控制信号的相位为互补。工作周期调整器120通过“局部边缘闩锁调制”（Partial edge-latching modulation,PELM）技术与“互补驱动能力比例巩固”（Complementary driving strengthration corroboration,CDSRC）技术来实现广泛的工作周期调整范围。在本说明书以下段落将更明确与详细地定义与介绍上述的PELM技术与CDSRC技术。

工作周期检测器140用来检测系统时钟信号的系统工作周期，并根据系统工作周期产生第一控制信号与第二控制信号。举例而言，当系统工作周期小于参考时钟信号的工作周期时，工作周期检测器140产生具有高电压电平的第一控制信号与具有低电压电平的第二控制信号。相反地，当系统工作周期大于参考时钟信号的工作周期时，工作周期检测器140产生具有低电压电平的第一控制信号与具有高电压电平的第二控制信号。

请参照图2，图2为依照本发明又一实施例的一种工作周期调整器的示意图。工作周期调整器200包含反相器220、局部边缘闩锁单元240与驱动单元260。反相器220用来接收参考时钟信号并产生对应的系统时钟信号。局部边缘闩锁单元240电性并联至反相器220，并用来根据第一控制信号延迟反相器220的输入状态的变化，此操作即为前述的PELM技术。驱动单元260电性并联至反相器220，并用来根据第二控制信号调整反相器220的输出驱动能力，此操作即为前述的CDSRC技术。

请参照图3，图3为依照本发明又一实施例的一种工作周期调整器的示意图。在此实施例中，假设目前的系统时钟信号302受到工艺过程变异的影响而失真，使得系统时钟信号302的工作周期小于参考时钟信号304的工作周期Td。根据目前的系统时钟工作周期，前述的工作周期检测器140产生具有高电压电平的第一控制信号，且局部边缘闩锁单元240用来拉低反相器320的输入电平以校正目前的系统时钟工作周期。

举例而言，当第一控制信号为高电压电平时，局部边缘闩锁单元240可为第一N型金氧半场效晶体管（metal oxidesemiconductor field-effect transistor,MOSFET）340，第一N型MOSFET340的漏极电性连接至反相器320的输入端，第一N型MOSFET340的栅极电性连接至反相器320的输出端，且第一N型MOSFET340的源极电性连接至地。当反相器320的输出电平到达高电压电平（亦即逻辑1），此时第一N型MOSFET340会导通以闩锁反相器320的低电压输入电平（亦即逻辑0）的状态，亦即对反相器320形成了一个负反馈342的路径。只要当反相器320的输入电平在其上升边缘从逻辑0转换至逻辑1时，反相器320的输出电平在从逻辑1转换至逻辑0必须克服负反馈342的影响。前述的操作可定义为在反相器320的输入电平的上升边缘使用PELM技术，这项操作可增加系统时钟工作周期。

再者，在前述的实施例中，第一控制信号与第二控制信号的相位互补，因此在图3的例子中工作周期检测器根据目前的系统工作周期而产生具有低电压电平的第二控制信号。此时驱动单元260用来提供额外电流对反相器320的输出端进行充电。

举例来说，当第二控制信号为低电压电平时，部分驱动单元260可为第一P型MOSFET360，第一P型MOSFET360的漏极电性连接至反相器320的输出端，第一P型MOSFET360的栅极电性连接至反相器320的输入端，且第一P型MOSFET360的源极电性连接至系统供应电压。当反相器320的输入电平到达逻辑0，此时第一P型MOSFET360会导通以提供额外电流362来对反相器320的输出电平充电，从而协助反相器320较快地转换至逻辑1。前述的操作可定义为在反相器320的输出电平的上升边缘使用CDSRC技术，这项操作可增加系统时钟工作周期。

请参照图4，图4为依照本发明又一实施例的一种工作周期调整器的示意图。在此实施例中，假设目前的系统时钟信号402受到工艺过程变异的影响而失真，使得系统时钟信号的工作周期大于参考时钟信号404的工作周期Td。根据目前的系统时钟工作周期，前述的工作周期检测器140产生具有低电压电平的第一控制信号，且局部边缘闩锁单元240用来拉升反相器320的输入电平以校正目前的系统时钟工作周期。

举例而言，当第一控制信号为低电压电平时，局部边缘闩锁单元240可为第二P型MOSFET440，第二P型MOSFET440的漏极电性连接至反相器420的输入端，第二P型MOSFET440的栅极电性连接至反相器420的输出端，且第二P型MOSFET440的源极电性连接至系统供应电压。当反相器420的输出电平转换至逻辑0时，第二P型MOSFET440导通以闩锁反相器420的输入电平（亦即逻辑0）的状态，亦即对反相器420形成了一个负反馈442的路径。只要当反相器420的输入电平欲在其下降边缘从逻辑1转换至逻辑0时，反相器420的输出电平在从逻辑0转换至逻辑1必须克服负反馈442的影响。前述的操作可定义为在反相器420的输入电平的下降边缘使用PELM技术，这项操作可减少系统时钟工作周期。

另外，在前述的实施例中，在图4中工作周期检测器根据目前的系统工作周期而产生具有高电压电平的第二控制信号。此时驱动单元260提供额外电流路径，借此使反相器420的输出电平进行放电。

举例来说，当第二控制信号为高电压电平时，驱动单元260可为第二N型MOSFET460，第二N型MOSFET460的漏极电性连接至反相器420的输出端，第二N型MOSFET460的栅极电性连接至反相器420的输入端，且第二N型MOSFET460的源极电性连接至地。当反相器420的输入电平到达逻辑1时，第二N型MOSFET460会导通以提供额外的电流路径462，从而使反相器420的输出电平放电以较快地转换至逻辑0。前述的操作可定义为在反相器420的输出电平的上升边缘使用CDSRC技术，这项操作可降低系统时钟工作周期。

另一方面，对于用来产生第一控制信号与第二控制信号的工作周期检测器140而言，使用具有数字控制的全数字信号操作或混合信号操作皆是可行的实现方式。举例来说，在全数字信号操作的设计中，第一控制信号与第二控制信号可为数字信号，例如为总线的数字信号。同样地，在混合信号操作的设计中，第一控制信号与第二控制信号可为模拟信号，而当第一控制信号的电压电平大于N型MOSFET的临界电压时，前述的工作周期调整器120执行如图3所示的操作。相反地，当第二控制信号的电压电平大于P型MOSFET的临界电压时，前述的工作周期调整器120执行如图4所示的操作。再者，若当第一控制信号的电压电平大于N型MOSFET的临界电压且第二控制信号的电压电平大于P型MOSFET的临界电压时，前述的工作周期调整器120可同时执行如图3与图4所示的操作。

综上所述，本发明公开了一种工作周期校正器，且工作周期校正器具有单闸延迟的工作周期调整器。具有PELM技术与CDSRC技术的工作周期调整器带来的低成本、较小的前向路径延迟与较宽的校正范围。

虽然本发明已以实施方式公开如上，然其并非用来限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (8)

1.一种工作周期校正器，用于校正系统时钟信号，其特征在于，所述工作周期校正器包含：

工作周期检测器，其用来检测上述系统时钟信号的系统工作周期，并根据该系统工作周期产生第一控制信号与第二控制信号，其中该第一控制信号与该第二控制信号的相位为互补；以及

工作周期调整器，其包含反相器，该工作周期调整器用来根据上述第一控制信号与上述第二控制信号延迟该反相器的输入状态的变化。

2.如权利要求1所述的工作周期校正器，其特征在于，其中所述反相器用来接收参考时钟信号并产生所述系统时钟信号，且所述工作周期调整器还包含：

局部边缘闩锁单元，其用来根据所述第一控制信号延迟所述反相器的输入状态的变化；以及

驱动单元，其用来根据所述第二控制信号调整所述反相器的输出驱动能力。

3.如权利要求2所述的工作周期校正器，其特征在于，其中所述局部边缘闩锁单元在所述第一控制信号为高电压电平时拉低所述反相器的输入电平。

4.如权利要求2所述的工作周期校正器，其特征在于，其中所述局部边缘闩锁单元在所述第一控制信号为低电压电平时拉升所述反相器的输入电平。

5.如权利要求2所述的工作周期校正器，其特征在于，其中所述驱动单元在所述第二控制信号为低电压电平时提供额外电流，从而使所述反相器的输出电平进行充电。

6.如权利要求2所述的工作周期校正器，其特征在于，其中所述驱动单元在所述第二控制信号为高电压电平时提供额外电流路径，从而使所述反相器的输出电平进行放电。

7.如权利要求1所述的工作周期校正器，其特征在于，其中所述第一控制信号和所述第二控制信号为模拟信号。

8.如权利要求1所述的工作周期校正器，其特征在于，其中所述第一控制信号和所述第二控制信号为数字信号。