CN101335510B - 长时延迟电路 - Google Patents

长时延迟电路 Download PDF

Info

Publication number
CN101335510B
CN101335510B CN 200810126276 CN200810126276A CN101335510B CN 101335510 B CN101335510 B CN 101335510B CN 200810126276 CN200810126276 CN 200810126276 CN 200810126276 A CN200810126276 A CN 200810126276A CN 101335510 B CN101335510 B CN 101335510B
Authority
CN
China
Prior art keywords
signal
delay circuit
input
coupled
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810126276
Other languages
English (en)
Other versions
CN101335510A (zh
Inventor
吴俊鹏
夏浚
黄贤生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to CN 200810126276 priority Critical patent/CN101335510B/zh
Publication of CN101335510A publication Critical patent/CN101335510A/zh
Application granted granted Critical
Publication of CN101335510B publication Critical patent/CN101335510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pulse Circuits (AREA)

Abstract

固定延迟电路,包含信号输入端、延迟信号输出端、电阻电容延迟电路及比较器。信号输入端用以接收输入信号。延迟信号输出端用以输出该输入信号经由延迟预定时间后的信号。电阻电容延迟电路,耦接于该信号输入端,用以接收该输入信号并输出电压信号。比较器包含第一输入端、第二输入端及输出端。比较器的第一输入端耦接于该电阻电容延迟电路,用以接收该电压信号。比较器的第二输入端用以接收参考电压。比较器的输出端,耦接于该延迟信号输出端。比较器根据该参考电压与该电压信号,经由该比较器的输出端,输出比较的结果以作为延迟信号。从而克服了现有技术中因反相器制程而导致延迟时间差异的缺点,使长时延迟电路能提供固定的延迟时间。

Description

长时延迟电路
技术领域
本发明是有关一种固定延迟的长时延迟电路,更明确地说,是有关一种以参考电位为基准来控制延迟时间长度的长时延迟电路。
背景技术
请参考图1,图1为先前技术的长时延迟电路100的示意图;长时延迟电路100包含延迟信号输入端、延迟信号输出端、反相器INV1、INV2、电阻R1、电容C1
长时延迟电路100的延迟信号输入端用以接收输入信号VIN,其延迟信号输出端用以输出延迟后的信号VOUT
反相器INV1的输入端耦接于长时延迟电路100的延迟信号输入端,用以接收输入信号VIN,并输出反相的输入信号VIN
电阻R1耦接于反相器INV1的输出端与反相器INV2的输入端(其上电位为VX)之间,用以接收反相的输入信号VIN
电容C1耦接于电阻R1与反相器INV2的输入端之间,用以延迟电位VX的改变速度。
反相器INV2的输入端耦接于电容C1,其输出端耦接于长时延迟电路100的延迟信号输出端。反相器INV2是根据电位VX,输出反相信号DOUT。反相器INV2由于制程的关系,其输入端反转点的电位并不完全相同。举例来说,若反相器INV2输入端的反转点为电位V1时,当反相器INV2的输入端电位VX低于电位V1时,反相器INV2的输出信号DOUT便会上升至高电位;反之,当反相器INV2的输入端电位VX不低于电位V1时,该反相器的输出信号VOUT便维持低电位,而不会上升至高电位。若反相器INV2输入端的反转点为电位V2时,当反相器INV2的输入端电位VX低于电位V2时,反相器INV2的输出信号DOUT便会上升至高电位;反之,当反相器INV2的输入端电位VX不低于电位V2时,该反相器的输出信号VOUT便维持低电位,而不会上升至高电位。
请参考图2,图2是为先前技术的长时延迟电路100的时序示意图;如图所示,当输入信号VIN由低电位转高电位时,电位VX会由高电位,经由电阻R1与电容C1逐渐放电下降,最后下降至低电位。
而由图2可知,电位VX会从高电位逐渐下降,假设电位V1高于电位V2。则电位VX会先下降至电位V1,然后再下降至V2。因此,若所使用的反相器INV2,其反转点为电位V1时,反相器INV2会在电位VX下降至电位V1时,输出信号VOUT,从图可看出此时所输出的输出信号VOUT较输入信号VIN延迟时间长度TD1。若所使用的反相器INV2,其反转点为电位V2时,反相器INV2会在电位VX下降至电位V2时,输出信号VOUT,从图可看出此时所输出的输出信号VOUT较输入信号VIN延迟时间长度TD2。因此,长时延迟电路100的延迟时间,将会受到反相器INV2制程的影响,而产生延迟时间的差异,造成使用者的不便。
发明内容
本发明的目的在于克服长时延迟电路的延迟时间受电路元件参数离散性影响而导致的延迟时间差异,提供一种不受元件制程影响而能提供固定延迟时间的长时延迟电路。
本发明提供一种长时延迟电路。该长时延迟电路包含一信号输入端,用以接收一输入信号;一延迟信号输出端,用以输出该输入信号经由延迟一预定时间后的信号;一电阻电容延迟电路,耦接于该信号输入端,用以接收该输入信号并输出一电压信号;一比较器,包含一第一输入端,耦接于该电阻电容延迟电路,用以接收该电压信号;一第二输入端,用以接收一参考电压;及一输出端,耦接于该延迟信号输出端,用以输出该比较器的第一输入端与第二输入端比较的结果;一能隙参考电压电路,耦接于该比较器的该第二输入端,用以产生该参考电压。
根据本发明的另一实施例的一种延迟电路,包含:一无源元件转换电路,用以接收一初始信号并输出一转换信号;及一比较器,包含:一第一输入端,耦接于该无源元件转换电路,用以接收该转换信号;一第二输入端,用以接收一参考电压;及一输出端,依据该转换信号与该参考电压的比较结果输出一比较信号;一能隙参考电压电路,耦接于该比较器的该第二输入端,用以产生该参考电压。本发明的有益效果在于,通过将无源元件转换电路的输出与参考电压电路的标准输出电压输入比较器并获得输出来提供稳定的延迟时间,使电路的延迟时间不再受制于反相器的反转点电位,从而克服了现有技术中因反相器制程而导致延迟时间差异的缺点,使长时延迟电路能提供固定的延迟时间,使其延迟时间不会受到制程漂移的影响。
附图说明
图1为先前技术的长时延迟电路的示意图;
图2是为先前技术的长时延迟电路的时序示意图;
图3为本发明第一实施例的长时延迟电路的示意图;
图4是为本发明第一实施例的长时延迟电路的时序示意图;
图5为本发明第二实施例的长时延迟电路的示意图;
图6为本发明第三实施例的长时延迟电路的示意图。
附图标记说明:100、300、500、600-长时延迟电路;310-能隙参考电压电路;320-无源元件转换电路;INV1、INV2、INV3-反相器;CMP1-比较器;R1、R2-电阻;C1、C2-电容;VX、V1、V2-电位;VREF-参考电压;VIN-输入信号;TD1、TD2、TD3-延迟时间长度;VOUT-延迟输出信号。
具体实施方式
请参考图3,图3为本发明第一实施例的长时延迟电路300的示意图。长时延迟电路300包含延迟信号输入端、延迟信号输出端、反相器INV3、比较器CMP1、能隙参考电压电路(bandgap voltage reference circuit)310以及无源元件转换电路320。无源元件转换电路320可由电阻与电容的组合所构成,意即无源元件转换电路320可以电阻电容延迟电路来实现。
长时延迟电路300的延迟信号输入端用以接收输入信号VIN,其延迟信号输出端用以输出延迟后的信号VOUT
反相器INV3的输入端耦接于长时延迟电路300的延迟信号输入端,用以接收输入信号VIN,并输出反相的输入信号VIN(初始信号)。
无源元件转换电路320包含电阻R2及电容C2。电阻R2耦接于反相器INV1的输出端与比较器CMP1的第一输入端(其上电位为VX)之间,用以接收反相的输入信号VIN。于图3的实施例当中,反相的输入信号VIN即作为无源元件转换电路320的一初始信号。
电容C2的一端耦接于电阻R2与比较器CMP1的第一输入端之间,另一端耦接于一偏压源,用以延迟电位VX的改变速度(意即无源元件转换电路320转换该初始信号为电位VX,以传送给比较器CMP1)。本实施例中,所述偏压源为地端。
能隙参考电压电路310是用以提供一准确的参考电压VREF。于一实施例中,参考电压VREF不受制程漂移(process variation)、温度漂移(temperature variation)及其他外界干扰的影响而固定在预定的电压准位。
比较器CMP1包含第一输入端(正端)、第二输入端(负端)及输出端。比较器CMP1的第一输入端耦接于电容C2用以接收电位VX;比较器CMP1的第二输入端耦接于能隙参考电压电路310用以接收电位VREF;比较器CMP1的输出端耦接于长时延迟电路300的延迟信号输出端用以输出比较信号(于图3中比较信号即为输出信号VOUT)。当电位VX高于电位VREF时,则比较器CMP1的输出端输出低电位;反之,当电位VX低于电位VREF时,则比较器CMP1的输出端输出高电位。
请参考图4,图4是为本发明第一实施例的长时延迟电路300的时序示意图。如图所示,当输入信号VIN由低电位转高电位时,电位VX会由高电位,经由电阻R1与电容C1逐渐放电下降,最后下降至低电位。
而由图4可知,电位VX会从高电位逐渐下降。因此,在电位VX仍高于电位VREF时,比较器CMP1所输出的输出信号VOUT仍保持低电位。当电位VX下降至电位VREF时,比较器CMP1所输出的输出信号VOUT上升至高电位。如图所示,只要电阻R2与电容C2的值不变,则电位VX下降速度亦不变。也就是说,电位VX下降至电位VREF的时间TD3维持固定。因此,比较器CMP1所输出的输出信号VOUT,其延迟时间亦可维持固定于时间长度TD3
因此,根据本发明的第一实施例所示的长时延迟电路300,可输出一固定延迟时间的延迟信号,而不会如先前技术的长时延迟电路所输出的延迟信号有延迟时间不定的问题。换句话说,输入信号VIN与比较信号(输出信号VOUT),两者间有一预定时间差,而该预定时间差与制程飘移(process variation)无关。
请参考图5,图5为本发明第二实施例的长时延迟电路500的示意图。长时延迟电路500包含延迟信号输入端、延迟信号输出端、比较器CMP1、能隙参考电压电路(bandgap voltage reference circuit)310以及无源元件转换电路320。无源元件转换电路320可由电阻与电容的组合所构成,意即无源元件转换电路320可以电阻电容延迟电路来实现。
长时延迟电路500的延迟信号输入端用以接收输入信号VIN,其延迟信号输出端用以输出延迟后并反相的信号VOUT
无源元件转换电路320包含电阻R2及电容C2。电阻R2耦接于延迟信号输入端与比较器CMP1的第一输入端(其上电位为VX)之间,用以接收输入信号ViN。于图5的实施例当中,输入信号VIN即作为无源元件转换电路320的一初始信号。
电容C2的一端耦接于电阻R2与比较器CMP1的第一输入端之间,另一端耦接于一偏压源,用以延迟电位VX的改变速度(意即无源元件转换电路320转换该初始信号为电位VX,以传送给比较器CMPi)。本实施例中,所述偏压源为地端。
能隙参考电压电路310是用以提供一准确的参考电压VREF。参考电压VREF不受制程漂移、温度漂移及其他外界干扰的影响而固定在预定的电压准位。
比较器CMP1包含第一输入端(正端)、第二输入端(负端)及输出端。比较器CMP1的第一输入端耦接于电容C2用以接收电位VX;比较器CMP1的第二输入端耦接于能隙参考电压电路310用以接收电位VREF;比较器CMP1的输出端耦接于长时延迟电路300的延迟信号输出端用以输出输出信号VOUT。当电位VX高于电位VREF时,则比较器CMP1的输出端输出低电位;反之,当电位VX低于电位VREF时,则比较器CMP1的输出端输出高电位。因此,根据本发明的第二实施例所示的长时延迟电路500,可输出一固定延迟时间的延迟反相信号,而不会如先前技术的长时延迟电路所输出的延迟信号有延迟时间不定的问题。
请参考图6,图6为本发明第三实施例的长时延迟电路600的示意图。长时延迟电路600包含延迟信号输入端、延迟信号输出端、反相器INV3、比较器CMP1、能隙参考电压电路(bandgap voltage reference circuit)310以及无源元件转换电路320。无源元件转换电路320可由电阻与电容的组合所构成,意即无源元件转换电路320可以电阻电容延迟电路来实现。
长时延迟电路500的延迟信号输入端用以接收输入信号VIN,其延迟信号输出端用以输出延迟后并反相的信号VOUT
无源元件转换电路320包含电阻R2及电容C2。电阻R2耦接于延迟信号输入端与比较器CMP1的第一输入端(其上电位为VX)之间,用以接收输入信号VIN。于图6的实施例当中,输入信号VIN即作为无源元件转换电路320的一初始信号。
电容C2的一端耦接于电阻R2与比较器CMP1的第一输入端之间,另一端耦接于一偏压源,用以延迟电位VX的改变速度(意即无源元件转换电路320转换该初始信号为电位VX,以传送给比较器CMP1)。本实施例中,所述偏压源为地端。
能隙参考电压电路310是用以提供一准确的参考电压VREF。参考电压VREF不受制程漂移、温度漂移及其他外界干扰的影响而固定在预定的电压准位。
比较器CMP1包含第一输入端(正端)、第二输入端(负端)及输出端。比较器CMP1的第一输入端耦接于电容C2用以接收电位VX;比较器CMP1的第二输入端耦接于能隙参考电压电路310用以接收电位VREF;比较器CMP1的输出端耦接于反相器INV3的输入端。当电位VX高于电位VREF时,则比较器CMP1的输出端输出低电位;反之,当电位VX低于电位VREF时,则比较器CMP1的输出端输出高电位。反相器INV3的输入端耦接于比较器CMP1的输出端;反相器INV3的输出端耦接于长时延迟电路600的延迟信号输出端。反相器INV3并根据比较器CMP1所输出的信号,输出输出信号VOUT。因此,根据本发明的第三实施例所示的长时延迟电路600,可输出一固定延迟时间的延迟信号,而不会如先前技术的长时延迟电路所输出的延迟信号有延迟时间不定的问题。换句话说,输入信号VIN(初始信号)与输出信号VOUT,两者间有一预定时间差,而该预定时间差与制程飘移无关。
综上述,根据本发明的长时延迟电路,可提供使用者准确的延迟时间,而不会受到制程、温度的影响,更能提升本发明的长时延迟电路的便利性。
以上具体实施方式仅为本发明的较佳实施例,其对本发明而言是说明性的,而非限制性的。本领域的技术人员在不超出本发明精神和范围的情况下,对之进行变换、修改甚至等效,这些变动均会落入本发明的权利要求保护范围。

Claims (14)

1.一种延迟电路,其特征在于,包含:
一信号输入端,用以接收一输入信号;
一延迟信号输出端,用以输出该输入信号经由延迟一预定时间后的信号;
一电阻电容延迟电路,耦接于该信号输入端,用以接收该输入信号并输出一电压信号;及
一比较器,包含:一第一输入端,耦接于该电阻电容延迟电路,用以接收该电压信号;一第二输入端,用以接收一参考电压;及一输出端,耦接于该延迟信号输出端,用以输出该比较器的第一输入端与第二输入端比较的结果;
一能隙参考电压电路,耦接于该比较器的第二输入端,用以产生该参考电压。
2.根据权利要求1所述的延迟电路,其特征在于,所述电路还包含一反相器,耦接于该信号输入端与该电阻电容延迟电路之间,用以输出该输入信号的反相信号。
3.根据权利要求1所述的延迟电路,其特征在于,所述电路还包含一反相器,耦接于该延迟信号输出端,用以输出该输入信号经延迟预定时间的反相信号。
4.根据权利要求1所述的延迟电路,其特征在于,该电阻电容延迟电路包含:
一电阻,耦接于该信号输入端与该比较器的第一输入端之间;及
一电容,耦接于该电阻与一偏压源之间。
5.根据权利要求4所述的延迟电路,其特征在于,该偏压源为地端。
6.一种延迟电路,其特征在于,包含:
一无源元件转换电路,用以接收一初始信号并输出一转换信号;及
一比较器,包含:
一第一输入端,耦接于该无源元件转换电路,用以接收该转换信号;
一第二输入端,用以接收一参考电压;及
一输出端,依据该转换信号与该参考电压的比较结果输出一比较信号;
一能隙参考电压电路,耦接于该比较器的该第二输入端,用以产生该参考电压。
7.根据权利要求6所述的延迟电路,其特征在于,所述电路还包含一反相器,耦接于该无源元件转换电路,用以对一输入信号进行反相运算以产生该初始信号,其中该输入信号与该比较信号两者间有一预定时间差。
8.根据权利要求7所述的延迟电路,其特征在于,该预定时间差与制程飘移无关。
9.根据权利要求6所述的延迟电路,其特征在于,所述电路还包含一反相器,耦接于该比较器的该输出端,用以对该比较信号进行反相运算以产生一输出信号,其中该初始信号与该输出信号两者间有一预定时间差。
10.根据权利要求9所述的延迟电路,其特征在于,该预定时间差与制程飘移无关。
11.根据权利要求6所述的延迟电路,其特征在于,该无源元件转换电路包含:
一电阻,耦接于该比较器的该第一输入端;及
一电容,耦接于该电阻与一偏压源之间。
12.根据权利要求11所述的延迟电路,其特征在于,该偏压源为地端。
13.根据权利要求6所述的延迟电路,其特征在于,该参考电压与制程漂移无关。
14.根据权利要求6所述的延迟电路,其特征在于,该参考电压与温度飘移无关。
CN 200810126276 2008-07-28 2008-07-28 长时延迟电路 Active CN101335510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810126276 CN101335510B (zh) 2008-07-28 2008-07-28 长时延迟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810126276 CN101335510B (zh) 2008-07-28 2008-07-28 长时延迟电路

Publications (2)

Publication Number Publication Date
CN101335510A CN101335510A (zh) 2008-12-31
CN101335510B true CN101335510B (zh) 2011-07-27

Family

ID=40197871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810126276 Active CN101335510B (zh) 2008-07-28 2008-07-28 长时延迟电路

Country Status (1)

Country Link
CN (1) CN101335510B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516334B (zh) * 2012-06-15 2016-02-17 晶豪科技股份有限公司 延迟线电路及其相位内插模块
JP6311241B2 (ja) * 2013-09-10 2018-04-18 オムロン株式会社 静電容量型トランスデューサのためのプリアンプ回路
CN109921770A (zh) * 2019-03-07 2019-06-21 维沃移动通信有限公司 一种马达驱动电路及终端设备
CN109831190B (zh) * 2019-04-09 2023-03-24 南京尤尼泰信息科技有限公司 一种延时调节电路
CN111884629B (zh) * 2020-06-17 2024-05-14 芯创智(北京)微电子有限公司 一种可控的高电源抑制比延迟单元
CN114665896A (zh) * 2022-03-23 2022-06-24 江苏稻源科技集团有限公司 一种适用于射频接收机的平均值噪声滤除电路

Also Published As

Publication number Publication date
CN101335510A (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
CN101335510B (zh) 长时延迟电路
CN103490605B (zh) 隔离式开关变换器及其控制器和控制方法
CN103135653B (zh) 最大功率点追踪控制器、点追踪系统和点追踪方法
CN101951149B (zh) 一种适用于固定关断时间控制升压变换器的频率控制电路
EP2122799A1 (en) Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled smps
CN102761265A (zh) 开关电源控制器和操作开关电源的方法
CN103929048B (zh) 一种开关电源的过零检测电路
CN103424605A (zh) 一种零电流检测电路和方法、及电压变换电路
CN103605397B (zh) 电压跟随电路
CN104062504A (zh) 一种超级电容检测电路
CN102195461A (zh) 一种dc-dc软启动控制电路
CN105183059A (zh) 一种数字低压差稳压器及其振铃消除方法
CN104052460A (zh) 工作周期校正器
CN102931913A (zh) 高精度振荡器
CN102594299A (zh) 一种方波发生器电路
CN102769450A (zh) 电源起始重置电路
CN102624360B (zh) 具有自动调节输出信号占空比功能的倍频电路及系统
CN203054660U (zh) 一种应用于电源管理电路中的快速下电控制电路
US8618782B2 (en) Means and associated methods for digitally controlling converter systems
CN203588106U (zh) 改进的电压跟随电路
US9065448B2 (en) Capacitive switch having high accuracy
CN103135645B (zh) 一种应用于电源管理电路中的快速下电控制电路
CN106169784B (zh) 恒流充电装置
CN106371491B (zh) 高电压发生电路、方法、电源控制电路以及电子系统
CN202889308U (zh) 高精度振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Wu Junpeng

Inventor after: Xia Jun

Inventor after: Zhang Fengjia

Inventor before: Wu Junpeng

Inventor before: Xia Jun

Inventor before: Huang Xiansheng

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: WU JUNPENG XIA XUN HUANG XIANSHENG TO: WU JUNPENG XIA XUN ZHANG FENGJIA